ZHCSP99D November   2021  – September 2024 AWR2944

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 引脚配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
    3. 5.3 信号说明 - 数字
    4. 5.4 信号说明 — 模拟
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  上电小时数 (POH)
    4. 6.4  建议运行条件
    5. 6.5  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.5.1 建议的 OTP eFuse 编程操作条件
      2. 6.5.2 硬件要求
      3. 6.5.3 对硬件保修的影响
    6. 6.6  电源规格
    7. 6.7  功耗摘要
    8. 6.8  射频规格
    9. 6.9  热阻特性
    10. 6.10 电源时序和复位时序
    11. 6.11 输入时钟和振荡器
      1. 6.11.1 时钟规格
    12. 6.12 外设信息
      1. 6.12.1  QSPI 闪存存储器外设
        1. 6.12.1.1 QSPI 时序条件
        2. 6.12.1.2 QSPI 时序要求 #GUID-CD30070D-F132-4A2C-92CD-5AA96AE70B94/GUID-97D19708-D87E-443B-9ADF-1760CFEF6F4C #GUID-CD30070D-F132-4A2C-92CD-5AA96AE70B94/GUID-0A61EEC9-2B95-4C27-B219-18D27C8F9430
        3. 6.12.1.3 QSPI 开关特性 #GUID-20B35D26-AFE6-451C-B9E9-B3F2FA08097C/T4362547-64 #GUID-20B35D26-AFE6-451C-B9E9-B3F2FA08097C/T4362547-65
      2. 6.12.2  多缓冲/标准串行外设接口 (MibSPI)
        1. 6.12.2.1 MibSPI 外设说明
        2. 6.12.2.2 MibSPI 发送和接收 RAM 组织结构
          1. 6.12.2.2.1 SPI 时序条件
          2. 6.12.2.2.2 SPI 控制器模式开关参数（时钟相位 = 0、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入） #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-236 #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-237 #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-238
          3. 6.12.2.2.3 SPI 控制器模式开关参数（时钟相位 = 1、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入） #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-244 #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-245 #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-246
        3. 6.12.2.3 SPI 外设模式 I/O 时序
          1. 6.12.2.3.1 SPI 外设模式开关参数（SPICLK = 输入、SPISIMO = 输入和 SPISOMI = 输出） #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-70 #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-71 #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-73
      3. 6.12.3  以太网交换机 (RGMII/RMII/MII) 外设
        1. 6.12.3.1  RGMII 时序条件
        2. 6.12.3.2  RGMII 发送时钟开关特性
        3. 6.12.3.3  RGMII 发送数据和控制开关特性
        4. 6.12.3.4  RGMII 接收时钟时序要求
        5. 6.12.3.5  RGMII 接收数据和控制时序要求
        6. 6.12.3.6  RMII 发送时钟开关特性
        7. 6.12.3.7  RMII 发送数据和控制开关特性
        8. 6.12.3.8  RMII 接收时钟时序要求
        9. 6.12.3.9  RMII 接收数据和控制时序要求
        10. 6.12.3.10 MII 发送开关特性
        11. 6.12.3.11 MII 接收时钟时序要求
        12. 6.12.3.12 MII 接收时序要求
        13. 6.12.3.13 MII 发送时钟时序要求
        14. 6.12.3.14 MDIO 接口时序
      4. 6.12.4  LVDS/Aurora 仪表和测量外设
        1. 6.12.4.1 LVDS 接口配置
        2. 6.12.4.2 LVDS 接口时序
      5. 6.12.5  UART 外设
        1. 6.12.5.1 SCI 时序要求
      6. 6.12.6  内部集成电路接口 (I2C)
        1. 6.12.6.1 I2C 时序要求 #GUID-437677C7-D935-4733-A64D-553EFECA73F7/T4362547-185
      7. 6.12.7  控制器局域网 - 灵活数据速率 (CAN-FD)
        1. 6.12.7.1 CAN-FD TX 和 RX 引脚的动态特性
      8. 6.12.8  CSI2 接收器外设
        1. 6.12.8.1 CSI2 开关特性
      9. 6.12.9  增强型脉宽调制器 (ePWM)
      10. 6.12.10 通用输入/输出
        1. 6.12.10.1 输出时序的开关特性与负载电容 (CL) 间的关系 #GUID-46919170-3C9C-440C-879B-A7700B77517D/T4362547-45 #GUID-46919170-3C9C-440C-879B-A7700B77517D/T4362547-50
    13. 6.13 仿真和调试
      1. 6.13.1 仿真和调试说明
      2. 6.13.2 JTAG 接口
        1. 6.13.2.1 IEEE 1149.1 JTAG 的时序要求
        2. 6.13.2.2 IEEE 1149.1 JTAG 的开关特性
      3. 6.13.3 ETM 跟踪接口
        1. 6.13.3.1 ETM TRACE 时序要求
        2. 6.13.3.2 ETM 跟踪开关特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 子系统
      1. 7.3.1 射频 (RF) 和模拟子系统
        1. 7.3.1.1 射频时钟子系统
        2. 7.3.1.2 发送子系统
        3. 7.3.1.3 接收子系统
      2. 7.3.2 处理器子系统
      3. 7.3.3 汽车接口
    4. 7.4 其他子系统
      1. 7.4.1 硬件加速器子系统
      2. 7.4.2 安全性 – 硬件安全模块
      3. 7.4.3 用于用户应用的 ADC 通道（服务）
  9. 8 监控和诊断
    1. 8.1 监测和诊断机制
  10. 9 应用、实施和布局
    1. 9.1 应用信息
    2. 9.2 短距离和中距离雷达
    3. 9.3 参考原理图
  11. 10器件和文档支持
    1. 10.1 器件支持
    2. 10.2 器件命名规则
    3. 10.3 工具与软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 接收文档更新通知
    8. 10.8 静电放电警告
    9. 10.9 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

6.13.2 JTAG 接口

JTAG 接口实现了用于处理器调试和边界扫描测试的 IEEE1149.1 标准接口。

节 6.13.2.1和节 6.13.2.2假设了图 6-25 所示的运行条件。