ZHCSMI0F September   2020  – April 2025 DP83TG720S-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚功能
    2. 4.1 引脚状态
    3. 4.2 引脚电源域
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 LED 驱动特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 诊断工具套件
        1. 6.3.1.1 信号质量指示器
        2. 6.3.1.2 时域反射法
        3. 6.3.1.3 数据路径内置自检
          1. 6.3.1.3.1 环回模式
          2. 6.3.1.3.2 数据生成器
          3. 6.3.1.3.3 编程数据路径 BIST
        4. 6.3.1.4 温度和电压检测
        5. 6.3.1.5 静电放电检测
      2. 6.3.2 合规性测试模式
        1. 6.3.2.1 测试模式 1
        2. 6.3.2.2 测试模式 2
        3. 6.3.2.3 测试模式 4
        4. 6.3.2.4 测试模式 5
        5. 6.3.2.5 测试模式 6
        6. 6.3.2.6 测试模式 7
    4. 6.4 器件功能模式
      1. 6.4.1 断电
      2. 6.4.2 复位
      3. 6.4.3 待机
      4. 6.4.4 正常
      5. 6.4.5 睡眠
      6. 6.4.6 状态转换
        1. 6.4.6.1 状态转换 #1 - 待机到正常
        2. 6.4.6.2 状态转换 #2 - 正常到待机
        3. 6.4.6.3 状态转换 #3 - 正常到睡眠
        4. 6.4.6.4 状态转换 #4 - 睡眠到正常
      7. 6.4.7 媒体相关接口
        1. 6.4.7.1 MDI 主模式和 MDI 从模式配置
        2. 6.4.7.2 自动极性检测和校正
      8. 6.4.8 MAC 接口
        1. 6.4.8.1 简化千兆位媒体独立接口
        2. 6.4.8.2 串行千兆位媒体独立接口
      9. 6.4.9 串行管理接口
        1. 6.4.9.1 直接寄存器访问
        2. 6.4.9.2 扩展寄存器空间访问
          1. 6.4.9.2.1 写入操作（无后增量）
          2. 6.4.9.2.2 读取操作（无后增量）
          3. 6.4.9.2.3 写入操作（有后增量）
          4. 6.4.9.2.4 读取操作（有后增量）
    5. 6.5 编程
      1. 6.5.1 搭接配置
      2. 6.5.2 LED 配置
      3. 6.5.3 PHY 地址配置
    6. 6.6 寄存器映射
      1. 6.6.1 寄存器访问汇总
      2. 6.6.2 DP83TG720 寄存器
  8. 7 应用和实现
    1. 7.1 应用信息
    2. 7.2 典型应用
    3. 7.3 电源相关建议
    4. 7.4 与 TI 的 100BT1 PHY 兼容
    5. 7.5 布局
      1. 7.5.1 布局指南
        1. 7.5.1.1 信号布线
        2. 7.5.1.2 返回路径
        3. 7.5.1.3 物理媒体连接
        4. 7.5.1.4 金属浇注
        5. 7.5.1.5 PCB 层堆叠
  9. 8 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 封装选项附录
      1. 10.1.1 封装信息
      2. 10.1.2 卷带包装信息

6.4.8.2 串行千兆位媒体独立接口

串行千兆位媒体独立接口 (SGMII) 提供了一种在 MAC 与 PHY 之间传输数据的方法，与 RGMII（12 引脚）相比，其信号引脚（4 引脚）明显减少。SGMII 使用低电压差分信号 (LVDS)，可减少发射并提高信号质量。

DP83TG720S-Q1 SGMII 能够以 4 线制模式运行。以 4 线制运行时，两个差分对用于发送和接收数据。在 RX 和 TX 方向下，时钟和数据恢复分别在 MAC 和 PHY 中执行。

在 SGMII 配置寄存器（SGMIICTL，地址 0x608）中设置位 [0] = 0b0，可禁用 SGMII 自动协商。

表 6-13 中总结了 SGMII 信号。

表 6-13 SGMII 信号
功能引脚
数据信号TX_M、TX_P
RX_M、RX_P
DP83TG720S-Q1 SGMII 连接图 6-16 SGMII 连接

用于千兆以太网的 SGMII MAC 接口具有严格的信号完整性要求，可满足系统级性能要求。设计 PCB 时必须考虑以下要求。TI 建议使用 DP83TG720 IBIS 模型来检查电路板级信号完整性。

SGMII 信号指南

  • Sgmii Tx 和 Rx 信号在电路板上布线，控制差分阻抗为 100Ω +/- 5%。
  • 最大布线长度限制在 5 英寸以内，以便提高信号完整性。
  • p 和 n 的布线长度差限制在 5mil 以内。
  • rx 线路上的交流耦合电容器应靠近 PHY 的 rx_p 和 rx_m 引脚布置。
  • tx 线路上的交流耦合电容器应靠近 MAC 的 tx_p 和 tx_m 引脚布置。
  • 仅在接收器（PHY 或 MAC）的引脚上使用高速差分探头检查信号完整性。
  • PHY 层的 TX_M 和 TX_P 须符合以下眼图模板规范：

DP83TG720S-Q1 Sgmii PHY 接收器眼图模板要求图 6-17 Sgmii PHY 接收器眼图模板要求