LMK61E07 系列超低抖动 PLLatinum™ 可编程振荡器使用分数 N 频率合成器与集成 VCO 来生成常用的参考时钟。LMK61E07 的输出可配置为 LVPECL、LVDS 或 HCSL。该器件可从片上 EEPROM 自启动,以便生成出厂编程的默认输出频率,或者可通过 I2C 串行接口在系统中对器件寄存器和 EEPROM 设置进行完全编程。该器件通过 I2C 串行接口提供精细和粗糙的频率裕量控制,因此是一种数控振荡器 (DCXO)。
您可以更新 PLL 反馈分频器,从而使用 12.5MHz 的 PFD(R 分频器=4,禁用倍频器)以小于 1ppb 的步进值进行无峰值或毛刺的输出频率调节以符合 xDSL 要求,或使用 100MHz 的 PFD(R 分频器=1,启用倍频器)以小于 5.2ppb 的步进值进行此调节以符合广播视频要求。频率裕量特性还有利于进行系统设计验证测试 (DVT),如标准合规性和系统时序裕量测试。
Changes from Revision A (October 2018) to Revision B (August 2023)
PIN | I/O | DESCRIPTION | |
---|---|---|---|
NAME | NO. | ||
POWER | |||
GND | 3 | Ground | Device Ground. |
VDD | 6 | Power | 3.3-V Power Supply. |
OUTPUT BLOCK | |||
OUTP | 4 | Output | Differential Output Pair (LVPECL, LVDS, or HCSL). |
OUTN | 5 | ||
DIGITAL CONTROL / INTERFACES | |||
SCL | 2 | LVCMOS | I2C Serial Clock (open-drain). Requires an external pullup resistor to VDD. |
SDA | 1 | LVCMOS | I2C Serial Data (bidirectional, open-drain). Requires an external pullup resistor to VDD. |
MIN | MAX | UNIT | ||
---|---|---|---|---|
VDD | Device supply voltage | –0.3 | 3.6 | V |
VIN | Input voltage for logic inputs | –0.3 | VDD + 0.3 | V |
VOUT | Output voltage for clock outputs | –0.3 | VDD + 0.3 | V |
TJ | Junction temperature | 150 | °C | |
TSTG | Storage temperature | –40 | 125 | °C |
VALUE | UNIT | |||
---|---|---|---|---|
V(ESD) | Electrostatic discharge | Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001(1) | ±2000 | V |
Charged-device model (CDM), per JEDEC specification JESD22-C101(2) | ±500 |
MIN | NOM | MAX | UNIT | ||
---|---|---|---|---|---|
VDD | Device supply voltage | 3.135 | 3.3 | 3.465 | V |
TA | Ambient temperature | –40 | 25 | 85 | °C |
TJ | Junction temperature | 115 | °C | ||
tRAMP | VDD power-up ramp time | 0.1 | 100 | ms |