

UCC53x0 单通道隔离式栅极驱动器

1 特性

- 特性选项
 - 分离输出 (UCC53x0S)
 - 以 GND2 为基准的 UVLO (UCC53x0E)
 - 米勒钳位选项 (UCC53x0M)
- 8 引脚 D (4mm 爬电) 和 DWV (8.5mm 爬电) 封装
- 60ns (典型值) 传播延迟
- 100kV/ μ s 最小 CMTI
- 隔离栅寿命 > 40 年
- 3V 至 15V 输入电源电压
- 驱动器电源电压高达 33V
 - 8V 和 12V UVLO 选项
- 输入引脚具有负 5V 电压处理能力
- 安全相关认证：
 - 符合 DIN V VDE V 0884-11:2017-01 和 DIN EN 61010-1 标准的 7000V_{PK} 隔离 DWV (计划) 和 4242V_{PK} 隔离 D
 - 符合 UL 1577 标准且长达 1 分钟的 5000V_{RMS} DWV 和 3000V_{RMS} D 隔离等级
 - 符合 GB4943.1-2011 D 和 DWV 标准的 CQC 认证 (计划)
- CMOS 输入
- 工作温度：-40°C 至 +125°C

2 应用

- 电机驱动器
- 高压直流到直流转换器
- UPS 和 PSU
- HEV 和 EV 电源模块
- 光伏逆变器

3 说明

UCC53x0 是单通道隔离式栅极驱动器系列，旨在驱动 MOSFET、IGBT、SiC MOSFET 和 GaN FET (UCC5350SBD)。UCC53x0S 提供分离输出，可分别控制上升和下降时间。UCC53x0M 将晶体管的栅极连接到内部钳位，以防止米勒电流造成假接通。UCC53x0E 的 UVLO2 以 GND2 为基准，以获取真实的 UVLO 读数。

UCC53x0 采用 4mm SOIC-8 (D) 或 8.5mm SOIC-8 (DWV) 封装，可分别支持高达 3kV_{RMS} 和 5kV_{RMS} 的隔离电压。凭借这些各种不同的选项，UCC53x0 系列成为电机驱动器和工业电源的理想之选。


与光耦合器相比，UCC53x0 系列的器件间偏移更低，传播延迟更小，工作温度更高，并且 CMTI 更高。

器件信息

可订购器件型号 (1)(2)	典型源电流与灌 电流	说明
UCC5310MC	4.3A 和 2.2A	米勒钳位
UCC5320SC	4.3A 和 4.4A	分离输出
UCC5320EC	4.3A 和 4.4A	UVLO 以 IGBT 发射极为基准
UCC5350MC	10A 和 10A	米勒钳位
UCC5350SB	8.5A 和 10A	具有 8V UVLO 的分离输出
UCC5390SC	17A 和 17A	分离输出
UCC5390EC	17A 和 17A	UVLO 以 IGBT 发射极为基准

(1) 有关所有可用封装，请参阅节 14。

(2) 有关器件的详细比较，请参阅节 4。



功能框图 (S、E 和 M 版本)



内容

1 特性	1	8.1 概述	26
2 应用	1	8.2 功能方框图	26
3 说明	1	8.3 特性说明	28
4 器件比较表	3	8.4 器件功能模式	32
5 引脚配置和功能	4	9 应用和实施	33
6 规格	6	9.1 应用信息	33
6.1 绝对最大额定值.....	6	9.2 典型应用	33
6.2 ESD 等级.....	6	10 电源相关建议	39
6.3 建议运行条件.....	6	11 布局	39
6.4 热性能信息.....	7	11.1 布局指南.....	39
6.5 功率等级.....	7	11.2 布局示例.....	41
6.6 适用于 D 封装的绝缘规格.....	8	11.3 PCB 材料.....	42
6.7 DWV 封装的绝缘规格.....	9	12 器件和文档支持	44
6.8 适用于 D 封装的安全相关认证.....	10	12.1 器件支持.....	44
6.9 适用于 DWV 封装的安全相关认证.....	10	12.2 文档支持.....	44
6.10 安全限值.....	10	12.3 认证.....	44
6.11 电气特性.....	11	12.4 接收文档更新通知.....	44
6.12 开关特性.....	13	12.5 支持资源.....	44
6.13 绝缘特性曲线.....	14	12.6 商标.....	44
6.14 典型特性.....	15	12.7 静电放电警告.....	44
7 参数测量信息	23	12.8 术语表.....	44
7.1 传播延迟、反相和同相配置.....	23	13 修订历史记录	44
8 详细说明	26	14 机械、封装和可订购信息	46

4 器件比较表

器件选项 ⁽¹⁾	封装	典型源电流	典型灌电流	引脚配置	UVLO	隔离等级
UCC5310MC	D	4.3A	2.2A	米勒钳位	12V	3kV _{RMS}
	DWV					5kV _{RMS}
UCC5320EC	D	4.3A	4.4A	UVLO 以 GND2 为基准	12V	3kV _{RMS}
UCC5320SC	D	4.3A	4.4A	分离输出	12V	3kV _{RMS}
	DWV					5kV _{RMS}
UCC5350MC	D	10A	10A	米勒钳位	12V	3kV _{RMS}
	DWV					5kV _{RMS}
UCC5350SB	D	8.5A	10A	分离输出	8V	3kV _{RMS}
UCC5390EC	D	17A	17A	UVLO 以 GND2 为基准	12V	3kV _{RMS}
	DWV					5kV _{RMS}
UCC5390SC	D	17A	17A	分离输出	12V	3kV _{RMS}

(1) S、E 和 M 后缀是可订购器件型号的一部分。请参阅节 14，以了解完整的可订购器件型号。

5 引脚配置和功能




图 5-1. UCC5320S、UCC5350SB 和 UCC5390S 8 引脚 SOIC 顶视图




图 5-2. UCC5310M 和 UCC5350M 8 引脚 SOIC 顶视图




图 5-3. UCC5320E 和 UCC5390E 8 引脚 SOIC 顶视图

表 5-1. 引脚功能

引脚				类型 ⁽¹⁾	说明
名称	编号				
	UCC53x0S	UCC53x0M	UCC53x0E		
钳位	—	7	—	I	UCC53x0M 上的有源米勒钳位输入端，用于防止电源开关误导通。
GND1	4	4	4	G	输入接地。输入侧的所有信号都以该地为基准。
GND2	—	—	7	G	栅极驱动公共引脚。将该引脚连接到 IGBT 发射极。UCC53x0E 中以 GND2 为基准的 UVLO。
IN+	2	2	2	I	同相栅极驱动电压控制输入。IN+ 引脚具有 CMOS 输入阈值。该引脚在保持开路时在内部被拉至低电平。使用表 8-4 来了解这些器件的输入和输出逻辑。
IN -	3	3	3	I	反相栅极驱动电压控制输入。IN - 引脚具有 CMOS 输入阈值。该引脚在保持开路时在内部被拉至高电平。使用表 8-4 来了解这些器件的输入和输出逻辑。
OUT	—	6	6	O	UCC53x0E 和 UCC53x0M 版本的栅极驱动输出。
OUTH	6	—	—	O	UCC53x0S 上的栅极驱动上拉输出。

表 5-1. 引脚功能 (续)

引脚				类型 ⁽¹⁾	说明
名称	编号				
	UCC53x0S	UCC53x0M	UCC53x0E		
OUTL	7	—	—	O	UCC53x0S 上的栅极驱动下拉输出。
V _{CC1}	1	1	1	P	输入电源电压。将本地去耦电容器连接到 GND。使用尽可能靠近器件的低 ESR/ESL 电容器。
V _{CC2}	5	5	5	P	正输出电源轨。将本地去耦电容器连接到 V _{EE2} 。使用尽可能靠近器件的低 ESR/ESL 电容器。
V _{EE2}	8	8	8	P	E 版本的负输出电源导轨，S 和 M 版本的 GND。对于 E 版本，将本地去耦电容器连接到 GND2。使用尽可能靠近器件的低 ESR/ESL 电容器。

(1) P = 电源，G = 地，I = 输入，O = 输出

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
输入偏置引脚电源电压	$V_{CC1} - GND1$	$GND1 - 0.3$	18	V
驱动器辅助电源	$V_{CC2} - V_{EE2}$	-0.3	35	V
E 版本的 V_{EE2} 双极电源电压	$V_{EE2} - GND2$	-17.5	0.3	V
输出信号电压	$V_{OUTH} - V_{EE2}, V_{OUTL} - V_{EE2}, V_{OUT} - V_{EE2}, V_{CLAMP} - V_{EE2}$	$V_{EE2} - 0.3$	$V_{CC2} + 0.3$	V
输入信号电压	$V_{IN+} - GND1, V_{IN-} - GND1$	$GND1 - 5$	$V_{CC1} + 0.3$	V
结温, T_J ⁽²⁾		-40	150	°C
存储温度, T_{stg}		-65	150	°C

(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命。

(2) 若要保持 T_J 的建议运行条件，请参阅“热性能信息”表。

6.2 ESD 等级

		值	单位
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS - 001 ⁽¹⁾	±4000	V
	充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±1500	

(1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全地进行生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_{CC1}	电源电压, 输入侧	3		15	V
V_{CC2}	输出侧正电源电压 ($V_{CC2} - V_{EE2}$), UCC53x0	13.2		33	V
V_{CC2}	输出侧正电源电压 ($V_{CC2} - V_{EE2}$), UCC5350SBD	9.5		33	V
V_{EE2}	E 版本的双极电源电压 ($V_{EE2} - GND2$), UCC53x0	-16		0	V
V_{SUP2}	输出侧总电源电压 ($V_{CC2} - V_{EE2}$), UCC53x0	13.2		33	V
T_A	环境温度	-40		125	°C

6.4 热性能信息

热指标 ⁽¹⁾		UCC53x0		单位
		D (SOIC)	DWV (SOIC)	
		8 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	109.5	119.8	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	43.1	64.1	°C/W
$R_{\theta JB}$	结至电路板热阻	51.2	65.4	°C/W
Ψ_{JT}	结至顶部特征参数	18.3	37.6	°C/W
Ψ_{JB}	结至电路板特征参数	50.7	63.7	°C/W

(1) 更多有关新旧热指标的信息，请参阅 [半导体和 IC 封装热指标应用报告](#)。

6.5 功率等级

参数		测试条件	最小值	典型值	最大值	单位
D 封装						
P _D	输入和输出上的最大功率耗散	V _{CC1} = 15V、V _{CC2} = 15V、f = 2.1MHz、 50% 占空比、方波、2.2nF 负载			1.14	W
P _{D1}	最大输入功率耗散				0.05	W
P _{D2}	最大输出功率耗散				1.09	W
DWV 封装						
P _D	输入和输出上的最大功率耗散	V _{CC1} = 15V、V _{CC2} = 15V、f = 1.9MHz、 50% 占空比、方波、2.2nF 负载			1.04	W
P _{D1}	最大输入功率耗散				0.05	W
P _{D2}	最大输出功率耗散				0.99	W

6.6 适用于 D 封装的绝缘规格

参数		测试条件	值	单位
			D	
CLR	外部间隙 ⁽¹⁾	引脚间的最短空间距离	≥ 4	mm
CPG	外部爬电距离 ⁽¹⁾	引脚间的最短封装表面距离	≥ 4	mm
DTI	绝缘穿透距离	最小内部间隙	> 21	μm
CTI	相对漏电起痕指数	DIN EN 60112 (VDE 0303 - 11) ; IEC 60112	> 400	V
材料组		符合 IEC 60664-1	II	
过压类别 (符合 IEC 60664-1)		额定市电电压 ≤ 150 _V RMS	I-IV	
		额定市电电压 ≤ 300 _V RMS	I-III	
DIN V VDE 0884 - 11 : 2017 - 01 ⁽²⁾				
V _{IORM}	最大重复峰值隔离电压	交流电压 (双极)	990 ⁽⁶⁾	V _{PK}
V _{IOWM}	最大隔离工作电压	交流电压 (正弦波) ; 时间依赖型电介质击穿 (TDDB) 测试	700 ⁽⁶⁾	V _{RMS}
		直流电压	990 ⁽⁶⁾	V _{DC}
V _{IOTM}	最大瞬态隔离电压	V _{TEST} = V _{IOTM} , t = 60s (鉴定测试) ; V _{TEST} = 1.2 × V _{IOTM} , t = 1s (100% 生产测试)	4242	V _{PK}
V _{IOSM}	最大浪涌隔离电压 ⁽³⁾	测试方法符合 IEC 62368-1 , 1.2/50μs 波形 , V _{TEST} = 1.3 × V _{IOSM} (鉴定测试)	4242	V _{PK}
q _{pd}	视在电荷 ⁽⁴⁾	方法 a : I/O 安全测试子组 2/3 后 , V _{ini} = V _{IOTM} , t _{ini} = 60s V _{pd(m)} = 1.2 × V _{IORM} , t _m = 10s	≤ 5	pC
		方法 a : 环境测试子组 1 后 , V _{ini} = V _{IOTM} , t _{ini} = 60s ; V _{pd(m)} = 1.2 × V _{IORM} , t _m = 10s	≤ 5	
		方法 b1 : 在常规测试 (100% 生产测试) 和预调节 (类型测试) 中 , V _{ini} = 1.2 × V _{IOTM} , t _{ini} = 1s ; V _{pd(m)} = 1.5 × V _{IORM} , t _m = 1s	≤ 5	
C _{IO}	势垒电容, 输入至输出 ⁽⁵⁾	V _{IO} = 0.4 × sin (2 π ft) , f = 1MHz	1.2	pF
R _{IO}	隔离电阻, 输入至输出 ⁽⁵⁾	V _{IO} = 500V , T _A = 25°C	> 10 ¹²	Ω
		V _{IO} = 500V , 100°C ≤ T _A ≤ 125°C	> 10 ¹¹	
		V _{IO} = 500V , T _S = 150°C	> 10 ⁹	
污染等级			2	
气候类别			40/125/21	
UL 1577				
V _{ISO}	可承受的隔离电压	V _{TEST} = V _{ISO} , t = 60s (生产测试) ; V _{TEST} = 1.2 × V _{ISO} , t = 1s (100% 生产测试)	3000	V _{RMS}

- (1) 爬电距离和间隙应满足应用的特定设备隔离标准中的要求。请注意保持电路板设计的爬电距离和间隙, 从而确保印刷电路板上隔离器的安装焊盘不会导致此距离缩短。在特定的情况下, 印刷电路板上的爬电距离和间隙变得相等。在印刷电路板上插入坡口或肋或同时应用这两项技术可帮助提高这些规格。
- (2) 此耦合器仅适用于最大工作额定值范围内的基本电气绝缘。应借助合适的保护电路来确保符合安全等级。
- (3) 在空气或油中执行测试, 以确定隔离栅的固有浪涌抗扰度。
- (4) 视在电荷是局部放电 (pd) 引起的电气放电。
- (5) 将隔离层每一侧的所有引脚都连在一起, 构成一个双引脚器件。
- (6) 系统隔离工作电压需要根据应用参数进行验证。

6.7 DWV 封装的绝缘规格

参数		测试条件	值	单位
			DWV	
CLR	外部间隙 ⁽¹⁾	引脚间的最短空间距离	≥ 8.5	mm
CPG	外部爬电距离 ⁽¹⁾	引脚间的最短封装表面距离	≥ 8.5	mm
DTI	绝缘穿透距离	最小内部间隙	> 21	μm
CTI	相对漏电起痕指数	DIN EN 60112 (VDE 0303 – 11) ; IEC 60112	> 600	V
材料组		符合 IEC 60664-1	I	
过压类别 (符合 IEC 60664-1)		额定市电电压 ≤ 600 _{VRMS}	I-III	
		额定市电电压 ≤ 1000 _{VRMS}	I-II	
DIN V VDE 0884 – 11 : 2017 – 01 ⁽²⁾				
V _{IORM}	最大重复峰值隔离电压	交流电压 (双极)	2121	V _{PK}
V _{IOWM}	最大隔离工作电压	交流电压 (正弦波) ; 时间依赖型电介质击穿 (TDDb) 测试	1500	V _{RMS}
		直流电压	2121	V _{DC}
V _{IOTM}	最大瞬态隔离电压	V _{TEST} = V _{IOTM} , t = 60s (鉴定测试) ; V _{TEST} = 1.2 × V _{IOTM} , t = 1s (100% 生产测试)	7000	V _{PK}
V _{IOSM}	最大浪涌隔离电压 ⁽³⁾	测试方法符合 IEC 62368-1, 1.2/50μs 波形, V _{TEST} = 1.6 × V _{IOSM} (鉴定测试)	8000	V _{PK}
q _{pd}	视在电荷 ⁽⁴⁾	方法 a : I/O 安全测试子组 2/3 后, V _{ini} = V _{IOTM} , t _{ini} = 60s V _{pd(m)} = 1.2 × V _{IORM} , t _m = 10s	≤ 5	pC
		方法 a : 环境测试子组 1 后, V _{ini} = V _{IOTM} , t _{ini} = 60s ; V _{pd(m)} = 1.6 × V _{IORM} , t _m = 10s	≤ 5	
		方法 b1 : 在常规测试 (100% 生产测试) 和预调节 (类型测试) 中, V _{ini} = 1.2 x V _{IOTM} , t _{ini} = 1s ; V _{pd(m)} = 1.875 × V _{IORM} , t _m = 1s	≤ 5	
C _{IO}	势垒电容, 输入至输出 ⁽⁵⁾	V _{IO} = 0.4 × sin (2 π ft), f = 1MHz	1.2	pF
R _{IO}	隔离电阻, 输入至输出 ⁽⁵⁾	V _{IO} = 500V, T _A = 25°C	> 10 ¹²	Ω
		V _{IO} = 500V, 100°C ≤ T _A ≤ 125°C	> 10 ¹¹	
		V _{IO} = 500V, T _S = 150°C	> 10 ⁹	
污染等级			2	
气候类别			40/125/21	
UL 1577				
V _{ISO}	可承受的隔离电压	V _{TEST} = V _{ISO} , t = 60s (生产测试) ; V _{TEST} = 1.2 × V _{ISO} , t = 1s (100% 生产测试)	5000	V _{RMS}

- (1) 爬电距离和间隙应满足应用的特定设备隔离标准中的要求。请注意保持电路板设计的爬电距离和间隙, 从而确保印刷电路板上隔离器的安装焊盘不会导致此距离缩短。在特定的情况下, 印刷电路板上的爬电距离和间隙变得相等。在印刷电路板上插入坡口或肋或同时应用这两项技术可帮助提高这些规格。
- (2) 此耦合器仅适用于安全额定值范围内的安全电气绝缘。应借助合适的保护电路来确保符合安全等级。
- (3) 在空气或油中执行测试, 以确定隔离栅的固有浪涌抗扰度。
- (4) 视在电荷是局部放电 (pd) 引起的电气放电。
- (5) 将隔离层每一侧的所有引脚都连在一起, 构成一个双引脚器件。

6.8 适用于 D 封装的安全相关认证

VDE	UL	CQC
根据 DIN V VDE V 0884 - 11:2017 - 01 和 DIN EN 61010-1 (VDE 0411-1):2011-07 进行了认证	在 UL 1577 组件认可计划下获得认可	根据 GB 4943.1 - 2011 进行了认证
基本绝缘 隔离最大瞬态隔离过电压, 4242V _{PK} ; 最大重复峰值电压, 990V _{PK} ; 最大浪涌隔离电压, 4242V _{PK}	单一保护, 3000V _{RMS}	基本绝缘, 海拔 ≤ 5000m, 热带气候, 最大工作电压为 700V _{RMS}
证书编号: 40047657	文件编号: E181974	证书编号: CQC18001199354

6.9 适用于 DWV 封装的安全相关认证

VDE	UL	CQC
计划根据 DIN V VDE V 0884 - 11:2017 - 01 和 DIN EN 61010-1 进行认证	在 UL 1577 组件认可计划下获得认可	计划根据 GB 4943.1-2011 进行认证
增强型绝缘 最大瞬态隔离过电压, 7000V _{PK} ; 最大重复峰值隔离电压 2121V _{PK} ; 最大浪涌隔离电压 8000V _{PK}	单一保护, 5000V _{RMS}	增强型绝缘, 海拔 ≤ 5000m, 热带气候
认证编号: 40047657	文件编号: E181974	计划认证

6.10 安全限值

安全限制旨在最大限度地减小在发生输入或输出电路故障时对隔离栅的潜在损害。

参数	测试条件	最小值	典型值	最大值	单位
D 封装					
I _S 安全输出电源电流	R _{θJA} = 109.5°C/W, V _{CC2} = 15V, T _J = 150°C, T _A = 25°C, 请参阅图 6-1	输出侧		73	mA
	R _{θJA} = 109.5°C/W, V _{CC2} = 30V, T _J = 150°C, T _A = 25°C, 请参阅图 6-1	输出侧		36	
P _S 安全输出电源	R _{θJA} = 109.5°C/W, T _J = 150°C, T _A = 25°C, 请参阅图 6-3	输入侧		0.05	W
		输出侧		1.09	
		总计		1.14	
T _S 最高安全温度 ⁽¹⁾				150	°C
DWV 封装					
I _S 安全输入、输出或电源电流	R _{θJA} = 119.8°C/W, V _I = 15V, T _J = 150°C, T _A = 25°C, 请参阅图 6-2	输出侧		66	mA
	R _{θJA} = 119.8°C/W, V _I = 30V, T _J = 150°C, T _A = 25°C, 请参阅图 6-2	输出侧		33	
P _S 安全输入、输出或总功率	R _{θJA} = 119.8°C/W, T _J = 150°C, T _A = 25°C, 请参阅图 6-4	输入侧		0.05	W
		输出侧		0.99	
		总计		1.04	
T _S 最高安全温度 ⁽¹⁾				150	°C

- (1) 最高安全温度 T_S 与器件指定的最大结温 T_J 的值相同。I_S 和 P_S 参数分别表示安全电流和安全功率。请勿超出 I_S 和 P_S 的最大限值。这些限值随环境温度 T_A 的变化而变化。

“热性能信息”表中的结至空气热阻 R_{θJA} 是安装在适用于引线式表面贴装封装的高 K 测试板上的器件的热阻。可以使用这些公式计算每个参数的值：

T_J = T_A + R_{θJA} × P, 其中 P 是器件中耗散的功率。

T_{J(max)} = T_S = T_A + R_{θJA} × P_S, 其中 T_{J(max)} 是允许的最大结温。

P_S = I_S × V_I, 其中 V_I 是最大输入电压。

6.11 电气特性

$V_{CC1} = 3.3V$ 或 $5V$ 、从 V_{CC1} 至 $GND1$ 的 $0.1\mu F$ 电容器、 $V_{CC2} = 15V$ 、从 V_{CC2} 至 V_{EE2} 的 $1\mu F$ 电容器、 $C_L = 100pF$ 、 $T_A = -40^\circ C$ 至 $+125^\circ C$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
电源电流						
I _{VCC1}	输入电源静态电流		1.67	2.4		mA
I _{VCC2}	输出电源静态电流		1.1	1.8		mA
电源电压欠压阈值						
V _{IT+(UVLO1)}	VCC1 正向 UVLO 阈值电压		2.6	2.8		V
V _{IT- (UVLO1)}	VCC1 负向 UVLO 阈值电压		2.4	2.5		V
V _{hys(UVLO1)}	VCC1 UVLO 阈值迟滞		0.1			V
UCC5310MC、UCC5320SC、UCC5320EC、UCC5390SC、UCC5390EC 和 UCC5350MC UVLO 阈值 (12V UVLO 版本)						
V _{IT+(UVLO2)}	VCC2 正向 UVLO 阈值电压		12	13		V
V _{IT- (UVLO2)}	VCC2 负向 UVLO 阈值电压		10.3	11		V
V _{hys(UVLO2)}	VCC2 UVLO 阈值电压迟滞		1			V
UCC5350SB UVLO 阈值 (8V UVLO 版本)						
V _{IT+(UVLO2)}	VCC2 正向 UVLO 阈值电压		8.7	9.4		V
V _{IT- (UVLO2)}	VCC2 负向 UVLO 阈值电压		7.3	8.0		V
V _{hys(UVLO2)}	VCC2 UVLO 阈值电压迟滞		0.7			V
逻辑 I/O						
V _{IT+(IN)}	正向输入阈值电压 (IN+、IN -)		0.55 × V _{CC1}	0.7 × V _{CC1}		V
V _{IT- (IN)}	负向输入阈值电压 (IN+、IN -)		0.3 × V _{CC1}	0.45 × V _{CC1}		V
V _{hys(IN)}	输入迟滞电压 (IN+、IN -)		0.1 × V _{CC1}			V
I _{IH}	IN+ 处的高电平输入泄漏电流	IN+ = V _{CC1}	40	240		μA
I _{IL}	IN - 处的低电平输入泄漏电流	IN - = GND1	-240	-40		μA
		IN - = GND1 - 5V	-310	-80		
栅极驱动器级						
V _{OH}	高电平输出电压 (VCC2 - OUT) 和 (VCC2 - OUTH)	I _{OUT} = -20mA	100	240		mV
V _{OL}	低电平输出电压 (OUT 和 OUTL)	UCC5320SC 和 UCC5320EC , IN+ = 低电平、IN - = 高电平 ; I _O = 20mA	9.4	13		mV
		UCC5310MC , IN+ = 低电平 , IN - = 高电平 ; I _O = 20mA	17	26		
		UCC5390SC 和 UCC5390EC , IN+ = 低电平、IN - = 高电平 ; I _O = 20mA	2	3		
		UCC5350MC 和 UCC5350SB , IN+ = 低电平、IN - = 高电平 ; I _O = 20mA	5	7		

6.11 电气特性 (续)

$V_{CC1} = 3.3V$ 或 $5V$ 、从 V_{CC1} 至 $GND1$ 的 $0.1\mu F$ 电容器、 $V_{CC2} = 15V$ 、从 V_{CC2} 至 V_{EE2} 的 $1\mu F$ 电容器、 $C_L = 100pF$ 、 $T_A = -40^\circ C$ 至 $+125^\circ C$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
I _{OH}	峰值拉电流	UCC5320SC 和 UCC5320EC , IN+ = 高电平、IN - = 低电平	2.4	4.3		A
		UCC5310MC , IN+ = 高电平、IN - = 低电 平	2.4	4.3		
		UCC5390SC 和 UCC5390EC , IN+ = 高电平、IN - = 低电平	10	17		
		UCC5350MC , IN+ = 高电平、IN - = 低电平	5	10		
		UCC5350SB , IN+ = 高电平、IN - = 低电平	5	8.5		
I _{OL}	峰值灌电流	UCC5320SC 和 UCC5320EC , IN+ = 低电平、IN - = 高电平	2.2	4.4		A
		UCC5310MC , IN+ = 低电平、IN - = 高电 平	1.1	2.2		
		UCC5390SC 和 UCC5390EC , IN+ = 低电平、IN - = 高电平	10	17		
		UCC5350MC , IN+ = 低电平、IN - = 高电平	5	10		
		UCC5350SB IN+ = 低电平、IN - = 高电平	5	10		
有源米勒钳位 (仅限 UCC53xxM)						
V _{CLAMP}	低电平钳位电压	UCC5310MC , I _{CLAMP} = 20mA		26	50	mV
		UCC5350MC , I _{CLAMP} = 20mA		7	10	
I _{CLAMP}	钳位低电平电流	UCC5310MC , V _{CLAMP} = V _{EE2} + 15V	1.1	2.2		A
		UCC5350MC , V _{CLAMP} = V _{EE2} + 15V	5	10		
I _{CLAMP(L)}	低输出电压的钳位低电平电流	UCC5310MC , V _{CLAMP} = V _{EE2} + 2V	0.7	1.5		A
		UCC5350MC , V _{CLAMP} = V _{EE2} + 2V	5	10		
V _{CLAMP-TH}	钳位阈值电压	UCC5310MC 和 UCC5350MC		2.1	2.3	V
短路钳位						
V _{CLP-OUT}	钳位电压 (V _{OUTH} - V _{CC2} 或 V _{OUT} - V _{CC2})	IN+ = 高电平、IN - = 低电平、t _{CLAMP} = 10 μ s、 I _{OUTH} 或 I _{OUT} = 500mA		1	1.3	V
V _{CLP-OUT}	钳位电压 (V _{EE2} - V _{OUTL} 或 V _{EE2} - V _{CLAMP} 或 V _{EE2} - V _{OUT})	IN+ = 低电平、IN - = 高电平、t _{CLAMP} = 10 μ s、 I _{CLAMP} 或 I _{OUTL} = -500mA		1.5		V
		IN+ = 低电平、IN- = 高电平、 I _{CLAMP} 或 I _{OUTL} = -20mA		0.9	1	
有源下拉						
V _{OUTSD}	OUTL、CLAMP、OUT 上的有 源下拉电压	I _{OUTL} 或 I _{OUT} = 0.1 × I _{OUTL(typ)} , V _{CC2} = 开 路		1.8	2.5	V

6.12 开关特性

$V_{CC1} = 3.3V$ 或 $5V$ 、从 V_{CC1} 至 $GND1$ 的 $0.1\mu F$ 电容器、 $V_{CC2} = 15V$ 、从 V_{CC2} 至 V_{EE2} 的 $1\mu F$ 电容器、 $T_A = -40^{\circ}C$ 至 $+125^{\circ}C$ (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
t_r 输出信号上升时间	UCC5320SC、UCC5320EC 和 UCC5310MC, $C_{LOAD} = 1nF$		12	28	ns
	UCC5390SC、UCC5350SB、UCC5390EC 和 UCC5350MC, $C_{LOAD} = 1nF$		10	26	ns
t_f 输出信号下降时间	UCC5320SC 和 UCC5320EC, $C_{LOAD} = 1nF$		10	25	ns
	UCC5310MC, $C_{LOAD} = 1nF$		10	26	ns
	UCC5390SC、UCC5350SB、UCC5390EC 和 UCC5350MC, $C_{LOAD} = 1nF$		10	22	ns
t_{PLH} 传播延迟 (默认版本)、高电平	UCC5320SC 和 UCC5320EC, $C_{LOAD} = 100pF$		60	72	ns
	UCC5310MC, $C_{LOAD} = 100pF$		60	75	ns
	UCC5390SC、UCC5350SB、UCC5390EC 和 UCC5350MC, $C_{LOAD} = 100pF$		65	100	ns
t_{PHL} 传播延迟 (默认版本)、低电平	UCC5320SC 和 UCC5320EC, $C_{LOAD} = 100pF$		60	75	ns
	UCC5310MC, $C_{LOAD} = 100pF$		60	75	ns
	UCC5390SC、UCC5350SB、UCC5390EC 和 UCC5350MC, $C_{LOAD} = 100pF$		65	100	ns
t_{UVLO1_rec} V_{CC1} 的 UVLO 恢复延迟	请参阅 图 8-9		30		μs
t_{UVLO2_rec} V_{CC2} 的 UVLO 恢复延迟	请参阅 图 8-9		50		μs
t_{PWD} 脉宽失真 $ t_{PHL} - t_{PLH} $	UCC5320SC 和 UCC5320EC, $C_{LOAD} = 100pF$		1	20	ns
	UCC5310MC, $C_{LOAD} = 100pF$		1	20	ns
	UCC5390SC、UCC5350SB 和 UCC5390EC, $C_{LOAD} = 100pF$		1	20	ns
	UCC5350MC, $C_{LOAD} = 100pF$		1	20	ns
$t_{sk(pp)}$ 器件间偏移 ⁽¹⁾	UCC5320SC 和 UCC5320EC, $C_{LOAD} = 100pF$		1	25	ns
	UCC5310MC, $C_{LOAD} = 100pF$		1	25	ns
	UCC5390SC、UCC5350SB 和 UCC5390EC, $C_{LOAD} = 100pF$		1	25	ns
	UCC5350MC, $C_{LOAD} = 100pF$		1	25	ns
CMTI 共模瞬态抗扰度	PWM 被接至 GND 或 V_{CC1} , $V_{CM} = 1200V$	100	120		$kV/\mu s$

(1) $t_{sk(pp)}$ 是在特性保证的相同电源电压、温度、输入信号和负载下工作时，在相同方向上开关的不同器件输出之间的传播延迟时间差幅度。

6.13 绝缘特性曲线




图 6-1. D 封装根据 VDE 标准限制电流的热降额曲线




图 6-2. DWV 封装根据 VDE 标准限制电流的热降额曲线




图 6-3. D 封装根据 VDE 标准限制功率的热降额曲线




图 6-4. DWV 封装根据 VDE 标准限制功率的热降额曲线

6.14 典型特性

V_{CC1} = 3.3V 或 5V、从 V_{CC1} 至 GND1 的 0.1 μ F 电容器、 V_{CC2} = 15V、从 V_{CC2} 至 V_{EE2} 的 1 μ F 电容器、 C_{LOAD} = 1nF、 T_A = -40°C 至 +125°C (除非另有说明)




图 6-5. 输出高驱动电流与输出电压间的关系




图 6-6. 输出高驱动电流与输出电压间的关系




图 6-7. UCC5350SBD 输出高驱动电流与输出电压间的关系




图 6-8. 输出低驱动电流与输出电压间的关系

6.14 典型特性 (续)

$V_{CC1} = 3.3V$ 或 $5V$ 、从 V_{CC1} 至 $GND1$ 的 $0.1\mu F$ 电容器、 $V_{CC2} = 15V$ 、从 V_{CC2} 至 V_{EE2} 的 $1\mu F$ 电容器、 $C_{LOAD} = 1nF$ 、 $T_A = -40^\circ C$ 至 $+125^\circ C$ (除非另有说明)




图 6-9. 输出低驱动电流与输出电压间的关系




图 6-10. I_{CC1} 电源电流与温度间的关系




图 6-11. I_{CC1} 电源电流与温度间的关系




图 6-12. I_{CC1} 电源电流与温度间的关系

6.14 典型特性 (续)

$V_{CC1} = 3.3V$ 或 $5V$ 、从 V_{CC1} 至 $GND1$ 的 $0.1\mu F$ 电容器、 $V_{CC2} = 15V$ 、从 V_{CC2} 至 V_{EE2} 的 $1\mu F$ 电容器、 $C_{LOAD} = 1nF$ 、 $T_A = -40^\circ C$ 至 $+125^\circ C$ (除非另有说明)




图 6-13. I_{CC1} 电源电流与温度间的关系




图 6-14. I_{CC1} 电源电流与输入频率间的关系




图 6-15. I_{CC1} 电源电流与输入频率间的关系








图 6-16. I_{CC2} 电源电流与温度间的关系

6.14 典型特性 (续)

$V_{CC1} = 3.3V$ 或 $5V$ 、从 V_{CC1} 至 $GND1$ 的 $0.1\mu F$ 电容器、 $V_{CC2} = 15V$ 、从 V_{CC2} 至 V_{EE2} 的 $1\mu F$ 电容器、 $C_{LOAD} = 1nF$ 、 $T_A = -40^\circ C$ 至 $+125^\circ C$ (除非另有说明)

图 6-17. I_{CC2} 电源电流与温度间的关系图 6-18. I_{CC2} 电源电流与温度间的关系图 6-19. I_{CC2} 电源电流与温度间的关系图 6-20. I_{CC2} 电源电流与输入频率间的关系

6.14 典型特性 (续)

$V_{CC1} = 3.3V$ 或 $5V$ 、从 V_{CC1} 至 $GND1$ 的 $0.1\mu F$ 电容器、 $V_{CC2} = 15V$ 、从 V_{CC2} 至 V_{EE2} 的 $1\mu F$ 电容器、 $C_{LOAD} = 1nF$ 、 $T_A = -40^\circ C$ 至 $+125^\circ C$ (除非另有说明)




图 6-21. I_{CC2} 电源电流与输入频率间的关系




图 6-22. I_{CC2} 电源电流与负载电容间的关系




图 6-23. I_{CC2} 电源电流与负载电容间的关系





图 6-24. UCC5310M V_{CLAMP} 与温度间的关系

6.14 典型特性 (续)

$V_{CC1} = 3.3V$ 或 $5V$ 、从 V_{CC1} 至 $GND1$ 的 $0.1\mu F$ 电容器、 $V_{CC2} = 15V$ 、从 V_{CC2} 至 V_{EE2} 的 $1\mu F$ 电容器、 $C_{LOAD} = 1nF$ 、 $T_A = -40^\circ C$ 至 $+125^\circ C$ (除非另有说明)



$I_{Clamp} = 0mA \sim 20mA$

图 6-25. UCC5350M V_{Clamp} 与温度间的关系




图 6-26. $V_{Clamp-TH}$ 与温度间的关系




图 6-27. 上升时间与温度间的关系




图 6-28. 上升时间与温度间的关系




图 6-29. 下降时间与温度间的关系




图 6-30. 下降时间与温度间的关系

6.14 典型特性 (续)

$V_{CC1} = 3.3V$ 或 $5V$ 、从 V_{CC1} 至 $GND1$ 的 $0.1\mu F$ 电容器、 $V_{CC2} = 15V$ 、从 V_{CC2} 至 V_{EE2} 的 $1\mu F$ 电容器、 $C_{LOAD} = 1nF$ 、 $T_A = -40^\circ C$ 至 $+125^\circ C$ (除非另有说明)




图 6-31. 传播延迟时间 t_{PLH} 与温度间的关系




图 6-32. 传播延迟时间 t_{PLH} 与温度间的关系




图 6-33. UCC5350SBD 传播延迟与温度间的关系




图 6-34. 传播延迟时间 t_{PLH} 与温度间的关系




图 6-35. 传播延迟时间 t_{PLH} 与温度间的关系




图 6-36. 上升时间与负载电容间的关系

6.14 典型特性 (续)

$V_{CC1} = 3.3V$ 或 $5V$ 、从 V_{CC1} 至 $GND1$ 的 $0.1\mu F$ 电容器、 $V_{CC2} = 15V$ 、从 V_{CC2} 至 V_{EE2} 的 $1\mu F$ 电容器、 $C_{LOAD} = 1nF$ 、 $T_A = -40^{\circ}C$ 至 $+125^{\circ}C$ (除非另有说明)




图 6-37. 上升时间与负载电容间的关系




图 6-38. UCC5350SBD 上升时间与 C_L 和 V_{CC2} 间的关系




图 6-39. 下降时间与负载电容间的关系




图 6-40. 下降时间与负载电容间的关系




图 6-41. UCC5350SBD 下降时间与 C_L 和 V_{CC2} 间的关系

7 参数测量信息

7.1 传播延迟、反相和同相配置

图 7-1 显示了同相配置的传播延迟 t_{PLH} 和 t_{PLH} 。图 7-2 显示了反相配置中的传播延迟。这些数字还展示了用于测量上升 (t_r) 和下降 (t_f) 时间的方法。




图 7-1. t_{PLH} 和 t_{PLH} 传播延迟，同相配置





图 7-2. t_{PLH} 和 t_{PLH} 传播延迟，反相配置


7.1.1 CMTI 测试

图 7-3、图 7-4 和图 7-5 是用于每种器件类型的 CMTI 测试配置的简化图。




Copyright © 2017, Texas Instruments Incorporated

图 7-3. 分离输出的 CMTI 测试电路 (UCC53x0S)



Copyright © 2017, Texas Instruments Incorporated

图 7-4. 米勒钳位的 CMTI 测试电路 (UCC53x0M)



Copyright © 2017, Texas Instruments Incorporated

图 7-5. 相对于 GND2 的 UVLO2 的 CMTI 测试电路 (UCC53x0E)

8 详细说明

8.1 概述

UCC53x0 系列隔离式栅极驱动器有三种变体：分离输出、米勒钳位和以 GND2 为基准的 UVLO2（请参阅节 4）。UCC53x0 系列器件内部的隔离通过基于 SiO_2 的高压电容器实现。穿过隔离的信号配置了开关键控 (OOK) 调制方案，可通过基于二氧化硅的隔离栅传输数字数据（请参阅图 8-2）。发送器通过隔离栅发送高频载波来表示一种数字状态，而不发送信号则表示另一种数字状态。接收器在高级信号调节后对信号进行解调并通过缓冲器级产生输出。UCC53x0 器件还采用了先进的电路技术，可最大限度地提高 CMTI 性能，并最大限度地减少高频载波和 IO 缓冲器开关产生的辐射发射。图 8-1 为数字电容隔离器的概念方框图，展示了典型通道的功能方框图。图 8-2 展示了 OOK 方案工作原理的概念细节。

图 8-1 显示了输入信号如何通过调制 (OOK) 和信号调节经由电容隔离栅。

8.2 功能方框图




图 8-1. 电容数据通道的概念方框图




图 8-2. 基于开关键控 (OOK) 的调制方案




图 8-3. 功能方框图 — 分离输出 (UCC53x0S)




图 8-4. 功能方框图 — 米勒钳位 (UCC53x0M)




图 8-5. 功能方框图 — 以 GND2 为基准的 UVLO (UCC53x0E)

8.3 特性说明

8.3.1 电源

V_{CC1} 输入电源支持 3V 至 15V 的宽电压范围，而 V_{CC2} 输出电源支持 9.5V 至 33V 的电压范围。使用双极性电源运行时，当栅极相对于发射极或源极为负电压时，功率器件会关断。该配置可以防止功率器件因米勒效应引起的电流而意外导通。双极工作的 V_{CC2} 和 V_{EE2} 输出电源相对于 GND2 的典型值，对于 IGBT 分别为 15V 和 -8V，对于 SiC MOSFET 分别为 20V 和 -5V。

在采用单极电源运行时， V_{CC2} 电源连接至 15V 电压，相对于 IGBT 的 V_{EE2} ，在 SiC MOSFET 中，连接至 20V。 V_{EE2} 电源连接到 0V。在此用例中，可以使用具有米勒钳位功能的 UCC53x0 器件 (UCC53x0M)。米勒钳位功能是通过在功率器件的栅极和 V_{EE2} 电源之间添加一条低阻抗路径来实现的。米勒电流灌入钳位引脚，该引脚将栅极电压钳制为低于栅极的导通阈值。

8.3.2 输入级

UCC53x0 系列的输入引脚 ($IN+$ 和 $IN-$) 基于 CMOS 兼容的输入阈值逻辑，该逻辑与 V_{CC2} 电源电压完全隔离。UCC53x0 系列具有 $0.55 \times V_{CC1}$ 的典型高电平阈值 ($V_{IT+(IN)}$) 和 $0.45 \times V_{CC1}$ 的典型低电平阈值，因此可以使用逻辑电平控制信号 (例如来自 3.3V 微控制器的信号) 轻松地驱动输入引脚。由于具有 $0.1 \times V_{CC1}$ 的宽迟滞 ($V_{hys(IN)}$)，器件具有出色的抗噪性能并且运行稳定。如果任一输入保持开路，内部下拉电阻的 $128k\Omega$ 会强制 $IN+$ 引脚处于低电平，内部电阻的 $128k\Omega$ 会将 $IN-$ 拉至高电平。但是，如果不用于提高抗噪性能，TI 仍建议将输入接地或连接到 V_{CC1} 。

由于 UCC53x0 系列的输入侧与输出驱动器隔离，因此输入信号振幅可以大于或小于 V_{CC2} ，前提是其不超过建议的限值。借助此功能，将栅极驱动器与控制信号源集成时，灵活性更高，并允许用户为任何栅极选择最有效的 V_{CC2} 。然而，施加于 $IN+$ 或 $IN-$ 的任何信号振幅绝不能超过 V_{CC1} 的电压。

8.3.3 输出级

UCC53x0 系列的输出级采用上拉结构，在电源开关导通转换的米勒平台区域期间，能够在最需要时提供最高峰值拉电流（此时电源开关漏极或集电极电压发生 dV/dt ）。在输出级上拉结构中，一个 P 通道 MOSFET 与一个额外的上拉 N 通道 MOSFET 并联。N 通道 MOSFET 的功能是短暂增加峰值拉电流，从而实现快速导通。这是将输出状态从低电平变为高电平时，在短时间内短暂导通 N 通道 MOSFET 来实现的。表 8-1 列出了上拉和下拉结构的典型内部电阻值。

表 8-1. UCC53x0 导通电阻

器件选项	R_{NMOS}	R_{OH}	R_{OL}	R_{CLAMP}	单位
UCC5320SC 和 UCC5320EC	4.5	12	0.65	不适用	Ω
UCC5310MC	4.5	12	1.3	1.3	Ω
UCC5390SC 和 UCC5390EC	0.76	12	0.13	不适用	Ω
UCC5350MC	1.54	12	0.26	0.26	Ω
UCC5350SB	1.54	12	0.26	不适用	Ω

R_{OH} 参数是直流测量值，仅代表 P 沟道器件的导通电阻。这是因为上拉 N 通道器件在直流条件下保持在关断状态，并且仅在输出状态从低电平变为高电平时短暂导通，因而，此参数只能用于 P 通道器件中。因此，在该短暂导通阶段，UCC53x0 上拉级的有效电阻远低于 R_{OH} 参数所表示的有效电阻，这会让导通更快。导通阶段输出电阻是并联组合 $R_{OH} \parallel R_{NMOS}$ 。

UCC53x0 S 和 E 版本中的下拉结构仅由一个 N 沟道 MOSFET 构成。对于 M 版本，当 CLAMP 和 OUT 引脚连接到 IGBT 或 MOSFET 的栅极时，会有一个额外的 FET 与下拉结构并联。在轨至轨运行期间，输出电压在 V_{CC2} 和 V_{EE2} 之间波动。




图 8-6. 输出级 — S 版本




图 8-7. 输出级 — E 版本




图 8-8. 输出级 — M 版本

8.3.4 保护特性

8.3.4.1 欠压锁定 (UVLO)

V_{CC1} 和 $GND1$ 及 V_{CC2} 和 V_{EE2} 引脚之间的电源 V_{CC1} 和 V_{CC2} 均实现了 UVLO 功能，以防止 IGBT 和 MOSFET 上出现欠驱动情况。如果 V_{CC} 在器件启动时低于 V_{IT+} (UVLO) 或在启动后低于 V_{IT-} (UVLO)，则无论输入引脚 ($IN+$ 和 $IN-$) 如何，电源 UVLO 功能都会将受影响的输出保持为低电平，如表 8-2 中所示。 V_{CC} UVLO 保护还具有迟滞功能 ($V_{hys}(UVLO)$)。当电源产生接地噪声时，该迟滞可防止抖动；为此，器件能够允许偏置电压小幅下降 (这种情况在器件开始开关和工作电流消耗突然增加时会发生)。图 8-9 显示了 UVLO 功能。

表 8-2. UCC53x0 V_{CC1} UVLO 逻辑

条件	输入		输出	
	IN+	IN-	OUTH	OUT、OUTL
器件启动期间, $V_{CC1} - GND1 < V_{IT+}(UVLO1)$	H	L	Hi-Z	L
	L	H	Hi-Z	L
	H	H	Hi-Z	L
	L	L	Hi-Z	L
器件启动之后, $V_{CC1} - GND1 < V_{IT-}(UVLO1)$	H	L	Hi-Z	L
	L	H	Hi-Z	L
	H	H	Hi-Z	L
	L	L	Hi-Z	L

表 8-3. UCC53x0 V_{CC2} UVLO 逻辑

条件	输入		输出	
	IN+	IN -	OUTH	OUT、OUTL
器件启动期间, $V_{CC2} - V_{EE2} < V_{IT+}(UVLO2)$	H	L	Hi-Z	L
	L	H	Hi-Z	L
	H	H	Hi-Z	L
	L	L	Hi-Z	L
器件启动之后, $V_{CC2} - V_{EE2} < V_{IT-}(UVLO2)$	H	L	Hi-Z	L
	L	H	Hi-Z	L
	H	H	Hi-Z	L
	L	L	Hi-Z	L

当 V_{CC1} 或 V_{CC2} 降至 UVLO1 或 UVLO2 阈值以下时, 如果电源电压再次上升至高于 $V_{IT+}(UVLO)$ 或 $V_{IT-}(UVLO2)$, 则会在输出端产生延迟 t_{UVLO1_rec} 或 t_{UVLO2_rec} 。图 8-9 显示了该延迟。




图 8-9. UVLO 功能

8.3.4.2 有源下拉

当没有电源连接到 V_{CC2} 电源时, 有源下拉功能会将 IGBT 或 MOSFET 栅极拉至低电平状态。此功能通过将输出钳位到约 2V 来防止 OUT 和 CLAMP 引脚上的 IGBT 和 MOSFET 误导通。

当驱动器的输出级处于未偏置或 UVLO 状态时, 驱动器输出通过限制驱动器输出上电压上升的有源钳位电路保持低电平。在这种情况下, 上部 PMOS 被上拉电阻器阻断, 而下部 NMOS 栅极通过 500k Ω 电阻器连接到驱动器输出端。在该配置下, 输出被有效地钳位至下部 NMOS 器件的阈值电压, 当没有偏置电源时, 该阈值电压通常约为 1.5V。

8.3.4.3 短路钳位

短路钳位功能用于钳制驱动器输出端的电压并在短路情况下将输出米勒钳位引脚拉至稍高于 V_{CC2} 电压。短路钳位功能有助于保护 IGBT 或 MOSFET 栅极免受电压击穿或降级。可通过在专用引脚和驱动器内部的 V_{CC2} 引脚之间添加二极管连接来实现短路钳位功能。内部二极管可以在 10 μ s 持续时间内传导高达 500mA 的电流以及 20mA 的连续电流。可根据需要使用外部肖特基二极管来提高电流传导能力。

8.3.4.4 有源米勒钳位 (UCC53x0M)

有源米勒钳位功能用于防止在使用单极电源的应用中由米勒电流引起的电源开关错误导通。可通过在电源开关栅极端子和接地之间添加低阻抗路径 (V_{EE2}) 来实现有源米勒钳位功能, 以灌入米勒电流。利用米勒钳位功能, 在关断状态期间, 电源开关栅极电压被钳位至低于 2V。图 9-2 显示了 UCC5310M 和 UCC5350M 的典型应用电路。

8.4 器件功能模式

表 8-4 列出了 UCC53x0 器件的功能模式，假设 V_{CC1} 和 V_{CC2} 处于建议范围内。

表 8-4. UCC53x0S 的功能表

IN+	IN -	OUTH	OUTL
低	X	Hi-Z	低
X	高	Hi-Z	低
高	低	高	高阻态

表 8-5. UCC53x0M 与 UCC53x0E 功能表

IN+	IN -	OUT
低	X	低
X	高	低
高	低	高

8.4.1 ESD 结构

图 8-10 展示了 UCC53x0 器件 ESD 保护元件中涉及的多个二极管。这提供了器件的绝对最大额定值的图形表示。




图 8-10. ESD 结构

9 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

9.1 应用信息

UCC53x0 是一个简单的隔离式栅极驱动器系列，适用于功率半导体器件，例如 MOSFET、IGBT 或 SiC MOSFET。这一系列的器件适用于电机控制、太阳能逆变器、开关模式电源、工业逆变器等应用。

UCC53x0 系列器件具有三种引脚排列配置，分别采用分离输出、米勒钳位和以 GND2 为基准的 UVLO。UCC5320SC、UCC5350SB 和 UCC5390SC 采用分离输出 (OUTH 和 OUTL)。这两个引脚可用于分别对功率晶体管的导通和关断换流进行去耦合。UCC5310MC 和 UCC5350MC 具有有源米勒钳位功能，可用于防止由米勒电流引起的功率晶体管误导通。UCC5320EC 和 UCC5390EC 通过监测 V_{CC2} 和 GND2 引脚之间的电压，提供真正的 UVLO 保护，以防止功率晶体管在饱和区工作。UCC53x0 系列器件提供 8 引脚 D 和 8 引脚 DWV 封装选项，其爬电距离 (或电气间隙) 分别为 4mm 和 8.5mm，适用于需要基本绝缘或增强绝缘的应用。不同的驱动强度使简单的驱动器平台能够适用于采用不同功率额定值功率晶体管的应用。具体而言，UCC5390 器件可提供最小 10A 的驱动电流，有助于省去用于驱动大功率晶体管的外部电流缓冲器。

9.2 典型应用

图 9-1、图 9-2 和图 9-3 中的电路所示的是驱动 IGBT 的典型应用。




图 9-1. UCC53x0S 用于驱动 IGBT 的典型应用电路




图 9-2. UCC5310M 和 UCC5350M 用于驱动 IGBT 的典型应用电路




图 9-3. UCC5320E 和 UCC5390E 用于驱动 IGBT 的典型应用电路

9.2.1 设计要求

表 9-1 列出了观测 UCC5320S 分离输出栅极驱动器 (IN - 引脚连接到 GND1 引脚) 的输入和输出的建议条件。

表 9-1. UCC5320S 设计要求

参数	值	单位
V_{CC1}	3.3	V
V_{CC2}	15	V
IN+	3.3	V
IN -	GND1	-
开关频率	10	kHz
IGBT	IKW50N65H5	-

9.2.2 详细设计过程

9.2.2.1 设计 IN+/IN - 输入滤波器

TI 建议用户避免对输入栅极驱动器的信号进行整形以尝试减慢 (或延迟) 输出端的信号。然而, 可以使用小型的输入 R_{IN} - C_{IN} 滤波器来滤除非理想布局或长 PCB 迹线引入的振铃。

此类滤波器使用取值范围应为 0Ω 至 100Ω 的 R_{IN} 电阻器及取值范围应为 $10pF$ 和 $1000pF$ 的 C_{IN} 电容器。在示例中, R_{IN} 取值 51Ω 且 C_{IN} 取值 $33pF$, 转角频率约为 $100MHz$ 。

在选择这些元件时, 一定要注意在出色的抗噪性能与传播延迟之间进行权衡。

9.2.2.2 栅极驱动器输出电阻器

外部栅极驱动器电阻器 $R_{G(ON)}$ 和 $R_{G(OFF)}$ 用于:

1. 限制寄生电感和电容引起的振铃。
2. 限制高电压/电流开关 dv/dt , di/dt 和体二极管反向恢复引起的振铃
3. 微调栅极驱动强度, 即峰值灌电流和拉电流, 以优化开关损耗
4. 降低电磁干扰 (EMI)

在输出级上拉结构, 一个 P 通道 MOSFET 与 N 通道 MOSFET 并联。UCC5320 系列的组合峰值源电流为 $4.3A$, UCC5390 系列为 $17A$ 。使用 [方程式 1](#), 以 UCC5320S 为例来估算峰值源电流。

$$I_{OH} = \min \left(4.3 A, \frac{V_{CC2}}{R_{NMOS} \parallel R_{OH} + R_{ON} + R_{GFET\_Int}} \right) \quad (1)$$

其中

- R_{ON} 是外部导通电阻。
- R_{GFET_Int} 是功率晶体管内部栅极电阻 (见于功率晶体管数据表)。我们将以 0Ω 为例。
- I_{OH} 是峰值源电流, 它是 $4.3A$ 、栅极驱动器峰值源电流和根据栅极驱动回路电阻计算所得值三者中的最小值。

在本示例中, 峰值拉电流约为 $1.8A$, 具体计算如 [方程式 2](#) 所示。

$$I_{OH} = \frac{V_{CC2}}{R_{NMOS} \parallel R_{OH} + R_{ON} + R_{GFET\_Int}} = \frac{15 V}{4.5 \Omega \parallel 12 \Omega + 5.1 \Omega + 0 \Omega} \approx 1.8 A \quad (2)$$

类似地, 可以使用 [方程式 3](#) 来计算峰值灌电流。

$$I_{OL} = \min \left(4.4 A, \frac{V_{CC2}}{R_{OL} + R_{OFF} + R_{GFET\_Int}} \right) \quad (3)$$

其中

- R_{OFF} 是外部关断电阻。
- I_{OL} 是峰值灌电流, 它是 $4.4A$ 、栅极驱动器峰值灌电流和根据栅极驱动回路电阻计算所得值三者中的最小值。

在本示例中, 峰值灌电流是介于 [方程式 4](#) 和 $4.4A$ 之间的最小值。

$$I_{OL} = \frac{V_{CC2}}{R_{OL} + R_{OFF} + R_{GFET\_Int}} = \frac{15 V}{0.65 \Omega + 10 \Omega + 0 \Omega} \approx 1.4 A \quad (4)$$

备注

估算的峰值电流也受到 PCB 布局和负载电容的影响。栅极驱动器环路中的寄生电感可以减慢峰值栅极驱动电流并导致过冲和下冲。因此，TI 强烈建议尽可能地缩小栅极驱动器环路。相反，当功率晶体管的负载电容 (C_{ISS}) 非常小 (通常小于 1nF) 时，峰值拉电流和灌电流取决于环路寄生效应，因为上升和下降时间太短，接近于寄生振铃周期。

9.2.2.3 估算栅极驱动器功率损耗

栅极驱动器子系统中的总损耗 P_G 包括 UCC53x0 器件的功率损耗 (P_{GD}) 和外围电路中的功率损耗，例如外部栅极驱动电阻器。

P_{GD} 值是关键功率损耗值，能决定 UCC53x0 的热安全相关限值，可以通过计算若干分量产生的损耗来对其进行估算。

第一个分量是静态功率损耗 P_{GDQ} ，其中包含驱动器在一定开关频率下工作时的静态功率损耗以及驱动器的自身功耗。在给定 V_{CC1} 、 V_{CC2} 、开关频率和环境温度下，OUT 或 OUTH 和 OUTL 引脚未连接负载时，在工作台上测量 P_{GDQ} 参数。在本示例中， $V_{CC1} = 3.3V$ 且 $V_{CC2} = 15V$ 。当 PWM 以 10kHz 频率从 0V 切换至 3.3V 时，测得每个电源上的电流，其中 $I_{CC1} = 1.67mA$ 且 $I_{CC2} = 1.11mA$ 。因此，可以使用 [方程式 5](#) 来计算 P_{GDQ} 。

$$P_{GDQ} = V_{CC1} \times I_{CC1} + V_{CC2} \times I_{CC2} \approx 22mW \quad (5)$$

第二个分量是开关操作损耗 P_{GDO} ，此时具有给定的负载电容，驱动器在每个开关周期中对其进行充电和放电。使用 [方程式 6](#) 来计算负载开关产生的总动态损耗 P_{GSW} 。

$$P_{GSW} = V_{CC2} \times Q_G \times f_{SW} \quad (6)$$

其中

- Q_G 是 V_{CC2} 下功率晶体管的栅极电荷。

因此，在本应用示例中，负载开关产生的总动态损耗约为 18mW，具体计算如 [方程式 7](#) 所示。

$$P_{GSW} = 15V \times 120nC \times 10kHz = 18mW \quad (7)$$

Q_G 表示功率晶体管在 50A、520V 条件下进行开关时的总栅极电荷，该电荷随测试条件的变化而变化。输出级上的 UCC5320S 栅极驱动器损耗 P_{GDO} 是 P_{GSW} 的一部分。如果外部栅极驱动器电阻和功率晶体管内部电阻为 0Ω ，则 P_{GDO} 等于 P_{GSW} ，所有栅极驱动器损耗将在 UCC5320S 内耗散。如果存在外部导通和关断电阻，则总损耗将分布在栅极驱动器上拉/下拉电阻、外部栅极电阻和功率晶体管内部电阻之间。重要的是，如果源电流/灌电流未达到 4.3A/4.4A 饱和电流值，则上拉/下拉电阻是线性的固定电阻，然而，如果源电流/灌电流达到饱和状态，它将是非线性的。因此， P_{GDO} 在这两种情形下是不同的。

案例 1 - 线性上拉/下拉电阻器：

$$P_{GDO} = \frac{P_{GSW}}{2} \left(\frac{R_{OH} \parallel R_{NMOS}}{R_{OH} \parallel R_{NMOS} + R_{ON} + R_{GFET\_Int}} + \frac{R_{OL}}{R_{OL} + R_{OFF} + R_{GFET\_Int}} \right) \quad (8)$$

在此设计示例中，所有预测的源电流小于 4.3A，灌电流也小于 4.4A，因此，使用 [方程式 9](#) 来估算 UCC53x0 栅极驱动器损耗。

$$P_{GDO} = \frac{18mW}{2} \left(\frac{12\Omega \parallel 4.5\Omega}{12\Omega \parallel 4.5\Omega + 5.1\Omega + 0\Omega} + \frac{0.65\Omega}{0.65\Omega + 10\Omega + 0\Omega} \right) \approx 4.1mW \quad (9)$$

案例 2 - 非线性上拉/下拉电阻器：

$$P_{GDO} = f_{SW} \times \left[4.3 \text{ A} \times \int_0^{T_{R\_Sys}} (V_{CC2} - V_{OUTH}(t)) dt + 4.4 \text{ A} \times \int_0^{T_{F\_Sys}} V_{OUTL}(t) dt \right] \quad (10)$$

其中

- $V_{OUTH/L}(t)$ 是导通和关断期间的栅极驱动器 OUTH 和 OUTL 引脚电压。在输出饱和一段时间的情况下，该值可以简化为恒流源（在导通时为 4.3A，关断时为 4.4A），对负载电容器进行充电或放电。因此， $V_{OUTH/L}(t)$ 波形将是线性的，可以轻松预测 T_{R_Sys} 和 T_{F_Sys} 。

对于某些情形，如果只有一个上拉或下拉电路饱和，而另一个未饱和，则 P_{GDO} 是案例 1 和案例 2 的组合，根据上述讨论，可以轻松确定上拉和下拉的方程。

可使用 [方程式 11](#) 计算 UCC53x0 栅极驱动器中耗散的总栅极驱动器损耗， P_{GD} 。

$$P_{GD} = P_{GDQ} + P_{GDO} = 22\text{mW} + 4.1\text{mW} = 26.1\text{mW} \quad (11)$$

9.2.2.4 估算结温

使用以下公式估算 UCC53x0 系列的结温 (T_J)。

$$T_J = T_C + \Psi_{JT} \times P_{GD} \quad (12)$$

其中

- T_C 是用热电偶或其他仪器测量的 UCC53x0 外壳温度。
- Ψ_{JT} 是来自热性能信息表的结至顶特征参数。

使用结至顶特征参数 (Ψ_{JT}) 代替结至外壳热阻 ($R_{\theta JC}$) 可以极大地提高结温估算的准确性。大多数 IC 的大部分热能通过封装引线释放到 PCB 中，而只有一小部分的总能量通过外壳顶部（通常在此处进行热电偶测量）释放。只有在大部分热能通过外壳释放时（例如采用金属封装或对 IC 封装应用散热器时），才能有效地使用 $R_{\theta JC}$ 电阻。在所有其他情况下，使用 $R_{\theta JC}$ 将无法准确地估算真实的结温。 Ψ_{JT} 参数是通过假设通过 IC 顶部的主导能量在测试环境与应用环境中相似而通过实验得出的。只要遵循建议的布局指南就可以将结温估算精确到几摄氏度内。

9.2.3 选择 V_{CC1} 和 V_{CC2} 电容器

用于 V_{CC1} 和 V_{CC2} 电源的旁路电容器对于实现可靠的性能至关重要。TI 建议选择具有足够额定电压，温度系数和电容容差的低 ESR 和低 ESL，表面贴装型多层陶瓷电容器 (MLCC)。

备注

某些 MLCC 上的直流偏置将会影响实际电容值。例如，当施加 15V_{DC} 的直流偏置时，测得 25V、1 μ F X7R 电容器仅为 500nF。

9.2.3.1 选择 V_{CC1} 电容器

连接到 V_{CC1} 引脚的旁路电容器支持初级逻辑所需的瞬态电流以及总电流消耗，后者仅为几毫安。因此，该应用建议使用 100nF 以上的 50V MLCC。如果偏置电源输出与 V_{CC1} 引脚的距离相对较长，则应使用值大于 1 μ F 且与 MLCC 并联的钽或电解电容器。


9.2.3.2 选择 V_{CC2} 电容器

针对 C_{VCC2} 电容器选择一个 50V、10 μ F MLCC 和一个 50V、0.22 μ F MLCC。如果偏置电源输出与 V_{CC2} 引脚的距离相对较长，则应使用值大于 10 μ F 且与 C_{VCC2} 并联的钽或电解电容器。

9.2.3.3 具有输出级负偏置的应用电路

当非理想 PCB 布局和较长的封装引线（例如 TO-220 和 TO-247 型封装）引入寄生电感时，功率晶体管的栅极源驱动电压在高 di/dt 和 dv/dt 开关期间可能会出现振铃。如果振铃超过阈值电压，可能会意外导通和击穿。在栅极驱动上施加负偏置是一种可以将振铃保持在阈值以下的常用方法。下面是实现负栅极驱动偏置的几个示例。


图 9-4 展示了第一个例子，该例子在隔离电源输出级上采用齐纳二极管，在输出端实现了负偏置关断。负偏置由齐纳二极管电压设置。如果隔离式电源等于 20V，则关断电压为 -5.1V，导通电压为 $20V - 5.1V \approx 15V$ 。



Copyright © 2017, Texas Instruments Incorporated

图 9-4. 利用 Iso 偏置电源输出上的齐纳二极管生成负偏置

图 9-5 展示了采用两个电源（或单输入、双输出电源）的另一个示例。 V_{CC2} 和 $GND2$ 之间的电源电压决定了正驱动输出电压大小， V_{EE2} 与 $GND2$ 之间的电源电压决定了负关断电压。该解决方案需要比第一个示例更多的电源，然而，在设置正负轨电压时，更具灵活性。



Copyright © 2017, Texas Instruments Incorporated

图 9-5. 利用两个 Iso 偏置电源 (UCC5320E 和 UCC5390E) 生成负偏置

9.2.4 应用曲线




图 9-6. PWM 输入 和栅极电压波形

10 电源相关建议

UCC53x0 器件的推荐输入电源电压 (V_{CC1}) 为 3V 至 15V。输出偏置电源电压 (V_{CC2}) 的范围下限由器件的内部 UVLO 保护功能决定。对于正常操作, V_{CC1} 和 V_{CC2} 电压不应低于各自的 UVLO 阈值, 否则栅极驱动器输出可能会被 UVLO 保护功能钳位至低电平超过 50 μs 。有关 UVLO 的更多信息, 请参阅节 8.3.4.1。 V_{CC2} 范围的上限取决于由 UCC53x0 器件驱动功率器件的最大栅极电压, 并且不应超过建议的 V_{CC2} 最大值 33V。本地旁路电容器应置于 V_{CC2} 和 V_{EE2} 引脚之间, 其值为 220nF 至 10 μF , 用于进行器件偏置。TI 建议将一个额外的 100nF 电容器与器件偏置电容器并联, 以进行高频滤波。两个电容器应尽量靠近器件放置。建议使用低 ESR 的陶瓷表面贴装电容器。同样, 还应在 V_{CC1} 和 GND1 引脚之间放置一个旁路电容器。由于 UCC53x0 器件输入侧逻辑电路消耗的电流很小, 那么该旁路电容器可以使用 100nF 的建议最小值。

如果应用中只有单个初级侧电源, 则可以借助德州仪器 (TI) 的 SN6501 或 SN6505A 等变压器驱动器为次级侧生成隔离式电源。对于此类应用, [SN6501 用于隔离电源的变压器驱动器](#) 数据表和 [SN6505A 用于隔离电源的低噪声 1A 变压器驱动器](#) 数据表中提供了详细的电源设计和变压器选择建议。

11 布局

11.1 布局指南


设计人员必须密切关注 PCB 布局, 以实现 UCC53x0 的最佳性能。以下是一些主要的指导准则:

- 组件放置:
 - 必须在 V_{CC1} 和 GND1 引脚之间及 V_{CC2} 和 V_{EE2} 之间靠近器件的位置连接低 ESR 和低 ESL 电容器, 以旁路噪声并在外部功率晶体管导通时支持峰值电流。
 - 为了避免连接到开关节点的 V_{EE2} 引脚上产生较大的负瞬态, 必须最大程度地减小顶部晶体管源极和底部晶体管源极之间的寄生电感。
- 接地注意事项:
 - 将对晶体管栅极进行充电和放电的峰值电流限制在最小的物理区域内, 这一点至关重要。该限制可降低环路电感并最大程度地降低晶体管栅极端子上的噪声。栅极驱动器必须尽可能靠近晶体管放置。
- 高电压注意事项:
 - 为确保初级侧和次级侧之间的隔离性能, 请避免在驱动器器件下方放置任何 PCB 迹线或铜。建议使用 PCB 切口或凹槽, 以防止污染影响隔离性能。
- 散热注意事项:

- 如果驱动电压较高、负载较重或开关频率较高，那么 UCC53x0 可能会耗散大量功率（更多详细信息，请参阅节 9.2.2.3）。适当的 PCB 布局有助于将器件产生的热量散发到 PCB，并最大限度地降低结到电路板的热阻抗 (θ_{JB})。
- 建议增加连接到 V_{CC2} 和 V_{EE2} 引脚的 PCB 铜，优先最大程度地增加到 V_{EE2} 的连接。不过，必须考虑前面提到的高电压 PCB。
- 如果系统有多个层，TI 还建议通过具有足够尺寸的通孔将 V_{CC2} 和 V_{EE2} 引脚连接到内部接地或电源平面。这些通孔必须靠近 IC 引脚，以更大限度地提高热导率。不过，请记住，不要重叠来自不同高电压平面的迹线或铜。

11.2 布局示例

图 11-1 展示了一个 PCB 布局示例，其中标记了信号和主要组件。



A. 初级侧和次级侧之间没有 PCB 布线或覆铜，从而确保了隔离性能。

图 11-1. 布局示例

图 11-2 和图 11-3 展示了顶层和底层布线和覆铜。




图 11-2. 顶层布线和覆铜





图 11-3. 底层布线和覆铜 (翻转)

图 11-4 显示了 PCB 顶视图的 3D 布局。



A. 初级侧和次级侧之间的 PCB 切口位置，可确保隔离性能。

图 11-4. 3-D PCB 视图

11.3 PCB 材料

使用标准 FR-4 UL94V-0 印刷电路板。该 PCB 在高频下具有较低的电介质损耗、较低的吸湿性、较高的强度和刚度以及自熄性可燃性特征，因而优于较便宜的替代产品。

图 11-5 显示了推荐的层栈。




图 11-5. 建议的层堆叠

12 器件和文档支持

12.1 器件支持

12.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

12.2 文档支持

12.2.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [数字隔离器设计指南](#)
- 德州仪器 (TI), [隔离相关术语](#)
- 德州仪器 (TI), [SN6501 隔离式电源用变压器驱动器数据表](#)
- 德州仪器 (TI), [SN6505 用于隔离式电源的低噪声 1A 变压器驱动器数据表](#)
- 德州仪器 (TI), [UCC5390ECDWV 隔离栅极驱动器评估模块用户指南](#)
- 德州仪器 (TI), [UCC53x0xD 评估模块用户指南](#)

12.3 认证

UL 在线认证目录, [“FPPT2.E181974 非光学隔离器件 - 组件”](#) 证书编号: 20170718-E181974,

12.4 接收文档更新通知

要接收文档更新通知, 请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册, 即可每周接收产品信息更改摘要。有关更改的详细信息, 请查看任何已修订文档中包含的修订历史记录。

12.5 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料, 可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题, 获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范, 并且不一定反映 TI 的观点; 请参阅 TI 的 [使用条款](#)。

12.6 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

12.7 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序, 可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级, 大至整个器件故障。精密的集成电路可能更容易受到损坏, 这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

12.8 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

13 修订历史记录

注: 以前版本的页码可能与当前版本的页码不同

Changes from Revision I (March 2024) to Revision J (August 2024) Page

- 在标题中将“最小值”更改为了“典型值”，并在“器件信息”表中将数值从最小值更改为了典型值..... 1
 - 在标题中将“最小值”更改为“典型值”，并在“器件比较信息”表中将数值从最小值更改为了典型值.....3
-

Changes from Revision H (February 2024) to Revision I (March 2024) Page

- 将“计划认证”更改为了“认证编号”：40047657 (位于“适用于 DWV 封装的安全相关认证”部分) 10
-

Changes from Revision G (December 2023) to Revision H (February 2024) Page

- 更改了绝缘规格中的 CTI 和材料组值并添加了表注.....8
-

Changes from Revision F (January 2019) to Revision G (December 2023) Page

- 添加了 UCC5350MC DWV 封装.....3
-

Changes from Revision E (October 2018) to Revision F (January 2019) Page

- 将第 2 个要点中的 (UCC5390EC)删除。现在有三个已发行的宽体器件..... 1
 - 在“安全相关认证”中添加了“DIN EN 61010-1” 1
 - 向整个“安全相关认证”要点中添加了“(计划)” 1
 - 更改了“各种不同的引脚排列配置和驱动强度”，说明中包含开关类型信息..... 1
 - 将“绝缘规格”和整个数据表中的爬电距离和间隙从 9mm 更改为了 8.5mm..... 9
 - 添加了适用于 D 封装的 VDE 和 CQC 认证，以及适用于 DWV 封装的 UL 文件编号..... 10
 - 修改了 V_{OH} 的测试条件..... 11
 - 更改了 UCC53x0M 图的一处细节.....29
 - 更改了 E 版本的典型应用电路，增加负偏置上的电容器..... 33
-

Changes from Revision D (May 2018) to Revision E (October 2018) Page

- 将 UCC5310 DWV 封装从“预发布”更改为“最终产品”。 3
 - 将 UCC5320 DWV 封装从“预发布”更改为“最终产品”。 3
-

Changes from Revision C (February 2018) to Revision D (May 2018) Page

- 已将 UCC5390EC 的销售状态从预发布更改为量产。 1
-

Changes from Revision B (August 2017) to Revision C (February 2018) Page

- 向数据表中添加了 UCC5350SBD、UCC5320SCDWV、UCC5310MCDWV 和 UCC5390ECDWV 器件..... 1
 - 更改了“特性”、“应用”、“说明”和功能方框图，以包括 E 和 M 版本以及 DWV 封装信息。 1
 - 向“引脚配置和功能”部分添加了 UCC5350SB.....4
 - 添加了最低贮存温度.....6
 - 在绝缘规格和安全相关认证表中将 VDE V 0884-10 更改为了 VDE V 0884-11..... 8
 - 安全限值已更改..... 10
-

• 删除了电源电流的测试条件.....	11
• 添加了典型曲线和测试条件，以包含 UCC5390 和 UCC5350 信息.....	15
• 删除了器件 I/O 图.....	32
• 更改了 ESD 图.....	32
• 在认证部分添加了 UL 在线认证目录.....	44

Changes from Revision A (June 2017) to Revision B (August 2017)	Page
• 将最低环境工作温度从 - 55°C 更改为 - 40°C.....	1

Changes from Revision * (June 2017) to Revision A (June 2017)	Page
• 删除了标题中用于未来 10A 器件的“17A”.....	1

14 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
UCC5310MCD	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	5310M
UCC5310MCDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5310M
UCC5310MCDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5310M
UCC5310MCDWVR	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5310MC
UCC5310MCDWVR.A	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5310MC
UCC5320ECD	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	5320E
UCC5320ECDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5320E
UCC5320ECDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5320E
UCC5320SCDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5320S
UCC5320SCDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5320S
UCC5320SCDWVR	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5320SC
UCC5320SCDWVR.A	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5320SC
UCC5350MCDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	5350M
UCC5350MCDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5350M
UCC5350MCDWV	Obsolete	Production	SOIC (DWV) 8	-	-	Call TI	Call TI	-40 to 125	5350MC
UCC5350MCDWVR	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5350MC
UCC5350MCDWVR.A	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5350MC
UCC5350SBD	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	5350SB
UCC5350SBD R	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	5350SB
UCC5350SBD R.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5350SB
UCC5390ECDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	53X0E
UCC5390ECDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	53X0E
UCC5390ECDWV	Obsolete	Production	SOIC (DWV) 8	-	-	Call TI	Call TI	-40 to 125	5390EC
UCC5390ECDWVR	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5390EC
UCC5390ECDWVR.A	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5390EC
UCC5390SCD	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	53X0S
UCC5390SCDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	53X0S
UCC5390SCDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	53X0S
UCC5390SCDRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	53X0S

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
UCC5390SCDRG4.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	53X0S

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF UCC5350, UCC5390 :

- Automotive : [UCC5350-Q1](#), [UCC5390-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


TAPE AND REEL INFORMATION



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
UCC5310MCDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC5310MCDWVR	SOIC	DWV	8	1000	330.0	16.4	12.05	6.15	3.3	16.0	16.0	Q1
UCC5320ECDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC5320SCDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC5320SCDWVR	SOIC	DWV	8	1000	330.0	16.4	12.05	6.15	3.3	16.0	16.0	Q1
UCC5350MCDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC5350MCDWVR	SOIC	DWV	8	1000	330.0	16.4	12.05	6.15	3.3	16.0	16.0	Q1
UCC5350SBDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC5390ECDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC5390ECDWVR	SOIC	DWV	8	1000	330.0	16.4	12.05	6.15	3.3	16.0	16.0	Q1
UCC5390SCDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UCC5390SCDRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
UCC5310MCDR	SOIC	D	8	2500	353.0	353.0	32.0
UCC5310MCDWVR	SOIC	DWV	8	1000	350.0	350.0	43.0
UCC5320ECDR	SOIC	D	8	2500	350.0	350.0	43.0
UCC5320SCDR	SOIC	D	8	2500	350.0	350.0	43.0
UCC5320SCDWVR	SOIC	DWV	8	1000	350.0	350.0	43.0
UCC5350MCDR	SOIC	D	8	2500	353.0	353.0	32.0
UCC5350MCDWVR	SOIC	DWV	8	1000	350.0	350.0	43.0
UCC5350SBDR	SOIC	D	8	2500	353.0	353.0	32.0
UCC5390ECDR	SOIC	D	8	2500	350.0	350.0	43.0
UCC5390ECDWVR	SOIC	DWV	8	1000	350.0	350.0	43.0
UCC5390SCDR	SOIC	D	8	2500	350.0	350.0	43.0
UCC5390SCDRG4	SOIC	D	8	2500	350.0	350.0	43.0




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X


4214825/C 02/2019

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

SOIC - 2.8 mm max height


PIN 1 ID AREA
 11.5 ± 0.25 TYP
 5.95
 5.75
 NOTE 3
 1
 4
 8
 5
 6X 1.27
 2X 3.81
 8X 0.51
 0.31
 7.6
 7.4
 NOTE 4
 A
 B
 SEATING PLANE
 0.1 C
 2.8 MAX
 C
 A
 B



1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.



LAND PATTERN EXAMPLE
9.1 mm NOMINAL CLEARANCE/CREEPAGE
SCALE:6X




SOLDER MASK DETAILS

4218796/A 09/2013

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL
 SCALE:6X

4218796/A 09/2013

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月