

DP83822 低功耗耐用型 10/100Mbps 以太网物理层收发器

1 特性

- 超稳健 10/100Mbps PHY
 - IEC 61000-4-2 ESD: $\pm 8\text{KV}$ 接触放电
 - IEC 61000-4-4 EFT: 4KV 下的 A 类
 - CISPR 22 传导发射: B 类
 - CISPR 22 辐射发射: B 类
 - 工作温度: -40°C 至 125°C
- MAC 接口: RGMII/RMII/MII
- 可编程 MII/RMII/RGMII 端接阻抗
- 符合 IEEE 802.3u 标准: 100BASE-FX、100BASE-TX 和 10BASE-Te
- 灵活的电源选项
 - 低功耗单电源选项
 - 1.8V AVD < 120mW
 - 3.3V AVD < 220mW
 - 可用的 I/O 电压: 3.3V/2.5V/1.8V
- 省电特性
 - 节能以太网 (EEE) IEEE 802.3az
 - 支持 WoL (局域网唤醒), 具有魔术包检测功能
 - 可编程节能模式
- IEEE 1588 时间戳的帧起始监测
- 诊断工具: 电缆诊断、内置自检 (BIST)、回送、快速链路断开检测
- 强制模式中的自动交叉

2 应用

- 电机驱动器
- 工厂自动化、机器人和运动控制
- 电网基础设施
- 楼宇自动化
- 工业以太网现场总线
- 实时工业以太网应用, 例如 ProfiNET®

3 说明

DP83822 是一款超稳健、低功耗单端口 10/100Mbps 以太网 PHY, 旨在用于恶劣的工业环境。DP83822 提供通过标准双绞线电缆发送和接收数据或者连接到外部光纤收发器所需的所有物理层功能。此外, DP83822 可通过标准 MII、RMII 或 RGMII 接口灵活地连接到 MAC 上。

为便于使用, DP83822 提供了集成电缆诊断工具以及内置自检和回送功能。该器件能够凭借其快速下行链路检测和强制模式下的自动 MDIX 功能支持多条工业现场总线。

DP83822 提供了一种出色的可靠方案来降低功耗, 具体将通过 EEE、WoL 和其他可编程节能模式来实现。

DP83822 是一个功能丰富的引脚到引脚可升级选项, 适用于 TLK105、TLK106、TLK105L 和 TLK106L 10/100Mbps 以太网 PHY。


DP83822 采用 32 引脚 5.00mm × 5.00mm VQFN 封装。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
DP83822HF	RHB (VQFN, 32)	5.00mm × 5.00mm
DP83822H	RHB (VQFN, 32)	5.00mm × 5.00mm
DP83822IF	RHB (VQFN, 32)	5.00mm × 5.00mm
DP83822I	RHB (VQFN, 32)	5.00mm × 5.00mm

(1) 有关更多信息, 请参阅节 12。

(2) 封装尺寸 (长 × 宽) 为标称值, 并包括引脚 (如适用)。



Copyright © 2016, Texas Instruments Incorporated

简化版原理图



内容

1 特性	1	6.20 100BASE-TX 发声延时时序.....	14
2 应用	1	6.21 100BASE-TX 接收延时时序.....	14
3 说明	1	6.22 时序图.....	15
4 器件比较表	3	6.23 典型特性.....	22
5 引脚配置和功能	3	7 详细说明	23
6 规格	8	7.1 概述.....	23
6.1 绝对最大额定值.....	8	7.2 功能方框图.....	24
6.2 ESD 等级.....	8	7.3 特性说明.....	25
6.3 建议运行条件.....	8	7.4 器件功能模式.....	28
6.4 热性能信息.....	9	7.5 编程.....	45
6.5 电气特性.....	9	8 寄存器映射	51
6.6 时序要求, 上电时序.....	10	9 应用和实施	102
6.7 时序要求、在 XI 时钟不稳定时加电.....	11	9.1 应用信息.....	102
6.8 时序要求、复位时序.....	11	9.2 典型应用.....	102
6.9 时序要求、串行管理时序.....	11	9.3 电源相关建议.....	107
6.10 时序要求、100Mbps MII 发送时序.....	11	9.4 布局.....	111
6.11 时序要求、100Mbps MII 接收时序.....	12	10 器件和文档支持	116
6.12 时序要求、10Mbps MII 发送时序.....	12	10.1 文档支持.....	116
6.13 时序要求、10Mbps MII 接收时序.....	12	10.2 接收文档更新通知.....	116
6.14 时序需求、RMII 发送时序.....	12	10.3 支持资源.....	116
6.15 时序需求、RMII 接收时序.....	12	10.4 商标.....	116
6.16 时序要求, RGMII.....	13	10.5 静电放电警告.....	116
6.17 正常链路脉冲时序.....	13	10.6 术语表.....	116
6.18 自动协商快速链路脉冲 (FLP) 时序.....	13	11 修订历史记录	116
6.19 10BASE-Te Jabber 时序.....	14	12 机械、封装和可订购信息	120

4 器件比较表

器件 型号	支持 100BASE-FX	工作 温度
DP83822HF	是	-40°C 至 125°C
DP83822H	否	-40°C 至 125°C
DP83822IF	是	-40°C 至 85°C
DP83822I	否	-40°C 至 85°C

5 引脚配置和功能




图 5-1. RHB 封装
 32 引脚 VQFN
 顶视图

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
MAC 接口			
TX_CLK	2	O、Hi-Z	MII 发送时钟 ：MII 发送时钟提供速度为 100Mbps 的 25MHz 基准时钟和速度为 10Mbps 的 2.5MHz 基准时钟。请注意，在 MII 模式下，该时钟具有以基准时钟为基准的恒定相位。需要这种恒定相位的应用可以使用此功能。
		高阻态	在 RMII 模式下未使用
		I，PD	RGMII 发送时钟 ：该时钟从 MAC 层提供给 PHY。以 100Mbps 速度运行时，该时钟必须为 25MHz。以 10Mbps 速度运行时，该时钟必须为 2.5MHz。 注意：复位期间，TX_CLK 为输出引脚，且该引脚上驱动低电平。仅当器件退出复位状态后，TX_CLK 才配置为输入。
TX_EN/TX_CTRL	3	I，PD	发送使能 ：TX_EN 出现在 TX_CLK 的上升沿。TX_EN 表示在 MII 模式下的 TX_D[3:0] 上和 RMII 模式下的 TX_D[1:0] 上存在有效数据输入。 TX_EN 是高电平有效信号。 RGMII 发送控制 ：TX_CTRL 将发送使能和发送错误信号组合在一起。 TX_EN 在 TX_CLK 的上升沿出现，TX_ER 在 TX_CLK 的下降沿出现。
TX_D0	4	I，PD	发送数据 ：在 MII 模式下，从 MAC 接收的发送数据半字节与 TX_CLK 的上升沿同步。在 RMII 模式下，从 MAC 接收的 TX_D[1:0] 与基准时钟上升沿同步。在 RGMII 模式下，从 MAC 接收的发送数据半字节与 TX_CLK 的上升沿同步。
TX_D1	5		
TX_D2	6		
TX_D3	7		
RX_CLK	25	O	MII 接收时钟 ：MII 接收时钟提供速度为 100Mbps 的 25MHz 基准时钟和速度为 10Mbps 的 2.5MHz 基准时钟，该时钟源自接收的数据流。 在 RMII 模式下未使用 RGMII 接收时钟 ：RGMII 接收时钟提供速度为 100Mbps 的 25MHz 基准时钟和速度为 10Mbps 的 2.5MHz 基准时钟，该时钟源自接收的数据流。
RX_DV / RX_CTRL	26	O、S-PD	接收数据有效 ：该引脚表示 MII 模式的 RX_D[3:0] 上和 RMII 模式的 RX_D[1:0] 上存在有效数据，无论载波侦听情况如何。 RGMII 接收控制 ：RX_CTRL 将接收数据有效信号与接收错误信号组合在一起。RX_DV 在 RX_CLK 的上升沿出现，RX_ER 在 RX_CLK 的下降沿出现。
RX_ER	28	O、S-PU	接收错误 ：该引脚指示在 MII 和 RMII 模式下接收到的数据包中检测到错误符号。在 MII 模式下，RX_ER 与 RX_CLK 的上升沿同步置为高电平。在 RMII 模式下，RX_ER 与基准时钟的上升沿同步置为高电平。在 MII 或 RMII 模式下，MAC 不需要使用该引脚，因为 PHY 会在发生接收错误时损坏数据。 在 RGMII 模式下未使用
RX_D0	30	O、S-PD	接收数据 ：对电缆上接收的符号进行解码并呈现到这些引脚上（与 RX_CLK 的上升沿同步）。RX_DV 置为有效时，该引脚包含有效数据。在 MII 和 RGMII 模式下会接收半字节 RX_D[3:0]。在 RMII 模式下会接收 2 位 RX_D[1:0]。PHY 地址引脚 PHY_AD[4:1] 与 RX_D[3:0] 进行多路复用并被下拉。PHY_AD[0]（地址的 LSB）与引脚 29 上的 COL 进行多路复用并被上拉。如果不存在外部上拉或下拉，则默认 PHY 地址为 0x01。
RX_D1	31		
RX_D2	32		
RX_D3/GPIO3	1		
CRS/CRS_DV	27	O、S-PU	载波侦听 ：在 MII 模式下，当接收或发送介质非空闲时，该引脚置为高电平。 载波侦听/接收数据有效 ：在 RMII 模式下，该引脚结合了 RMII 载波与接收数据有效指示。 在 RGMII 模式下未使用
COL/GPIO2	29	I/O、S-PU	冲突检测 ：对于全双工模式，这个引脚一直为低电平。在半双工模式下，只有当发送和接收介质都非空闲时，此引脚才置为高电平。 在 RMII 模式下未使用
串行管理接口			

表 5-1. 引脚功能 (续)

引脚		类型 ⁽¹⁾	说明
名称	编号		
MDC	20	I, PD	管理数据时钟 ：MDIO 串行管理输入/输出数据的同步时钟。该时钟可以与 MAC 发送与接收时钟异步。最大时钟速率为 25MHz。没有最低时钟速率。
MDIO	19	I/O	管理数据 I/O ：双向管理数据信号（可由管理站或 PHY 提供）。该引脚需要一个 2.2k Ω 上拉电阻器。
INT/PWDN_N	8	I/O, OD	中断/断电 ：要将该引脚配置为断电或中断，需要访问寄存器。该引脚的默认功能是断电。当该引脚配置为断电功能时，该引脚上的低电平有效信号会将器件置于断电模式。 如果该引脚配置为中断引脚，则会在发生中断条件时将该引脚置位为低电平。该引脚具有带弱内部上拉电阻的漏极开路输出。某些应用可能需要外部上拉电阻器。
RESET_N	18	I, PU	复位 ：该引脚为低电平有效复位输入，用于初始化或重新初始化 PHY 的所有内部寄存器。将该引脚置为低电平（至少 10 μ s），可强制执行复位过程。
时钟接口			
XI	23	I	晶体/振荡器输入 MII 基准时钟 ：基准时钟 25MHz $\pm$ 100ppm 容差晶振或振荡器输入。该器件支持通过引脚 XI 和 XO 连接的外部晶体谐振器，或仅连接至引脚 XI 且 XO 悬空的外部 CMOS 级振荡器。 RMII 基准时钟 ：RMII 从模式下的基准时钟 50MHz $\pm$ 100ppm 容差的 CMOS 级振荡器。RMII 主模式下的基准时钟 25MHz $\pm$ 100ppm 容差的晶体或振荡器。 RGMII 基准时钟 ：基准时钟 25MHz $\pm$ 100ppm 容差的晶体或振荡器输入。该器件支持通过引脚 XI 和 XO 连接的外部晶体谐振器，或仅连接至引脚 XI 且 XO 悬空的外部 CMOS 级振荡器。
XO	22	O	晶体输出 ：基准时钟输出。XO 引脚仅用于晶振。CMOS 级振荡器与 XI 相连时，该引脚必须悬空。
GPIO 和 LED 接口			
LED_0	17	O, S-PU	功能 1 (默认) ：链路指示，LED 指示链路状态。当链路良好时，LED 亮起。当链路断开时，LED 熄灭。 功能 2 ：ACT 指示，LED 除了指示链路状态外，还指示发送和接收活动。当链路正常时，LED 亮起。当发送器或接收器处于活动状态时，LED 将闪烁。
LED_1 / GPIO1	24	I/O, S-PD	功能 1 (默认) ：该引脚处于三态。 功能 2 ：速度指示，LED 指示链路速度。如果速度为 100Mbps，LED 亮起。如果速度为 10Mbps，LED 熄灭。当 LED 连接到该引脚时，需要外部拉电阻器。 GPIO1 ：使用寄存器访问功能时，可将该引脚用作 GPIO。 信号检测 ：该引脚在 100BASE-FX 模式下用作信号检测引脚，并与光收发器连接。信号检测高电平为 VDDIO 电压电平。
COL/GPIO2	29	I/O, S, PU	MII 模式 ：在全双工模式下运行时，COL 引脚可用于驱动 LED。配置 LED 需要访问寄存器。 RMII 模式 ：使用寄存器访问功能时，可将该引脚用作 LED。 RGMII 模式 ：使用寄存器访问功能时，可将该引脚用作 LED。 GPIO2 ：使用寄存器访问功能时，可将该引脚用作 GPIO。
RX_D3/GPIO3	1	I/O, S-PD	MII 模式 ：RX_D3 保持为 RX_D3，因为该引脚在 MII 模式下是必需的。 RMII 模式 ：RX_D3 引脚可配置为驱动 LED。配置 LED 需要访问寄存器。 RGMII 模式 ：RX_D3 保持为 RX_D3，因为该引脚在 RGMII 模式下是必需的。 GPIO3 ：使用寄存器访问功能时，可将该引脚用作 GPIO。
媒体相关接口			
TD_M	11	A	差分发送输出 (PMD) ：这些差分输出可以自动配置为 10BASE-Te、100BASE-TX 或 100BASE-FX 信令，也可以强制进入特定信令模式。
TD_P	12		

表 5-1. 引脚功能 (续)

引脚		类型 ⁽¹⁾	说明
名称	编号		
RD_M	9	A	差分接收输入 (PMD)：这些差分输入可自动配置为接受 10BASE-T _e 、100BASE-TX 或 100BASE-FX 信令，也可以强制进入特定信令模式。
RD_P	10		
电源和接地引脚			
VDDIO	21	P	I/O 电源：3.3V、2.5V 或 1.8V
AVD	14	P	模拟电源：3.3V 或 1.8V
GND	接地焊盘	P	接地
RBIAS	16	I	偏置电阻器连接。必须在 RBIAS 引脚到 GND 之间连接一个 4.87kΩ ±1% 的电阻器。
其他引脚			
NC	13	NC	保持悬空
NC	15	NC	保持悬空
LED_1 / GPIO1	24	I/O、S-PD	该引脚在不使用时可保持悬空。当 LED 连接到该引脚时，需要外部拉电阻器。

(1) 下面的定义规定了每个引脚的 I/O 单元的功能性。

- 类型 : I - 输入
- 类型 : O - 输出
- 类型 : I/O - 输入/输出
- 类型 OD - 漏极开路
- 类型 : PD、PU - 内部下拉/上拉
- 类型 : S-PU、S-PD - 自举引脚 (所有自举引脚都具有弱内部上拉或下拉电阻。如果需要更改默认的自举值, 必须使用外部 $2.2k\Omega$ 电阻器)

表 5-2. 复位期间的 IO 引脚状态

引脚名称	编号	类型	PU/PD/HIZ
MDIO	19	I	高阻态
MDC	20	I	PD
INT_N	8	I	PU
RESET_N	18	—	—
TX_CLK ⁽¹⁾	2	O	PD
TX_EN	3	I	PD
TX_D3	7	I	PD
TX_D2	6	I	PD
TX_D1	5	I	PD
TX_D0	4	I	PD
LED_0	17	自举	PU
LED_1	24	自举	PD
CRS	27	自举	PU
COL	29	自举	PU
RX_ER	28	自举	PU
RX_DV	26	自举	PD
RX_D3	1	自举	PD
RX_D2	32	自举	PD
RX_D1	31	自举	PD
RX_D0	30	自举	PD
RX_CLK	25	O	PD

- (1) 复位期间，TX_CLK 为输出引脚，且 TX_CLK 上驱动低电平。在 RGMII 模式下，一旦器件退出复位状态，Tx_CLK 就会配置为输入。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
输入电压	AVD	-0.5	3.8	V
	VDDIO	-0.5	3.8	
	TD ⁻ , TD ⁺ , RD ⁻ , RD ⁺	-0.5	6	
	其他输入 (PHY 处于正常运行条件下)	-0.5	VDDIO + 0.3V	
DC 输出电压	所有引脚	-0.5	3.8	V
T _J	工作结温		135	°C
T _{stg}	贮存温度	-65	150	°C

(1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议的工作条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

			值	单位
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	除引脚 9、10、11 和 12 之外的所有引脚	±3000	V
		引脚 9、10、11 和 12	±16000	
	充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	所有引脚	±1500	
		IEC 61000-4-2 ⁽³⁾	±8000	

(1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

(3) IEC61000-4-2; 150pF 和 330 Ω, 接触放电, B 类。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
VDDIO	电源电压 I/O (1.8V 选项)	1.71	1.8	1.89	V
	电源电压 I/O (2.5V 选项)	2.375	2.5	2.625	
	电源电压 I/O (3.3V 选项)	3.15	3.3	3.45	
AVD ⁽¹⁾	模拟电源电压 (3.3V 选项)	3.15	3.3	3.45	V
	模拟电源电压 (1.8V 选项)	1.71	1.8	1.89	
中心抽头 (CT) ⁽¹⁾	电源电压中心抽头 (3.3V 选项) 磁性中心抽头	3.15	3.3	3.45	V
	电源电压模拟 (1.8V 选项) 磁性中心抽头	1.71	1.8	1.89	
T _A	环境温度: DP83822I 和 DP83822IF	-40		85	°C
	环境温度: DP83822H 和 DP83822HF	-40		125	

(1) 模拟电源 (AVD) 和磁性中心抽头必须处于相同电位。

6.4 热性能信息

热指标 ⁽¹⁾		DP83822	单位
		RHB (VQFN)	
		32 引脚	
$R_{\theta JA}$	结至环境热阻	41.0	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	35.5	°C/W
$R_{\theta JB}$	结至电路板热阻	14.1	°C/W
ψ_{JT}	结至顶部特征参数	0.9	°C/W
ψ_{JB}	结至电路板特征参数	14.0	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	5.4	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用手册。

6.5 电气特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
3.3V VDDIO					
V_{OH} 高电平输出电压	$I_{OH} = -4mA$ $VDDIO = 3.3V \pm 5\%$	2.4			V
V_{OL} 低电平输出电压	$I_{OL} = 4mA$ $VDDIO = 3.3V \pm 5\%$			0.4	V
V_{IH} 高电平输入电压	$VDDIO = 3.3V \pm 5\%$	1.7			V
V_{IL} 低电平输入电压	$VDDIO = 3.3V \pm 5\%$			0.8	V
2.5V VDDIO					
V_{OH} 高电平输出电压	$I_{OH} = -4mA$ $VDDIO = 2.5V \pm 5\%$	$VDDIO \times 0.8$			V
V_{OL} 低电平输出电压	$I_{OL} = 4mA$ $VDDIO = 2.5V \pm 5\%$			0.4	V
V_{IH} 高电平输入电压	$VDDIO = 2.5V \pm 5\%$	1.5			V
V_{IL} 低电平输入电压	$VDDIO = 2.5V \pm 5\%$			0.7	V
1.8V VDDIO					
V_{OH} 高电平输出电压	$I_{OH} = -2mA$ $VDDIO = 1.8V \pm 5\%$	$VDDIO - 0.4$			V
V_{OL} 低电平输出电压	$I_{OL} = 2mA$ $VDDIO = 1.8V \pm 5\%$			0.4	V
V_{IH} 高电平输入电压	$VDDIO = 1.8V \pm 5\%$	1.3			V
V_{IL} 低电平输入电压	$VDDIO = 1.8V \pm 5\%$			0.5	V
DC 特性					
I_{IH} 输入高电流 ($V_{IN} = VCC$)	-40°C 至 85°C	-10		10	μA
	85°C 至 125°C	-20		20	
I_{IL} 输入低电流 ($V_{IN} = GND$)	-40°C 至 125°C	-10		10	μA
I_{OZ} 三态输出电流 ($V_{OUT} = VCC$, $V_{OUT} = GND$)	-40°C 至 85°C	-10		10	μA
	85°C 至 125°C	-20		20	
$C_{XI/XO}$ XO 和 XI 电容 ⁽¹⁾			0.8		pF
C_{IN} 输入电容 ⁽¹⁾			5		pF
C_{OUT} 输出电容 ⁽¹⁾			5		pF

6.5 电气特性 (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
R _{PU-POR} 锁存 (复位和加电) 期间的集成上拉电阻	引脚: RX_ER、LED_0、CRS 和 COL	37.5	50	62.5	k Ω
R _{Pull-Up} 集成上拉电阻		6.75	9	11.25	k Ω
R _{Pull-Down} 集成下拉电阻		6.75	9	11.25	k Ω
PMD 输出					
V _{OD} MDI 10BASE-T _e 摆幅	VOD 可以通过寄存器 0x0403 进行控制 (有关更多详细信息, 请参阅节 8)	1.54	1.75	1.96	V _{peak}
V _{OD} MDI 100BASE-TX 摆幅	VOD 可以通过寄存器 0x0403 进行控制 (有关更多详细信息, 请参阅节 8)	0.95	1	1.05	V _{peak}
V _{ODsym} MDI 100BASE-TX 电压对称性		98%	100%	102%	
V _{OD} MDI 100BASE-FX 发送器摆幅 ⁽¹⁾	差动输出电压 pk-pk ⁽²⁾	0.9	1	1.1	V _{pk-pk}
Tr/f MDI 100BASE-FX 发送器上升/下降时间 ⁽¹⁾	10%-90% 上升/下降时间	0.5	1	1.5	ns
T _{j_out} MDI 100BASE-FX 发送器总抖动 ⁽¹⁾				1.4	ns
V _{in} MDI 100BASE-FX 接收器输入摆幅要求 ⁽¹⁾	输入差动电压 pk-pk	0.22		1.8	V _{pk-pk}
T _{j_in} MDI 100BASE-FX 接收器输入抖动要求 ⁽¹⁾	输入抖动容差 pk-pk			0.45	UI

(1) 由生产测试、特性或设计指定。

(2) 可通过寄存器 0x0403 配置。输出变化在 $\pm 10\%$ 范围内

6.6 时序要求, 上电时序

请参阅⁽¹⁾ (2)。

参数	测试条件	最小值	典型值	最大值	单位
T1 VDDIO (数字电源) 斜坡后的 AVD (模拟电源) 斜坡延迟。在电源斜变之前, AVD 和 VDDIO 电位不得超过 0.3V。 ⁽³⁾	从电压斜坡开始的时间	-100		100	ms
VDDIO 斜坡时间				100	ms
AVD 斜坡时间				100	ms
T2 MDC 前导码之前的上电后稳定时间, 用于访问寄存器。在该最长等待时间之后的任何时间传入的 MDC 前导码都有效。	MDIO 被拉至高电平, 用于 32 位串行管理初始化			200	ms
T3 上电所需的硬件配置锁存时间				200	ms
T4 硬件配置引脚转换为输出驱动器			64		ns
T5 上电后的快速链路脉冲传输延迟			1.5		s

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-1。

(3) AVD 最好在 VDDIO 斜升完成之后再斜升, 以避免在任何极限条件下错误地检测到较低的 VDDIO 电平。

6.7 时序要求、在 XI 时钟不稳定时加电

请参阅⁽¹⁾。

参数	最小值	标称值	最大值	单位
T1 XI 稳定后复位应用	1			us
T2 复位脉冲宽度	10			us

(1) 请参阅 图 6-2

6.8 时序要求、复位时序

请参阅⁽¹⁾ (2)。

参数	测试条件	最小值	典型值	最大值	单位
T1 RESET 脉冲宽度	在 RESET 脉冲低电平期间, XI 时钟必须稳定至少 1 μ s	10			μ s
T2 用于寄存器访问的 MDC 前导码前 RESET 后稳定时间	MDIO 被拉至高电平, 用于 32 位串行管理初始化			2	ms
T3 用于 RESET 的硬件配置锁存时间			120		ns
T4 硬件配置引脚转换为输出驱动器			64		ns
T5 RESET 后的快速链路脉冲传输延迟			1.5		s

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-3。

6.9 时序要求、串行管理时序

请参阅⁽¹⁾ (2)。

参数	最小值	典型值	最大值	单位
T1 MDC 至 MDIO (输出) 延迟时间	0		10	ns
T2 MDIO (输入) 至 MDC 建立时间	10			ns
T3 MDIO (输入) 至 MDC 保持时间	10			ns
T4 MDC 频率		2.5	25	MHz

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-4。

6.10 时序要求、100Mbps MII 发送时序

请参阅⁽¹⁾ (2)。

参数	最小值	典型值	最大值	单位
T1 TX_CLK 高电平/低电平时间	16	20	24	ns
T2 TX_D[3:0]、TX_EN 相对于 TX_CLK 的数据建立时间	10			ns
T3 TX_D[3:0]、TX_EN 相对于 TX_CLK 的数据保持时间	0			ns

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-5。

6.11 时序要求、100Mbps MII 接收时序

请参阅⁽¹⁾ ⁽²⁾。

参数	最小值	典型值	最大值	单位
T1 RX_CLK 高电平/低电平时间	16	20	24	ns
T2 RX_D[3:0]、RX_DV 和 RX_ER 相对于 RX_CLK 上升的延迟	10		30	ns

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-6。

6.12 时序要求、10Mbps MII 发送时序

请参阅⁽¹⁾ ⁽²⁾。

参数	最小值	典型值	最大值	单位
T1 TX_CLK 高电平/低电平时间	190	200	210	ns
T2 TX_D[3:0]、TX_EN 相对于 TX_CLK 的数据建立时间	25			ns
T3 TX_D[3:0]、TX_EN 相对于 TX_CLK 的数据保持时间	0			ns

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-7。

6.13 时序要求、10Mbps MII 接收时序

请参阅⁽¹⁾ ⁽²⁾。

参数	最小值	典型值	最大值	单位
T1 RX_CLK 高电平/低电平时间	160	200	240	ns
T2 RX_D[3:0]、RX_DV 和 RX_ER 相对于 RX_CLK 上升的延迟	100		300	ns

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-8。

6.14 时序需求、RMII 发送时序

请参阅⁽¹⁾ ⁽²⁾。

参数	最小值	典型值	最大值	单位
T1 XI 时钟周期		20		ns
T2 TX_D[1:0] 和 TX_EN 数据相对于 XI 上升沿的建立时间	1.4			ns
T3 TX_D[1:0] 和 TX_EN 数据相对于 XI 上升沿的保持时间	2			ns
T1 RMII 主时钟 (RX_D3 时钟) 周期		20		ns
RMII 主时钟 (RX_D3 时钟) 占空比	35%		65%	
T2 TX_D[1:0] 和 TX_EN 数据相对于 RMII 主时钟上升沿的建立时间	4			ns
T3 TX_D[1:0] 和 TX_EN 数据相对于 RMII 主时钟上升沿的保持时间	2			ns

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-9。

6.15 时序需求、RMII 接收时序

请参阅⁽¹⁾ ⁽²⁾。

参数	最小值	典型值	最大值	单位
T1 XI 时钟周期		20		ns
T2 RX_D[1:0]、CRS_DV、RX_DV 和 RX_ER 相对于 XI 上升的延迟时间	4		14	ns

请参阅(1)(2)。

	参数	最小值	典型值	最大值	单位
T1	RX_CLK 时钟周期		20		ns
T2	RX_D[1:0]、CRS_DV、RX_DV 和 RX_ER 相对于 RX_CLK 上升的延迟时间 注意：在“RMII 接收时钟”模式下工作时，寄存器 0x000A 中的位 [0]	4	10	14	ns
T1	RMII 主时钟 (RX_D3 时钟) 周期		20		ns
	RMII 主时钟 (RX_D3 时钟) 占空比	35%		65%	
T2	RX_D[1:0]、CRS_DV、RX_DV 和 RX_ER 相对于 RMII 主时钟上升的延迟时间	4	10	14	ns

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-10。

6.16 时序要求，RGMII

请参阅(1)(5)。

	参数	最小值	典型值	最大值	单位
SkewT	数据到时钟输出偏移 (在发送器处) (2)	-500	0		ps
SkewR	数据到时钟输入偏移 (在接收器处) (2)	1	1.8		ns
SetupT	数据到时钟输出建立 (在发送器处 - 集成延迟) (3)	1.2	2		ns
HoldT	数据到时钟输出保持 (在发送器处 - 集成延迟) (3)	1.2	2		ns
SetupR	数据到时钟输入建立 (在接收器处 - 集成延迟) (3)	1	2		ns
HoldR	数据到时钟输入保持 (在接收器处 - 集成延迟) (3)	1	2		ns
Tcyc_10	时钟周期时长 10Mbps	360	400	440	ns
Tcyc_100	时钟周期时长 100Mbps	36	40	44	ns
Duty_T	10/100Mbps 的占空比(4)	40%	50%	60%	
Tr/Tf	上升/下降时间 (20-80%)			750	ps

(1) 由生产测试、特性或设计指定。

(2) 在没有 RGMII 内部延迟的情况下运行时，PCB 设计要求路由时钟，以向相关时钟信号添加大于 1.5ns 的额外布线延迟。

(3) 器件可在有或无内部延迟的情况下运行。

(4) 在速度变化期间，或转换为接收数据包的时钟域时，占空比可被拉伸或压缩，前提是不违反最小占空比要求，且拉伸持续时间不超过转换所涉及的最低速度的三个 Tcyc。

(5) 请参阅图 6-11 和图 6-12。

6.17 正常链路脉冲时序

请参阅(1)(2)。

	参数	最小值	典型值	最大值	单位
T1	脉冲周期		16		ms
T2	脉冲宽度		100		ns

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-13。

6.18 自动协商快速链路脉冲 (FLP) 时序

请参阅(1)(2)。

	参数	最小值	典型值	最大值	单位
T1	时钟脉冲到时钟脉冲周期		125		μs
T2	时钟脉冲到数据脉冲周期		62		μs

请参阅⁽¹⁾ ⁽²⁾。

参数		最小值	典型值	最大值	单位
T3	时钟/数据脉冲宽度		114		ns
T4	FLP 突发到 FLP 突发周期		16		ms
T5	FLP 突发宽度		2		ms

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-14。

6.19 10BASE-Te Jabber 时序

请参阅⁽¹⁾ ⁽²⁾。

参数		最小值	典型值	最大值	单位
T1	Jabber 激活时间		100		ms
T2	Jabber 停用时间		500		ms

(1) 由生产测试、特性或设计指定。

(2) 请参阅图 6-15。

6.20 100BASE-TX 发声延时时序

请参阅图 6-16。

参数			最小值	典型值	最大值	单位
T1	TX_CLK 上升沿 (TX_EN 置为有效) 至 MDI 上 /J/ 符号的起始位置	MII		48	56	ns
		RMII ⁽¹⁾		102		ns
		RGMII ⁽²⁾		170		ns

(1) 启用 FAST_RXDV。寄存器 <0x0009> = 0x0002。

(2) 启用 FAST_RXDV。寄存器 <0x0009> = 0x0002。寄存器 <0x0457> = 0x0410

6.21 100BASE-TX 接收延时时序

请参阅图 6-17。

参数			最小值	典型值	最大值	单位
T2	MDI 上 /J/ 符号的起始位置至 RX_CLK 上升沿 (RX_DV 置为有效)	MII ⁽¹⁾		194	218	ns
		RMII ⁽¹⁾		272		ns
		RGMII ⁽²⁾		159		ns

(1) 启用 FAST_RXDV。寄存器 <0x0009> = 0x0002。

(2) 启用 FAST_RXDV。寄存器 <0x0009> = 0x0002。寄存器 <0x0457> = 0x0410

6.22 时序图




图 6-1. 上电时序

备注

外部时钟模式下的时钟可在功率斜变时使用。如果不可用，请将 RESET_N 保持为低电平，并在外部时钟稳定至少 100 μ s 后再释放该引脚。




图 6-2. 在 XI 输入不稳定时上电




图 6-3. 复位时序




图 6-4. 串行管理时序




图 6-5. 100Mbps 发送时序




图 6-6. 100Mbps 接收时序




图 6-7. 10Mbps 发送时序




图 6-8. 10Mbps 接收时序




图 6-9. RMII 发送时序




图 6-10. RMII 接收时序




图 6-11. RGMII 发送时序




图 6-12. RGMII 接收时序



图 6-13. 正常链路脉冲时序




图 6-14. 快速链路脉冲时序




图 6-15. 10BASE-T Jabber 时序




图 6-16. 100BASE-TX 发声延时时序





图 6-17. 100BASE-TX 接收延时时序


6.23 典型特性



mV 每分区
500mV

nS 每分区
20ns


图 6-18. 100BASE-TX PMD 眼图波形



mV 每分区
500mV

nS 每分区
80ns


图 6-19. 10BASE-Te 链路脉冲波形



mV 每分区
500mV

nS 每分区
10ns

图 6-20. 100BASE-FX 波形



mV 每分区
500mV

µS 每分区
400 µs

图 6-21. 自动协商快速链路脉冲波形

7 详细说明

7.1 概述

DP83822 是一款全功能单端口物理层收发器，适用于 10BASE-Te、100BASE-TX 和 100BASE-FX 信号传输。该器件支持标准媒体独立接口 (MII)、简化媒体独立接口 (RMII) 和简化千兆位媒体独立接口 (RGMII)，可直接连接至媒体访问控制器 (MAC)。

该器件还通过支持多种 I/O 电压接口 (3.3V、2.5V 或 1.8V) 以及模拟电压选项 (1.8V 或 3.3V) 实现了电源灵活性，以降低功耗。DP83822 中的自动电源配置允许 VDDIO 电源与 AVD 电源的任意组合，不需要进行额外的配置设置。DP83822 采用能够执行均衡、数据恢复以及误差纠正的混合信号处理，通过 CAT5 双绞线电缆实现稳健运行。DP83822 不仅符合 IEEE 802.3u 的要求，还针对串扰和不想要的噪声留有较高裕度。

DP83822 也是一个引脚到引脚可升级选项，适用于 TLK105、TLK106、TLK105L 和 TLK106L 10/100Mbps 以太网 PHY。

7.2 功能方框图




图 7-1. DP83822 功能框图

7.3 特性说明

7.3.1 节能以太网

7.3.1.1 EEE 概述

根据 IEEE 802.3az 定义的节能以太网 (EEE) 是一种集成到第 1 层 (物理层) 与第 2 层 (数据链路层) 的, 能够在低功耗空闲 (LPI) 模式下运行的功能。数据包利用率较低情况下, 保持 LPI 模式, 能够节省功耗。EEE 定义了在不发生链路丢弃或数据包损坏情况下进入与退出 LPI 模式的协议。进入和退出 LPI 模式的过渡时间足够短, 因此对 OSI 模型的上层透明。

DP83822 EEE 支持 100Mbps 和 10Mbps 速度。10BASE-T_e 工作模式下, EEE 会以能够与 10BASE-T PHY 进行完全互操作的较低发送振幅运行。

7.3.1.2 EEE 协商

自动协商期间, 会广播节能以太网。在开机时、管理命令下达时、出现链路故障后或用户干预时执行自动协商功能。仅当两个链路伙伴都广播节能以太网功能时, 才支持节能以太网功能。如果不支持节能以太网, 则会禁用所有节能以太网功能, 并且 MAC 不得将 LPI 配置为有效。如需广播节能以太网功能, PHY 需要依次交换额外的格式化下一页与非格式化下一页。

可通过两种方式激活 EEE 协商:

- 硬件自举
- 寄存器访问

可以使用 RX_{D1} 引脚自举来激活 EEE 协商通告。当 RX_{D1} 设置为自举模式 2 或模式 3 时, 可以在自动协商过程中通告 EEE 功能。也可通过 SMI 对寄存器进行访问, 从而激活 EEE 协商通告。DP83822 提供了两种不同的方式来访问 PHY 寄存器组中的 EEE 控制寄存器。IEEE 802.3az 将 MMD3 与 MMD7 定义为节能以太网控制与状态寄存器的位置。MMD3 和 MMD7 寄存器 0x3000、0x3001、0x3016、0x703C 和 0x703D 包含运行 EEE 所需要的所有控制与状态指示。此外, DP83822 支持 EEE 配置旁路选项, 该选项可在德州仪器 (TI) 的供应商特定 DEVAD 中启用 EEE 控制寄存器。这么做允许使用单个 DEVAD, 从而有助于简化配置。节能以太网配置寄存器 #2 (EEEECFG2, 地址 0x04D0) 包含用于启用和选择 TX_ER 引脚分配的控制位, 该引脚是 MAC 发送 LPI 命令的一部分。节能以太网配置寄存器 #3 (EEEECFG3, 地址: 0x04D1) 包含节能以太网配置旁路控制。

7.3.2 局域网唤醒数据包检测

局域网唤醒提供了一种检测特定帧的机制, 能够通过寄存器状态变化、GPIO 指示或中断标志, 通知连接的控制器的。DP83822 中的 WoL 功能允许位于物理层上方的连接器件在检测到具有合格凭证的帧以前, 保持低功耗状态。支持的局域网唤醒帧类型包括: 魔术包、具有安全唤醒密码的魔术包, 以及自定义模式匹配。接收到合格的 WoL 帧时, DP83822 WoL 逻辑电路能够通过任何 GPIO 引脚或状态中断标志, 生成用户定义的事件 (脉冲或电平变化), 以便通知连接的控制器的发生了唤醒事件。此外, DP83822 还包括一个能够防止无效数据包触发唤醒事件的 CRC 门。

局域网唤醒功能集包括:

- 以支持的所有速度 (100BASE-FX、100BASE-TX 和 10BASE-T_e) 识别 WoL 帧。
- 接收 WoL 帧时, 导致唤醒中断。
- 对局域网唤醒帧进行 CRC 错误检查, 避免无效帧导致中断。
- 具有安全唤醒密码和 64 字节自定义码形匹配的魔术包可确保安全。

7.3.2.1 魔术包结构

当配置为进行魔术包检测时, DP83822 会扫描寻址到节点的所有传入帧, 检查这些帧是否具有特定的数据序列。符合相应序列的帧即为魔术包帧。

此外, 魔术包帧必须满足所选局域网技术的基本要求, 例如: 源地址、目标地址 (可以为接收站的 IEEE 地址或广播地址) 以及 CRC。

特定的魔术包序列包含 16 个不间断重复的节点 MAC 地址，如果启用了安全功能，还需要输入安全密码。该序列可以位于数据包的任何位置，但必须先于同步流。同步流的定义是 6 字节的 0xFF。




图 7-2. 魔术包结构

7.3.2.2 魔术包示例

以下是目标地址为 11h 22h 33h 44h 55h 66h，安全密码为 2Ah 2Bh 2Ch 2Dh 2Eh 2Fh 的魔术包示例：

```
DESTINATION SOURCE MISC FF FF FF FF FF FF
11 22 33 44 55 66 11 22 33 44 55 66 11 22 33 44 55 66
11 22 33 44 55 66 11 22 33 44 55 66 11 22 33 44 55 66
11 22 33 44 55 66 11 22 33 44 55 66 11 22 33 44 55 66
11 22 33 44 55 66 11 22 33 44 55 66 11 22 33 44 55 66
11 22 33 44 55 66 11 22 33 44 55 66 11 22 33 44 55 66
11 22 33 44 55 66 2A 2B 2C 2D 2E 2F MISC CRC
```

7.3.2.3 局域网唤醒配置和状态

通过接收配置寄存器 (RXFCFG，地址：0x04A0)，配置局域网唤醒功能。局域网唤醒状态会在接收状态寄存器 (RXFS，地址：0x04A1) 中报告。局域网唤醒中断标志配置与状态位于 MII 中断状态寄存器 2 (MISR2，地址：0x0013) 之中。

7.3.3 IEEE 1588 时间戳的帧起始监测

DP83822 支持在 SFD (起始帧定界符) 上为接收和发送路径使用 IEEE 1588 指示脉冲。该脉冲可以传送到以下任何引脚：LED_0、LED_1 (GPIO1)、COL (GPIO2)、RX_D3 (GPIO3)、INT/PWDN_N 和 CRS。1588 时间戳脉冲表示符号在线路 (用于发送) 或接收到的第一个符号 (用于接收) 上呈现的实际时间。可通过 IEEE 1588 PTP 配置寄存器 (PTPCFG, 地址 0x003F) 调整脉冲的确切时序。相位值的每个增量都为 8ns 步长。




图 7-3. IEEE 1588 消息时间戳点

有三个寄存器可用于控制 IEEE 1588 发送和接收指示的路由。IEEE 1588 PTP 引脚选择寄存器 (PTPSEL, 地址 0x003E) 能够将发送和接收指示路由到 LED_0 (GPIO1)、COL (GPIO2)、CRS 和 INT/PWDN_N, 这些引脚也可在 TLK105L 和 TLK106L PHY 中找到。DP83822 中的两个额外的寄存器允许进行额外的引脚选择, 并通过使用 IO MUX GPIO 控制寄存器 #1 和 #2 (IOCTRL1 和 IOCTRL2, 地址 0x0462 和地址 0x0463) 集中进行 GPIO 控制。在寄存器 IOCTRLx 中启用/设置 RX_SFD 和 TX_SFD 引脚后, 请写入以下两个寄存器:

- 程序 (寄存器 0x0456 = 值 0x000A)
- 程序 (寄存器 0x04A0 = 值 0x1080)
 - 请注意, 寄存器 0x04A0 将启用“位 7 : WOL”。这有助于提高 SFD 检测的精度, 但并非必须更改。这不会导致 PHY 检测 WoL 数据包, 因为 WoL 功能需要额外的寄存器配置。

注意: 必须执行软件复位才能加载这些寄存器值 (寄存器 0x001F = 值 0x4000)

7.3.4 时钟输出

DP83822 具有多个时钟配置选项。外部晶体或 CMOS 级振荡器为内部 PHY 基准时钟提供激励。本地基准时钟用作器件内所有时钟的中央时钟源, 但直通时钟选项除外。

所有时钟配置选项均通过 DP83822 的 IO MUX GPIO 控制寄存器 #1 和 #2 (IOCTRL1 和 IOCTRL2) 使能, 其中 RX_D3 (GPIO3) 对应地址 0x0462 的位 [14:12], LED_1 (GPIO1) 对应地址 0x0462 的位 [6:4], COL (GPIO2) 对应地址 0x0463 的位 [6:4]。

DP83822 支持的时钟选项包括:

- MAC IF 时钟
- XI 时钟
- 自由运行时钟
- 恢复时钟

MAC IF 时钟与所选的 MAC 接口以相同速率运行。对于 MII 操作, MAC IF 时钟频率为 25MHz。对于 RMII 操作, MAC IF 时钟频率为 50MHz。对于 RGMII 操作, MAC IF 时钟频率为 25MHz。XI 时钟是直通选项, 允许将 XI 引脚时钟传递到 GPIO 引脚。请注意, 在从 GPIO 传输之前对时钟进行缓冲, 输出时钟振幅处于选定的 VDDIO 电平。自由运行时钟是内部产生的 125MHz 自由运行时钟。恢复时钟是来自所连接链路伙伴的 125MHz 恢复时钟。

7.4 器件功能模式

7.4.1 MAC 接口

7.4.1.1 媒体独立接口 (MII)

媒体独立接口是同步 4 位宽半字节数据接口，可在 100BASE-FX、100BASE-TX 和 10BASE-Te 模式下将 PHY 连接到 MAC。MII 完全符合 IEEE 802.3-2002 第 22 条。

表 7-1 总结了 MII 信号。

表 7-1. MII 信号

功能	引脚
数据信号	TX_D[3:0]
	RX_D[3:0]
发送和接收信号	TX_EN
	RX_DV
线路状态信号	CRS
	COL




图 7-4. MII 信号

此外，MII 接口还包括载波侦听信号 (CRS) 以及冲突检测信号 (COL)。CRS 信号置位以指示数据的接收或发送。COL 信号置位可指示在半双工模式中，当发送和接收操作同时发生时会发生冲突。

7.4.1.2 简化媒体独立接口 (RMII)

DP83822 包含了简化媒体独立接口 (RMII) 协会提供的 RMII 规范中指定的 RMII。该接口旨在为第 22 条中指定的 IEEE 802.3u MII 提供一种引脚数更少的替代方案。从架构上讲, RMII 规范在 MII 的任一侧提供了一个额外的调节层, 但在没有 MII 的情况下可实现。DP83822 提供两种类型的 RMII 操作: RMII 从模式和 RMII 主模式。在 RMII 从工作模式下, DP83822 使用连接至 XI 引脚的 50MHz CMOS 级振荡器工作, 并且与 MAC 共用同一时钟。在 RMII 主工作模式下, DP83822 使用连接至 XI 引脚的 25MHz CMOS 级振荡器, 或连接至 XI 与 XO 引脚的 25MHz 晶体工作。以三个 DP83822 GPIO 中的任何一个为基准的 50MHz 输出时钟连接到 MAC。

备注

如果通过自举配置 RMII 主模式, 则将在 RX_D3 (GPIO3) 上自动启用 50MHz 输出时钟。

RMII 规范具有以下特性:

- 支持 100BASE-FX、100BASE-TX 和 10BASE-Te。
- 从 MAC 到 PHY (或来自外部源) 的单个时钟基准
- 提供独立的 2 位宽发送和接收数据路径
- 使用与 MII 接口相同的 CMOS 信号电平

该模式下, 发送与接收路径均采用 50MHz 内部基准时钟, 每个时钟周期可传输两比特数据。

表 7-2 总结了 RMII 信号。

表 7-2. RMII 信号

功能	引脚
数据信号	TX_D[1:0]
	RX_D[1:0]
发送和接收信号	TX_EN
	CRS_DV




图 7-5. RMII 从信令




图 7-6. RMII 主信号

TX_D[1:0] 上的数据以 XI 引脚上的时钟边沿为基准锁存在 PHY 上。对于 RX_D[1:0] 上的数据，以 XI 引脚上的时钟边沿为基准，锁存在 MAC 上。在 10BASE-Te、100BASE-TX 和 100BASE-FX 中，RMII 以相同速度运行。在 10BASE-Te 中，数据比基准时钟慢 10 倍，因此每 10 个时钟周期对发送数据进行一次采样。同样，接收数据每 10 个时钟生成一次，因此连接的 MAC 器件能够每 10 个时钟周期对数据进行一次采样。

此外，RMII 模式提供一个 RX_DV 信号，支持采用一种更简单的方法来恢复接收数据，而无需将 RX_DV 与 CRS_DV 指示分开。即使 RMII 规范不要求 RX_ER，RX_ER 也受到支持。

RMII 有一个可编程的弹性缓冲器可以调整基准时钟和恢复的接收时钟之间的频率差异。可编程弹性缓冲器根据预期的最大数据包大小和时钟精度更大限度减小内部传播延迟。

表 7-3 展示了如何根据预期的最大数据包大小和时钟精度对缓冲区 FIFO 进行编程，其中假设 RMII 基准时钟和远端发送器时钟具有相同精度。

表 7-3. 建议的 RMII 数据包大小

开始阈值 RBR[1:0]	延时 容差	建议的数据包大小 ($\pm 50\text{ppm}$ 时)	建议的数据包大小 ($\pm 100\text{ppm}$ 时)
1 (4 位)	2 位	2400 字节	1200 字节
2 (8 位)	6 位	7200 字节	3600 字节
3 (12 位)	10 位	12000 字节	6000 字节
4 (16 位)	14 位	16800 字节	8400 字节

7.4.1.3 RMII 中继器模式

DP83822 器件提供了一个启用 RMII 背对背中继器模式功能以扩展电缆范围的选项。两个 DP83822 器件可在 RMII 中继器模式下连接，无需任何外部配置。图 7-7 和图 7-8 显示了使器件能够在中继器模式下运行的 RMII 引脚连接。




图 7-7. RMII 中继器模式：主-从




图 7-8. RMII 中继器模式：从-从

7.4.1.4 简化千兆位媒体独立接口 (RGMII)

DP83822 也支持 RGMII 2.0 版所指定的简化千兆位媒体独立接口 (RGMII)。RGMII 旨在减少连接 MAC 和 PHY 所需的引脚数。为实现这一目标，将对控制信号进行多路复用。时钟的上升沿和下降沿都用于对发送和接收路径中的控制信号引脚进行采样。对于 10Mbps 运行，RX_CLK 和 TX_CLK 都以 2.5MHz 运行。对于 100Mbps 运行，RX_CLK 和 TX_CLK 都以 25MHz 运行。

表 7-4 总结了 RGMII 信号。

表 7-4. RGMII 信号

功能	引脚
数据信号	TX_D[3:0]
	RX_D[3:0]
发送和接收信号	TX_CTRL
	RX_CTRL




图 7-9. RGMII 信号

在数据包接收期间，RX_CLK 可以在正脉冲或负脉冲上延伸，以适应从内部自由运行时钟到恢复时钟（数据同步）的切换。此外，当 PHY 的速度发生变化时，允许对正脉冲或负脉冲进行类似的展宽，以避免产生时钟毛刺。数据可以在时钟的下降沿重复，因为双倍数据速率 (DDR) 只需要 1Gbps 运行速度，但 DP83822 不支持该速度。

DP83822 支持带内状态指示。为了帮助简化链路状态、速度和双工检测，DP83822 在 RX_D[3:0] 引脚上提供了帧间信号，如表 7-5 所述。

表 7-5. RGMII 带内状态

RX_DV	RX_D3	RX_D[2:1]	RX_D0
0 注意：带内状态仅在 RX_DV 为低电平时有效	双工状态： 1 = 全双工 0 = 半双工	RX_CLK 时钟速度： 00 = 2.5MHz (10Mbps) 01 = 25MHz (100Mbps) 10 = 保留 11 = 保留	链路状态： 1 = 已建立有效链路 0 = 未建立链路

7.4.2 串行管理接口

串行管理接口支持访问 DP83822 内部寄存器空间，从而获得状态信息和配置。SMI 符合 IEEE 802.3 第 22 条和第 45 条条款。所实现的寄存器组包括 IEEE 802.3 所需的寄存器和其他几个寄存器，能够提高 DP83822 的可见性和可控性。

SMI 包括管理时钟 (MDC) 和管理输入/输出数据引脚 (MDIO)。MDC 由外部管理实体 (也称为站 (STA)) 提供，可在 25MHz 的最大时钟速率下运行。MDC 不应持续运行，在总线空闲时可由外部管理实体关闭。

MDIO 由外部管理实体和 PHY 提供。MDIO 引脚上的数据在 MDC 的上升沿锁存。MDIO 引脚需要一个能够在空闲与转换期间将 MDIO 拉高的上拉电阻器 (2.2KΩ)。

最多 32 个 PHY 可共用一条公共 SMI 总线。为区分 PHY，采用了 5 位地址。在加电或硬件复位期间，DP83822 锁存 PHY_AD[4:0] 配置引脚以确定地址。

在上电或硬件复位后的第一个周期内，管理实体不得启动 SMI 事务。为维持有效运行，SMI 总线必须在复位取消置位后的至少在一个 MDC 周期以内保持未激活状态。在典型 MDIO 事务中，寄存器地址直接取自管理帧 reg_addr 字段，因此允许直接访问 32 个 16 位寄存器 (包括 IEEE 802.3 定义的寄存器和特定于供应商的寄存器)。数据字段用于读取和写入操作。开始代码由 <01> 模式指示。该模式确保 MDIO 线路从默认空闲线路状态转换。转换定义为寄存器地址字段与数据字段之间所插入的空闲位时间。为避免读操作期间发生资源争用，在第一个比特周转期间，没有器件能够主动驱动 MDIO 信号。定址 DP83822 在第二个转换位时以零驱动 MDIO，并在此之后以所需数据驱动。

对于写入事务，站管理实体会将数据写入地址 DP83822，因而不需 MDIO 转换。转换时间由管理实体通过插入 <10> 来填充。

表 7-6. SMI 协议

SMI 协议	<idle><start><op code><device addr><reg addr><turnaround><data><idle>
读取操作	<idle><01><10><AAAA><RRRR><Z0><XXXX XXXX XXXX XXXX><idle>
写入操作	<idle><01><01><AAAA><RRRR><10><XXXX XXXX XXXX XXXX><idle>

7.4.2.1 扩展寄存器空间访问

DP83822 的 SMI 功能支持使用寄存器控制寄存器 (REGCR, 地址 0x000D)、数据寄存器 (ADDAR, 地址 0x000E) 以及 IEEE 802.3ah 草案第 22 条所定义的 MDIO 管理器件 (MMD) 间接方法对扩展寄存器组进行读写访问, 从而访问第 45 条扩展寄存器组。

标准寄存器组 MDIO 寄存器 0 至 31 通过正常直接 MDIO 访问或间接方法访问, 但寄存器 REGCR 和 ADDAR 除外, 仅使用正常 MDIO 事务访问该寄存器。SMI 功能会忽略对这些寄存器的间接访问。

REGCR 是 MMD 访问控制。通常情况下, 寄存器 REGCR[4:0] 为器件地址 DEVAD, 可将 ADDAR 寄存器的任何访问引向适当的 MMD。

DP83822 支持三个 MMD 器件地址:

1. 特定于供应商的器件地址 DEVAD[4:0] = 11111 用于常规 MMD 寄存器访问。
2. DEVAD[4:0] = 00011 用于节能以太网 MMD 寄存器访问。在该器件地址可以访问的寄存器的寄存器名称前面加上 MMD3。
3. DEVAD[4:0] = 00111 用于节能以太网 MMD 寄存器访问。在该器件地址可以访问的寄存器的寄存器名称前面加上 MMD7。

经由寄存器 REGCR 和 ADDAR 的所有访问都必须使用正确的 DEVAD。其他 DEVAD 的事务都会被忽略。REGCR[15:14] 具有访问功能: 地址 (00)、无后增量的数据 (01) 和仅在写入时具有后增量的数据 (11)。地址 (10) 无效。

- ADDAR 是地址/数据 MMD 寄存器。ADDAR 与 REGCR 结合使用, 旨在支持访问扩展寄存器组。如果寄存器 REGCR[15:14] 为 (00), 则 ADDAR 保存扩展地址空间寄存器的地址。否则, ADDAR 保存由其地址寄存器内容所指示的数据。REGCR[15:14] 设置为 (00) 时, 通过访问寄存器 ADDAR 可修改扩展寄存器组地址寄存器。为访问扩展寄存器组中的任何寄存器, 该地址寄存器应始终处于初始化状态。
- REGCR[15:14] 设置为 (01) 时, 通过访问寄存器 ADDAR 可访问由地址寄存器中值所选择的扩展寄存器组中的寄存器。
- 当 REGCR[15:14] 设置为 (10) 不是有效选项时。
- REGCR[15:14] 设置为 (11) 时, 通过访问寄存器 ADDAR 可访问由地址寄存器中值所选择的扩展寄存器组中的寄存器。访问完成后, 仅写入访问会使地址寄存器中的值递增。对于读取访问, 地址寄存器中的值保持不变。

以下小节介绍了如何使用寄存器 REGCR 和 ADDAR 对扩展寄存器组执行操作。这些描述使用器件地址进行常规 MMD 寄存器访问 (DEVAD[4:0] = 11111)。对于对 MMD3 或 MMD7 寄存器的寄存器访问, 使用相应的器件地址。

7.4.2.2 写入地址操作

如需设置地址寄存器：

1. 将值 0x001F (地址函数字段 = 00, DEVAD = 31) 写入寄存器 REGCR。
2. 将寄存器地址写入寄存器 ADDAR。

随后写入寄存器 ADDAR (第 2 步)，继续写入地址寄存器。

7.4.2.3 读取地址操作

如需读取地址寄存器：

1. 将值 0x001F (地址函数字段 = 00, DEVAD = 31) 写入寄存器 REGCR。
2. 从寄存器 ADDAR 中读取寄存器地址。

随后读取寄存器 ADDAR (第 2 步)，继续读取地址寄存器。

7.4.2.4 写入 (无后增量) 操作

如需在扩展寄存器组中写入寄存器：

1. 将值 0x001F (地址函数字段 = 00, DEVAD = 31) 写入寄存器 REGCR。
2. 将所需寄存器地址写入寄存器 ADDAR。
3. 将值 0x401F (数据, 无后增量函数字段 = 01, DEVAD = 31) 写入寄存器 REGCR。
4. 将所需扩展寄存器组的内容写入寄存器 ADDAR。

随后写入寄存器 ADDAR (第 4 步)，继续重写由地址寄存器中值所选择的寄存器。

备注

若之前已配置地址寄存器，则可跳过步骤 (1) 和 (2)。

7.4.2.5 读取 (无后增量) 操作

如需读取扩展寄存器组中的寄存器：

1. 将值 0x001F (地址函数字段 = 00, DEVAD = 31) 写入寄存器 REGCR。
2. 将所需寄存器地址写入寄存器 ADDAR。
3. 将值 0x401F (数据, 无后增量函数字段 = 01, DEVAD = 31) 写入寄存器 REGCR。
4. 从寄存器 ADDAR 中读取所需扩展寄存器组的内容。

随后读取寄存器 ADDAR (第 4 步)，继续读取由地址寄存器中值所选择的寄存器。

备注

若之前已配置地址寄存器，则可跳过步骤 (1) 和 (2)。

7.4.2.6 写入 (有后增量) 操作

1. 将值 0x001F (地址函数字段 = 00, DEVAD = 31) 写入寄存器 REGCR。
2. 将所需寄存器地址写入寄存器 ADDAR。
3. 将值 0x801F (数据, 后增量函数字段 = 10, DEVAD = 31) 或值 0xC01F (数据, 写入时的后增量函数字段 = 11, DEVAD = 31) 写入寄存器 REGCR。
4. 将所需扩展寄存器组的内容写入寄存器 ADDAR。

随后写入寄存器 ADDAR (第 4 步)，写入由地址寄存器值所选择下一个更高地址的数据寄存器；每次访问之后，地址寄存器都会递增。

7.4.2.7 读取 (有后增量) 操作

在写入操作之后, 若要读取扩展寄存器组中的寄存器并自动将地址寄存器递增到下一更高值:

1. 将值 0x001F (地址函数字段 = 00, DEVAD = 31) 写入寄存器 REGCR。
2. 将所需寄存器地址写入寄存器 ADDAR。
3. 将值 0x801F (数据, 后增量函数字段 = 10, DEVAD = 31) 写入寄存器 REGCR。
4. 从寄存器 ADDAR 中读取所需扩展寄存器组的内容。

随后读取寄存器 ADDAR (第 4 步), 读取由地址寄存器值所选择下一个更高地址的数据寄存器; 每次访问之后, 地址寄存器都会递增。

7.4.2.8 示例写入操作 (无后增量)

下方示例演示了无后增量的写入操作。在本例中, 使用 IO MUX GPIO 控制寄存器 (IOCTRL, 地址 0x0461) 将 MAC 阻抗调整为 99.25 Ω 。

1. 将值 0x001F 写入寄存器 0x000D。
2. 将值 0x0461 写入寄存器 0x000E。(将所需寄存器设置为 IOCTRL)
3. 将值 0x401F 写入寄存器 0x000D。
4. 将值 0x0400 写入寄存器 0x000E。(将 MAC 阻抗设置为 99.25 Ω)

7.4.2.9 示例读取操作 (无后增量)

以下示例演示了无后增量的读取操作。在此示例中, MMD7 节能以太网链路伙伴能力寄存器 (MMD7_EEE_LP_ABILITY, 地址 0x703D) 被读取。

1. 将值 0x0007 写入寄存器 0x000D。
2. 将值 0x003D 写入寄存器 0x000E。(将所需寄存器设置为 MMD7_EEE_LP_ABILITY)
3. 将值 0x4007 写入寄存器 0x000D。
4. 读取寄存器 0x000E 的值。(读取的数据是 MMD7_EEE_LP_ABILITY 中包含的值)

7.4.3 100BASE-TX

7.4.3.1 100BASE-TX 变送器

100BASE-TX 发送器由多个能够将 MII 提供的同步 4 位半字节数据转换为 MDI 上的扰频 MLT-3 125Mbps 串行数据流的功能块共同组成。有关 4B5B 编码与解码, 详见表 7-7。

发送器部分包含以下功能块:

1. 码组编码器与注入模块
2. 带旁路选项的扰频器模块
3. NRZ 转 NRZI 编码器模块
4. 二进制到 MLT-3 转换器/通用驱动器模块

100BASE-TX 发送器内功能模块的旁路选项为不总是需要进行数据转换的应用提供了灵活性。DP83822 实施了 IEEE 802.3u 标准第 24 条规定的 100BASE-TX 发送状态机图。

表 7-7. 4B5B 码组编码/解码

名称	PCS 5B 码组	MII 4B 半字节代码
数据代码		
0	11110	0000
1	01001	0001
2	10100	0010
3	10101	0011
4	01010	0100
5	01011	0101
6	01110	0110
7	01111	0111
8	10010	1000
9	10011	1001
A	10110	1010
B	10111	1011
C	11010	1100
D	11011	1101
E	11100	1110
F	11101	1111
空闲与控制代码⁽¹⁾		
H	00100	HALT 码组 - 错误代码
I	11111	数据包间空闲 - 0000
J	11000	第一个数据包开始 - 0101
K	10001	第二个数据包开始 - 0101
T	01101	第一个数据包结束 - 0000
R	00111	第二个数据包结束 - 0000
P	00000	EEE LPI - 0001 ⁽²⁾
无效代码		
V	00001	
V	00010	
V	00011	
V	00101	
V	00110	
V	01000	
V	01100	
V	10000	
V	11001	

(1) 数据字段中的控制码组 I、J、K、T 与 R 被映射为无效代码，并且将 RX_ER 置为有效。

(2) 对于节能以太网 LPI，还必须将 TX_ER / RX_ER 置为有效，将 TX_EN / RX_DV 置为无效。

7.4.3.1.1 代码组编码和注入

码组编码器能够将 MAC 生成的 4 位 (4B) 半字节数据转换为 5 位 (5B) 代码组进行传输。需要进行该等转换，以便将控制数据与数据包数据代码组结合。参阅表 7-7，了解 4B 至 5B 代码组映射详情。

码组编码器能够在发送时将 MAC 前导码前 8 位替换为 J/K 码组对 (11000 10001)。码组编码器会继续用相应的 5B 码组替换随后的 4B 前导码与数据半字节。发送数据包结束时，一旦 MAC 的发送启用 (TX_EN) 信号触发失效，码组编码器就会注入表示帧结束的 T/R 码组对 (01101 00111)。

注入 T/R 码组对以后，码组编码器在检测到下一个发送数据包 (将发送启用重新置位) 以前，会持续向发送数据流注入空闲脉冲。

7.4.3.1.2 扰频器

扰频器需要控制媒体连接器与双绞线电缆上的辐射发射。通过对数据进行扰频，发射到电缆上的总能量能够在较宽的频率范围以内随机分布。如果没有扰频器，在与重复 5B 序列 (即：IDLE 的连续传输) 相关的频率上，MDI 与电缆上的能量水平的峰值可能会超过 FCC 限制。

扰频器配置为具有 11 位多项式的闭环线性反馈移位寄存器 (LFSR)。对于闭环线性反馈移位寄存器的输出，与来自码组编码器的串行 NRZ 数据进行 X-OR。结果是产生了具有足够随机性，能够将特定频率下的辐射发射降低多达 20dB 的扰频数据流。

串行解扰器用于对接收到的 MLT3 解码数据进行解扰。解扰器必须生成相同的数据扰频序列 (N)，以便从加扰数据 (SD) 中恢复原始未加扰数据 (UD)，如以下公式所示：

$$SD = (UD \oplus N) \quad (1)$$

$$UD = (SD \oplus N) \quad (2)$$

解扰器与原始扰码序列 (N) 的同步基于以下认知来实现：输入加扰数据流由加扰的空闲数据 (即连续的 1) 组成。当解扰器识别到连续 88 个空闲符号 (或约 18 个 5 位空闲代码) 后 (其中空闲符号在解扰后会被比特解码为 'b1')，解扰器便会与接收数据流建立同步，并以未对齐的 5B 码组形式生成解扰后的数据。为维持同步，解扰器必须持续监测所生成的解扰数据的有效性。为了验证这一点，会持续检测接收到的符号，以检查在数据包开始 (即 /J/K) 之前是否接收到任何非空闲符号。如果连续出现 3 次错误 (例如，解扰后接收到 'b0'，但并不代表 /J/ 符号)，解扰器将强制进入解锁状态并复位，以重新获取同步。同样，如果紧跟在 /J/ 之后的符号与 /K/ (第二个 SSD 符号) 不匹配，解扰器也将强制进入解锁状态并复位，以重新获取同步。

7.4.3.1.3 NRZ 到 NRZI 编码器

对发送数据流进行串行化与扰频处理以后，必须对数据进行 NRZI 编码，以便符合通过 5 类非屏蔽双绞线进行 100BASE-TX 传输的 TP-PMD 标准。在 DP83822 中，无法旁路该模块。NRZI 数据会发送到 100Mbps 驱动程序。

7.4.3.1.4 二进制到 MLT-3 转换器

对于二进制到 MLT-3 的转换，通过将 NRZI 编码器输出的串行二进制数据流转换为两个具有交替相位逻辑“1”事件的二进制数据流的方式实现。对于这两个二进制数据流，随后会被馈送至将电压转换为电流，并且会交替驱动发送变压器初级绕组任一侧的双绞线输出驱动器，进而产生最小电流的 MLT-3 信号。

由 PMD 输出对共用驱动器提供的 100BASE-TX MLT-3 信号的转换率是受控的。选择交流耦合磁性元件时，必须考虑到这一情况，以便保持符合 TP-PMD 标准转换时间 ($3\text{ns} < \text{Trise/fall} < 5\text{ns}$)。

DP83822 中的 100BASE-TX 发送 TP-PMD 功能只能提供 MLT-3 编码的数据。100Mbps 模式下，无法通过 PMD 输出对进行二进制输出。对于 Tx+ 与 Tx- 上完全编码的 MLT-3，可以通过配置寄存器 0x0404h 进行配置 (例如：在无变压器设计中)。

7.4.3.2 100BASE-TX 接收器

100BASE-TX 接收器由多个功能模块共同组成，这些功能模块会将扰频 MLT-3 125Mbps 串行数据流转换为向 MII 提供的同步 4 位半字节数据。

接收部分包含以下功能模块：

1. 输入与 BLW 补偿
2. 信号检测
3. 数字自适应均衡
4. MLT-3 转二进制解码器
5. 时钟恢复模块
6. NRZI 转 NRZ 解码器
7. 串行转并行
8. 解扰器
9. 代码组对齐
10. 4B/5B 解码器
11. 链路完整性监视器
12. 不良 SSD 检测

7.4.4 100BASE-FX

DP83822 提供符合 IEEE 802.3 标准的 100BASE-FX 运行。硬件自举或寄存器配置可用于启用 100BASE-FX 运行。

7.4.4.1 100BASE-FX 发送

在 100BASE-FX 模式下，DP83822 发送引脚通过电容耦合电路连接到业界通用光纤收发器。在 100BASE-FX 运行期间，DP83822 发送路径会绕过扰频器和 MLT-3 编码器，以便在 125MHz 上仅传输串行 4B5B 编码的 NRZI 数据。

7.4.4.2 100BASE-FX 接收

在 100BASE-FX 模式下，DP83822 接收引脚通过电容耦合电路连接到业界通用光纤收发器。在 100BASE-FX 运行期间，DP83822 接收路径会绕过 MLT-3 解码器和扰频器。这样就可以在 125MHz 上接收串行 4B5B 编码的 NRZI 数据。

DP83822 还具有信号检测引脚的附加特性，可直接连接到业界通用光纤收发器。使用 FX_EN 自举启用 100BASE-FX 运行时，AMDIX_EN 自举将变为 SD_EN 自举。如果通过将 FX_EN 设置为自举模式 2 或 3 来启用 100BASE-FX 运行，当 SD_EN 设置为自举模式 3 或 4 时，SD_EN 会启用信号检测引脚 LED_1。有关硬件自举的模式信息，请参阅表 7-10。

备注

100BASE-FX 信号检测引脚 (LED_1) 极性由光纤通用配置寄存器 (FIBER GENCFG，地址 0x0465) 中的位 [0] 控制。默认情况下，信号检测为高电平有效极性。

备注

TI 建议将光收发器的信号检测引脚连接到 LED_1 引脚，并在 100BASE-FX 模式下使用 SD_EN 自举引脚启用该引脚。设计中未使用 LED_1 引脚，如果光纤模块和 DP83822 之间的电气链路中断、断开或以其他方式中断，则只能通过 MDIO/MDC 接口启动软复位来恢复链路。

7.4.5 10BASE-Te

10BASE-Te 收发器模块符合 IEEE 802.3 标准。该模块包括标准中定义的接收器、发送器、冲突、心跳检测、回送测试、Jabber 检测以及链路完整性功能。

7.4.5.1 静噪

静噪用于确定差分接收输入端何时存在有效数据。静噪电路与振幅和 (IEEE 802.3 10BASE-Te 标准规定的) 定时测量结合使用, 能够用于确定双绞线输入端的数据有效性。

静噪能够检查数据包开始时的信号, 并且会拒绝不超过静噪水平 (正或负, 取决于极性) 的任何脉冲。正确超过第一个静噪电平以后, 必须在不早于 50ns 以后超过相反的静噪电平。最后, 信号必须在不早于 50ns 以后再次超过原来的静噪电平, 才可被视作不会被剔除的有效输入波形。该检查程序通常会导致每个数据包开头的三个前导位的丢失。发送器工作时, 会先检查五个连续的转换, 再指示出现的有效数据。此时, 静噪电路复位。

7.4.5.2 正常链路脉冲检测和生成

链路脉冲发生器能够产生 IEEE 802.3 10BASE-Te 标准中定义的脉冲。每个链路脉冲的标称持续时间为 100ns, 不发送数据情况下, 每 16ms 发送一次。链路脉冲用于检查与远端连接的完整性。

7.4.5.3 Jabber

Jabber 是一种通常受故障条件影响, 一个站点的传输时间超过容许的最大数据包长度的情况。Jabber 功能能够监测 DP83822 输出, 发生任何发送超过规定大小的数据包的尝试, 都会禁用该发送器。Jabber 计时器能够监控发送器, 并且能够在发送器激活大约 100ms 时禁用该发送器。Jabber 功能被禁用情况下, 发送器能够在模块内部发送使能保持有效的整个时间段内保持禁用状态。在 Jabber 功能重新启用传输输出以前, 该信号必须断开约 500ms (unjab 时间)。Jabber 功能仅在 10BASE-Te 模式下可用并且处于激活状态。

7.4.5.4 工作链路极性检测和校正

交换双绞线会导致极性错误。极性错误会影响 10BASE-Te 连接。100BASE-TX 不受极性问题影响, 因为 100BASE-TX 采用 MLT-3 编码。10BASE-Te 接收块能够自动检测反极性。

7.4.6 自动协商 (速度/双工选择)

自动协商功能提供了一种在链路段两端之间交换配置信息的机制。该机制通过交换快速链路脉冲 (FLP) 实现。快速链路脉冲是用于在链路段两端两台器件之间进行交换能力信息的突发脉冲信号。DP83822 支持 100BASE-TX 与 10BASE-Te 工作模式, 能够实现自动协商。自动协商过程不包含 100BASE-FX。自动协商功能能够确保根据链路伙伴与本地器件公布的能力, 选择最高性能协议。可在硬件中使用 AN_EN 自举来启用或禁用自动协商功能, 也可使用基本模式控制寄存器 (BMCR, 地址 0x0000) 中的位 [12] 并通过寄存器配置来启用或禁用该功能。如需了解自动协商更多相关详情, 可参阅 IEEE 802.3 规范第 28 条。

7.4.7 自动 MDIX 分辨率

DP83822 能够确定是使用“直通”电缆还是“交叉”电缆来连接链路伙伴。DP83822 可以自动重新分配通道 A 与通道 B, 以便与链路伙伴建立链路。自动 MDIX 解析先于实际的自动协商过程, 该过程涉及快速链路脉冲交换与广播功能。在 IEEE 802.3 第 40 条第 40.8.2 节, 介绍了自动 MDI/MDIX。对于 10BASE-Te 与 100BASE-TX, 自动 MDI/MDIX 并非强制要求实现的功能。在强制模式下运行 PHY 时, 也可以使用自动 MDIX。

对于自动 MDIX, 可通过 AMDIX 自举在硬件中启用或禁用, 也可通过 PHY 控制寄存器 (PHYCR, 地址: 0x0019) 的位 [15] 进行寄存器配置。禁用自动 MDIX 后, PMA 被强制为 MDI (“直通”) 或 MDIX (“交叉”)。对于 MDI 或 MDIX 手动配置, 也可以通过硬件 (使用 AMDIX 自举) 或通过寄存器配置 (使用 PHYCR 的位 [14]) 来完成。此外, DP83822 还支持通过寄存器配置实现快速自动 MDIX 配置, 以便更快完成 MDIX 解析并建立链路。对于快速自动 MDIX, 可通过控制寄存器 #1 (CR1, 地址: 0x0009) 的位 [6] 启用。

7.4.8 环回模式

DP83822 中提供多个环回选项，可用于测试和验证 PHY 中的各种功能块。启用环回模式后，可以对数字和模拟数据路径进行电路内测试。DP83822 可配置为任何一种近端回送模式，也可配置为远端（反向）回送模式。MII 环回利用基本模式控制寄存器（BMCR，地址：0x0000）进行配置。所有其他环回模式均通过 BIST 控制寄存器（BISCR，地址 0x0016）启用。除非另有说明，否则所有速度（10/100Mbps）和所有 MAC 接口都支持回送模式。




图 7-10. 环回测试模式

7.4.8.1 近端环回

近端回送提供了通过数字或模拟电路将发送的数据回送至接收器的能力。使用 BISCR 寄存器中的环回控制位[3 : 0]来选择信号环回点。选择回送模式之前，必须禁用自动协商和自动 MDIX 功能。该限制不适用于外部环回模式。

7.4.8.2 MII 环回

MII 环回是穿过 PHY 的最浅环路。MII 环回是一种用于验证 MAC 与 PHY 之间通信的测试模式。当处于 MII 回送模式时，从 TX 路径上连接的 MAC 发送的数据在 DP83822 内部回送至 RX 引脚，MAC 可在此处检查数据。

通过设置 BMCR 中的位 [14] 的方式启用 MII 回送。

7.4.8.3 PCS 环回

PCS 环回发生在 PHY 的 PCS 层。使用 PCS 环回时不执行信号处理。

通过设置 BISCR 中的位 [0] 来启用 PCS 输入环回。

通过设置 BISCR 中的位 [1] 来启用 PCS 输出环回。

7.4.8.4 数字环回

数字环回包括整个数字发送和接收路径。数据在模拟电路之前回送。

通过设置 BISCR 第 [2] 位的方式启用数字环回。

7.4.8.5 模拟环回

在 10BASE-Te 或 100BASE-TX 模式下运行时，信号可能在模拟前端以后回送。模拟环回需要在 RJ45 的引脚 1 与引脚 2 之间进行 100 Ω 端接，以及在 RJ45 的引脚 3 与引脚 6 之间进行 100 Ω 端接。

通过设置 BISCR 中的位 [3] 来启用模拟环回。

7.4.8.6 远端（反向）环回

远端（反向）环回是一种特殊的测试模式，允许与链路伙伴进行 PHY 测试。在此模式下，从链路伙伴接收的数据通过 PHY 的接收器传递，在 MAC 接口上回送，然后发送回链路伙伴。在反向环回模式下，来自 MAC 的所有数据信号都将被忽略。

通过设置 BISCR 中的位 [4] 来启用反向环回。

7.4.9 BIST 配置

DP83822 包含内部 PRBS 内置自检 (BIST) 电路，可适应电路内测试和诊断。BIST 电路可用于测试发送和接收数据路径的完整性。BIST 可以通过两个内部环回 (数字或模拟) 执行，也可以通过利用电缆固定装置的外部环回进行。BIST 采用真实数据包和数据包间间隙 (IPG) 形式来模拟线路上的伪随机数据传输场景。BIST 可实现对数据包长度和 IPG 的完全控制。

BIST 数据包长度由 BIST 控制和状态寄存器 2 (BICSR2, 地址 0x001C) 中的位 [10:0] 进行控制。BIST IPG 长度由 BIST 控制和状态寄存器 1 (BICSR1, 地址 0x001B) 中的位 [7:0] 进行控制。

BIST 采用独立的发送和接收路径，且发送时钟能够生成假随机序列的连续流。该器件为 BIST 生成一个 15 位假随机序列。接收到的数据将与生成的假随机数据进行比较以确定通过/失败状态。PRBS 校验器接收到的错误字节数存储在 BICSR1 的位 [15:8] 中。可以从 BIST 控制寄存器 (BISCR, 地址 0x0016) 读取 PRBS 锁定状态和同步。

使用 BISCR 中的位 [14] 可以将 PRBS 测试置于连续模式。在连续模式下，当 BIST 错误计数器达到最大值时，此计数器再次从零开始计数。要读取 BIST 错误计数，必须将 BICSR1 中的位 [15] 设置为“1”。这能够锁定 BIST 错误的当前值，以供读取。请注意，设置位 [15] 也会清除 BIST 错误计数器。

7.4.10 电缆诊断

随着以太网设备的大量部署，对可靠、全面和用户友好型电缆诊断工具的需求比以往任何时候都更加强烈。所部署的电缆、拓扑结构和连接器种类繁多，因此需要以非侵入的方式识别和报告电缆故障。TI 电缆诊断单元提供了有关电缆完整性的大量信息。DP83822 在电缆诊断工具套件中提供了以下功能：

- 时域反射法 (TDR)

7.4.10.1 TDR

DP83822 使用时域反射法 (TDR) 来确定电缆、连接器和端接电阻的质量，还可以估算电缆长度。能够诊断的部分潜在问题包括开路、短路、电缆阻抗不匹配、连接器不良、端接不匹配、跨接故障、交叉短路以及任何其他电缆不连续性。

DP83822 沿着所连接电缆的两个线对中的每一个线对发送已知幅度 (1V) 的测试脉冲。发送的信号沿电缆传输时，会通过每个电缆缺陷、故障、连接器以及电缆末端进行反射。发送脉冲后，DP83822 会测量所有这些反射脉冲的返回时间和幅度。该技术能够以 $\pm 1\text{m}$ 的精度，测量非端接电缆（开路或短路）、不连续电缆（连接器不良）以及端接不当电缆的距离与幅度（阻抗）。

对于所有的 TDR 测量，到达时间和物理距离之间的转换由外部主机通过少量计算（例如乘法、加法和查询表）来完成。主机必须知道电缆的预期传播延迟，该延迟取决于电缆的类别（例如 CAT5、CAT5e 或 CAT6）等因素。

以下情况下允许进行 TDR 测量：

- 当链路伙伴断开时 - 在另一侧拔下电缆
- 链路伙伴已连接但保持“静默”（例如，在断电模式下）
- 链路故障或断开时，能够自动激活 TDR

对于 TDR 自动运行，可通过控制寄存器 #1 (CR1，地址：0x0009) 第 [8] 位的方式启用。当链路断开时，TDR 会自动执行，将结果存储在相应的 TDR 电缆诊断位置结果寄存器 #1 - #5 (CDLRR，地址 0x0180 至 0x0184) 与电缆诊断振幅结果寄存器 #1 - #5 (CDLAR，地址 0x0185 至 0x0189) 上。也可以通过电缆诊断控制寄存器 (CDCR，地址：0x001E) 第 [15] 位手动运行 TDR。对于电缆诊断状态，可通过读取 CDCR 第 [1:0] 位的方式获得。电缆诊断特定控制寄存器 (CDSCR，地址：0x0170) 中还提供了其他 TDR 功能（包括：周期平均、旁路通道和交叉禁用）。

7.4.11 快速链路断开功能

DP83822 包括高级链路断开功能，可支持各种实时应用。链路断开机制是可配置的，并包含可实现极快链路丢弃反应时间的增强模式。

DP83822 支持增强型链路丢弃机制，也称为快速链路丢弃 (FLD)，可缩短用于确定链路的观察窗口。确定链路状态的方法有多种，可以根据用户偏好启用或禁用。可以在硬件中通过自举启用快速链路丢弃功能，也可以在软件中使用寄存器配置来启用。RX_D2 设置为自举模式 2 或模式 3 时，可在加电或硬件复位时启用 FLD。此外，可以使用控制寄存器 3 (CR3，地址 0x000B) 来配置 FLD。位 [3:0] 和位 [10] 允许启用各种 FLD 条件。当发生链路丢弃时，可以从快速链路断开状态寄存器 (FLDS，地址 0x000F) 读取特定故障条件的指示。




图 7-11. 快速链路断开

快速链路断开标准包括：

- RX 错误计数：当在 10 μ s 窗口内发生预定义的 32 个 RX_ER 时，链路被丢弃。
- MLT3 错误计数：当在 10 μ s 窗口内发生预定义的 20 个 MLT3 错误时，链路被丢弃。
- 低 SNR 阈值：当在 10 μ s 窗口内发生预定义的 20 次阈值交叉时，链路被丢弃。
- 信号/能量损失：当能量检测器指示能量损失时，链路被丢弃。

快速链路断开功能允许单独使用这些选项中的每一个或以任何组合方式使用。

备注

由于这种模式可以实现极快的反应时间，因此该模式更容易遇到临时链路质量较差的情况。

7.5 编程

7.5.1 硬件自举配置

DP83822 使用接收路径功能引脚作为自举选项，以便将器件置于特定的运行模式。上电或硬件复位时会通过 PHY 复位控制寄存器 (PHYRCR, 地址 0x001F) 中的 RESET_N 引脚或位 [15] 对这些引脚的值进行采样。

DP83822 自举引脚为 4 级引脚，下面将对其进行更详细的描述。

备注

由于自举引脚可能在复位取消后具有替代功能，因此不得将这些引脚直接连接到 VCC 或 GND。为确保正常运行，需要使用上拉和下拉电阻器。

引脚：COL、LED_0、CRS 和 RX_ER 具有内部上拉电阻器。所有其他具有自举配置的引脚都具有内部下拉电阻器。要考虑内部上拉和下拉之间的差异，请参考下方表 7-8 和表 7-9 了解正确实现方式。

当将该引脚与 LED 和限流电阻器结合使用时，LED_0 和 LED_1 需要并联上拉或下拉电阻器。

可通过 4 电平自举或串行管理接口来完成器件配置。必须使用具有建议值的上拉电阻器和下拉电阻器来设置自举引脚输入和电源的电压比，从而选择一种可能的模式。




图 7-12. 自举电路

表 7-8. 建议的 4 电平自举电阻比 ⁽¹⁾

模式	理想 R_H (k Ω)	理想 R_L (k Ω)
下拉引脚 (9k Ω)		
1 (默认值)	断开	断开
2	10	2.49
3	5.76	2.49
4	2.49	断开
上拉引脚 (50k Ω)		
1	断开	1.96
2	13	1.96
3	6.2	1.96
4 (默认值)	断开	断开

(1) 建议使用容差为 1% 的自举电阻器。

表 7-9. 4 电平自举电压比 ⁽¹⁾

目标电压	模式 1	模式 2	模式 3	模式 4
$V_{\max}$ (V)	$0.098 \times VDDIO$	$0.181 \times VDDIO$	$0.277 \times VDDIO$	$VDDIO$
V_{typ} (V)	0	$0.165 \times VDDIO$	$0.252 \times VDDIO$	$VDDIO$
$V_{\min}$ (V)	0	$0.148 \times VDDIO$	$0.227 \times VDDIO$	$0.694 \times VDDIO$

(1) 由生产测试、特性或设计指定。

表 7-10 介绍了 DP83822 配置自举：

表 7-10. 4 电平自举引脚

引脚名称	引脚编号	默认值	自举功能			说明
COL	29	[01]	模式	FX_EN	PHY_AD0	FX_EN : 设置为“1”时启用 100BASE-FX PHY_AD0 : PHY 地址位 [0]
			1	0	0	
			2	1	0	
			3	1	1	
			4 (默认值)	0	1	
RX_D0	30	[10]	模式	AN_1	PHY_AD1	AN_1 : 请参阅下方表 7-11 PHY_AD1 : PHY 地址位 [1]
			1 (默认值)	1	0	
			2	0	0	
			3	0	1	
			4	1	1	
RX_D1	31	[00]	模式	EEE_EN	PHY_AD2	EEE_EN : 设置为“1”时启用 EEE 运行 PHY_AD2 : PHY 地址位 [2]
			1 (默认值)	0	0	
			2	1	0	
			3	1	1	
			4	0	1	
RX_D2	32	[00]	模式	FLD_EN	PHY_AD3	FLD_EN : 设置为“1”时启用快速链路丢弃。启用能量检测、低 SNR 阈值和 RX_ER。 PHY_AD3 : PHY 地址位 [3]
			1 (默认值)	0	0	
			2	1	0	
			3	1	1	
			4	0	1	
RX_D3	1	[10]	模式	AN_EN	PHY_AD4	AN_EN : 请参阅下方表 7-11 PHY_AD4 : PHY 地址位 [4]
			1 (默认值)	1	0	
			2	0	0	
			3	0	1	
			4	1	1	
LED_0	17	[X1]	模式	RESERVED	AN_0	AN_0 : 请参阅下方表 7-11
			1	X	0	
			2	X	请勿使用 ⁽¹⁾	
			3	X	请勿使用 ⁽¹⁾	
			4 (默认值)	X	1	
LED_1	24	[1X]	模式	RESERVED		未添加功能。 请勿使用模式 2 和 3
			1 (默认值)	0		
			2	请勿使用 ⁽¹⁾		
			3	请勿使用 ⁽¹⁾		
			4	1		
CRS	27	[01]	模式	LED_SPEED	LED_CFG	LED_CFG : 请参阅下方 LED_SPEED : 请参阅下方表 7-12
			1	0	0	
			2	1	0	
			3	1	1	
			4 (默认值)	0	1	

表 7-10. 4 电平自举引脚 (续)

引脚名称	引脚编号	默认值	自举功能			说明
RX_ER	28	[01]	模式	RGMII_EN	AMDIX_EN (SD_EN)	AMDIX_EN : 设置为“1”时启用自动 MDIX RGMII_EN : 请参阅下方表 7-13 SD_EN : 当设置为“1”时, 在 LED_1 上启用 100BASE-FX 信号检测。必须启用 FX_EN 自举才能使 SD_EN 自举正常工作。信号检测为高电平有效, 但可以使用光纤通用配置寄存器 (FIBER GENCFG, 地址 0x0465) 更改极性。
			1	0	0	
			2	1	0	
			3	1	1	
			4 (默认值)	0	1	
RX_DV	26	[00]	模式	XI_50	RMII_EN	XI_50 : 请参阅下方表 7-13 RMII_EN : 请参阅下方表 7-13
			1 (默认值)	0	0	
			2	1	0	
			3	0	1	
			4	1	1	

(1) 使 PHY 进入测试模式。不能在正常工作模式下使用。

表 7-11. 运行模式

FX_EN	AN_EN	AN_1	AN_0	说明
强制模式				
0	0	0	0	10BASE-Te, 半双工
0	0	0	1	10BASE-Te, 全双工
0	0	1	0	100BASE-TX, 半双工
0	0	1	1	100BASE-TX, 全双工
通告模式				
0	1	0	0	10BASE-Te, 半双工
0	1	0	1	10BASE-Te, 半/全双工
0	1	1	0	10BASE-Te, 半双工 100BASE-TX, 半双工
0	1	1	1	10BASE-Te, 半/全双工 100BASE-TX, 半/全双工
光纤模式				
1	X	X	0	100BASE-FX, 半双工
1	X	X	1	100BASE-FX, 全双工

表 7-12. LED 配置

CRS 自举模式	LED_SPEED	LED_CFG[0]	LED_0	LED_1
1	0	0	亮起表示链路良好 闪烁表示正在执行 TX/RX 活动	LED_1 处于三态
2	1	0	亮起表示链路良好 闪烁表示正在执行 TX/RX 活动	亮起表示速度为 100Mbps 熄灭表示速度为 10Mbps
3	1	1	亮起表示链路良好 熄灭表示无链路	亮起表示速度为 100Mbps 熄灭表示速度为 10Mbps
4	0	1	亮起表示链路良好 熄灭表示无链路	LED_1 处于三态

表 7-13. MAC 接口配置

RGMII_EN	RMII_EN	XI_50	说明
0	0	0	MII, 25MHz 基准时钟
0	0	1	保留
0	1	0	RMII 主模式, 25MHz 基准时钟
0	1	1	RMII 从模式, 50MHz 基准时钟
1	X	0	RGMII, 25MHz 基准时钟
1	X	1	保留

7.5.2 LED 配置

DP83822 最多支持三个可配置的发光二极管 (LED) 引脚：LED_0、LED_1 (GPIO1)、COL (GPIO2) 和 RX_D3 (GPIO3)。LED 上可多路复用若干功能，用于不同工作模式。可以使用 LED 配置寄存器 (LEDCFG1，寄存器 0x0460) 和多 LED 控制寄存器 (MLED CR，寄存器 0x0025) 来选择 LED 配置模式。LED_0 和 COL (GPIO2) 使用寄存器 0x0025 中的 MLED 功能。MLED 一次只能连接到这两个引脚中的一个。MLED 布线由寄存器 0x0025 中的位 [1:0] 决定。

由于 LED 引脚也用作自举引脚，因此必须考虑外部元件，以避免争用。LED 引脚会在加电或硬件复位时根据自举配置自动配置为正确的极性。如果 LED 引脚被电阻拉至低电平，则相应的输出被配置为高电平有效驱动器。相反，如果给定的自举输入被电阻拉至高电平，则相应的输出被配置为低电平有效驱动器。

图 7-13 显示了使用上拉或下拉配置时 LED 引脚的正确自举连接。

注意：当将该引脚与 LED 和限流电阻器结合使用时，LED_0 和 LED_1 需要并联上拉或下拉电阻器。必须将 1.96k Ω 至 2.49k Ω 的 R_p 电阻器用作并联拉电阻器。不使用 LED 引脚时，这些引脚可以保持悬空。




图 7-13. Strap 配置连接示例

7.5.3 PHY 地址配置

DP83822 器件可通过自举配置功能，配置为 32 个可能的 PHY 地址中的任一个。加电或硬件复位时，PHY 地址锁存在器件中。系统串行管理总线上的所有 DP83822 或端口共享 PHY 都必须具有唯一的 PHY 地址。DP83822 支持 PHY 地址 Strap 配置值 0x0000 (0b000000) 至 0x001F (0b111111)。

默认情况下，DP83822 会锁存 PHY 地址 0x0001 (0b000001)。可以通过添加上文自举部分中定义的所需上拉或下拉电阻器来更改该地址。

8 寄存器映射

在“类型”标题下的寄存器定义中，适用以下定义：

RC	读取时清零
自举	复位后从自举引脚加载的默认值
RC	锁存为高电平并保持，直到读取
RC	锁存为低电平并保持，直到读取
R	只读访问
R、RC	只读，读取时清零
R	只读，永久设置为默认值
R/W	读写访问
R/W、W1S	读写访问，自清零位
RH/W1S	在发生事件时设置寄存器并在事件结束时自清除

表 8-1. 0x0000 基本模式控制寄存器 (BMCR)

位	名称	类型	默认值	功能
15	复位	R/W、W1S	0	PHY 软件复位： 1 = 启动软件复位/复位进行中 0 = 正常运行 向该位写入 1，会将 PHY PCS 寄存器复位。复位操作完成后，该位会自动清零。不会清除 PHY 供应商特定寄存器 (MMD = 1F)。此复位操作不会重新锁存自举配置。仅在加电期间和引脚 RESET_N 上重新锁存自举配置。
14	MII 环回	R/W	0	MII 环回： 1 = 启用 MII 回送 0 = 正常运行 MII 环回模式激活后，MII TXD 上的传输数据会在内部环回至 MII RXD。
13	速度选择	R/W、RH	1	速度选择： 1 = 100Mbps 0 = 10Mbps 禁用自动协商时（寄存器 0x0000 位 [12] = 0），写入该位，可选择端口速度。
12	自动协商使能	R/W、RH	1	自动协商使能： 1 = 启用自动协商 0 = 禁用自动协商 如果禁用了自动协商，则该寄存器的位 [8] 与位 [13] 决定端口速度与双工模式。
11	IEEE 断电	R/W	0	断电： 1 = IEEE 断电 0 = 正常运行 设置该位后，PHY 会断电。该断电条件下，仅使能寄存器访问功能。为控制断电机制，该位通过 INT/PWDN_N 引脚的输入读取。当低电平有效 INT/PWDN_N 置位时，会设置该位。 已编程的寄存器在断电时不会复位为默认值。所有状态机都会复位，因此状态位 (R) 可以显示值变化。

表 8-1. 0x0000 基本模式控制寄存器 (BMCR) (续)

位	名称	类型	默认值	功能
10	Isolate	R/W	0	隔离： 1 = 将端口与 MII 隔离 (SMI 除外) 0 = 正常运行
9	重启自动协商	R/W、W1S	0	重启自动协商： 1 = 重启自动协商 0 = 正常运行 如果禁用自动协商功能 (位 [12] = 0)，则忽略位 [9]。该位为自清零位，启动自动协商以前，该位返回值为 1，使能后，该位自动清除。管理实体清除该位不会影响自动协商过程运行。
8	双工模式	R/W、RH	1	双工模式： 1 = 全双工 0 = 半双工 禁用自动协商功能后，可通过写入该位的方式，选择端口双工能力。
7	碰撞测试	R/W	0	碰撞测试： 1 = 启用 COL 信号测试 0 = 正常运行 设置该位后，COL 信号会在 512 位时间内响应 TX_EN 置位。COL 信号在 4 个比特时间内置为无效，以响应 TX_EN 置为无效。
6:0	保留	R	0	保留

表 8-2. 0x0001 基本模式状态寄存器 (BMSR)

位	名称	类型	默认值	功能
15	100Base-T4	R	0	支持 100Base-T4： 该协议不可用。始终读为 0。
14	100Base-TX 全双工	R	1	支持 100Base-TX 全双工： 1 = 器件能够执行全双工 100Base-TX 0 = 器件无法执行全双工 100Base-TX
13	100Base-TX 半双工	R	1	支持 100Base-TX 半双工： 1 = 器件能够执行半双工 100Base-TX 0 = 器件无法执行半双工 100Base-TX
12	10Base-Te 全双工	R	1	支持 10Base-Te 全双工： 1 = 器件能够执行全双工 10Base-Te 0 = 器件无法执行全双工 10Base-Te
11	10Base-Te 半双工	R	1	支持 10Base-Te 半双工： 1 = 器件能够执行半双工 10Base-Te 0 = 器件无法执行半双工 10Base-Te
10:7	保留	R	0	保留
6	SMI 前导码抑制	R	1	支持前导码抑制： 1 = 器件能够在前导码抑制情况下执行 SMI 事务 0 = 器件无法在前导码抑制情况下执行 SMI 事务 如果该位设置为 1，则仅在复位，无效操作码或无效转换后需要 32 位前导码。
5	自动协商完成	R	0	自动协商完成： 1 = 自动协商过程已完成 0 = 自动协商过程未完成 (仍在进行、已禁用或复位)

表 8-2. 0x0001 基本模式状态寄存器 (BMSR) (续)

位	名称	类型	默认值	功能
4	远程故障	R、RC	0	远程故障： 1 = 检测到远程故障情况 0 = 未检测到远程故障情况 远端故障指示或链路伙伴发送的远程故障通知。该位会在读取或复位时被清除。
3	自动协商能力	R	1	自动协商能力： 1 = 器件能够执行自动协商 0 = 器件无法执行自动协商
2	链路状态	R、RC	0	链路状态： 1 = 已建立有效链路 (适用于 10Mbps 或 100Mbps 运行) 0 = 未建立链路 如果链路任何时候变为低电平，则在发生链路断开事件后该位的首次读取值为 0。仅当链路建立后第二次读取状态时，才会清除为 1。
1	Jabber 检测	R、RC	0	Jabber 检测： 1 = 检测到 Jabber 条件 0 = 未检测到 Jabber 条件 该位仅对 10Base-T _e 运行有效。
0	扩展功能	R	1	扩展功能： 1 = 扩展寄存器功能 0 = 仅具有基本寄存器组功能

表 8-3. 0x0002 PHY 标识符寄存器 #1 (PHYIDR1)

位	名称	类型	默认值	功能
15:0	组织唯一标识符位 21:6	R	0010 0000 0000 0000	

表 8-4. 0x0003 PHY 标识符寄存器 #2 (PHYIDR2)

位	名称	类型	默认值	功能
15:10	组织唯一标识符位 5:0	R	1010 00	
9:4	模型编号	R	10 0100	供应商型号： 六位供应商型号 (映射自位 [9] 至位 [4])
3:0	版本号	R	0000	型号版本号： 四位供应商型号版本号 (映射自位 [3:0])。对于所有主要器件更改，该字段都会递增。

表 8-5. 0x0004 自动协商通告寄存器 (ANAR)

位	名称	类型	默认值	功能
15	下一页	R/W	0	下一页指示： 1 = 需要进行下一页传送 0 = 不需要进行下一页传送
14	保留	R	0	保留
13	远程故障	R/W	0	远程故障： 1 = 通告该器件检测到远程故障 0 = 未检测到远程故障
12	保留	R	0	保留

表 8-5. 0x0004 自动协商通告寄存器 (ANAR) (续)

位	名称	类型	默认值	功能
11	非对称暂停	R/W	0	全双工链路的非对称暂停支持： 1 = 通告非对称暂停功能 0 = 不通告非对称暂停功能
10	暂停	R/W	0	全双工链路暂停支持： 1 = 通告暂停功能 0 = 不通告暂停功能
9	100Base-T4	R	0	100Base-T4 支持： 1 = 通告 100Base-T4 功能 0 = 不通告 100Base-T4 功能
8	100Base-TX 全双工	R/W、RH	1	100Base-TX 全双工支持： 1 = 通告 100Base-TX 全双工能力 0 = 不通告 100Base-TX 全双工能力
7	100Base-TX 半双工	R/W、RH	1	100Base-TX 半双工支持： 1 = 通告 100Base-TX 半双工能力 0 = 不通告 100Base-TX 半双工能力
6	10Base-Te 全双工	R/W、RH	1	10Base-Te 全双工支持： 1 = 通告 10Base-Te 全双工能力 0 = 不通告 10Base-Te 全双工能力
5	10Base-Te 半双工	R/W、RH	1	10Base-Te 半双工支持： 1 = 通告 10Base-Te 半双工能力 0 = 不通告 10Base-Te 半双工能力
4:0	选择器字段	R/W	0 0001	协议选择位： 技术选择器字段 (IEEE802.3u <00001>)

表 8-6. 0x0005 自动协商链路伙伴能力寄存器 (ANLPAR)

位	名称	类型	默认值	功能
15	下一页	R	0	下一页指示： 1 = 链路伙伴需要进行下一页传送 0 = 链路伙伴不需要进行下一页传送
14	响应	R	0	确认： 1 = 链路伙伴确认接收链路码字 0 = 链路伙伴不确认接收链路码字
13	远程故障	R	0	远程故障： 1 = 链路伙伴通告远程故障事件检测 0 = 链路伙伴不通告远程故障事件检测
12	保留	R	0	保留
11	非对称暂停	R	0	非对称暂停： 1 = 链路伙伴通告非对称暂停功能 0 = 链路伙伴不通告非对称暂停功能
10	暂停	R	0	暂停： 1 = 链路伙伴通告暂停功能 0 = 链路伙伴不通告暂停功能

表 8-6. 0x0005 自动协商链路伙伴能力寄存器 (ANLPAR) (续)

位	名称	类型	默认值	功能
9	100Base-T4	R	0	100Base-T4 支持： 1 = 链路伙伴通告 100Base-T4 功能 0 = 链路伙伴不通告 100Base-T4 功能
8	100Base-TX 全双工	R	0	100Base-TX 全双工支持： 1 = 链路伙伴通告 100Base-TX 全双工功能 0 = 链路伙伴不通告 100Base-TX 全双工功能
7	100Base-TX 半双工	R	0	100Base-TX 半双工支持： 1 = 链路伙伴通告 100Base-TX 半双工功能 0 = 链路伙伴不通告 100Base-TX 半双工功能
6	10Base-Te 全双工	R	0	10Base-Te 全双工支持： 1 = 链路伙伴通告 10Base-Te 全双工功能 0 = 链路伙伴不通告 10Base-Te 全双工功能
5	10Base-Te 半双工	R	0	10Base-Te 半双工支持： 1 = 链路伙伴通告 10Base-Te 半双工功能 0 = 链路伙伴不通告 10Base-Te 半双工功能
4:0	选择器字段	R	0 0000	协议选择位： 技术选择器字段 (IEEE802.3 <00001>)

表 8-7. 0x0006 自动协商扩展寄存器 (ANER)

位	名称	类型	默认值	功能
15:5	保留	R	0	保留
4	并行检测故障	R、RC	0	并行检测故障： 1 = 并行检测过程中检测到故障 0 = 未检测到故障
3	链接伙伴下一页可用	R	0	链接伙伴下一页能力： 1 = 链路伙伴能够交换下一页 0 = 链路伙伴无法交换下一页
2	本地器件下一页可用	R	1	下一页能力： 1 = 本地器件能够交换下一页 0 = 本地器件无法交换下一页
1	接收到页	R、RC	0	接收链路码字页： 1 = 已接收到新页 0 = 未接收到新页
0	链路伙伴自动协商可用	R	0	链路伙伴自动协商能力： 1 = 链路伙伴支持自动协商 0 = 链路伙伴不支持自动协商

表 8-8. 0x0007 自动协商下一页寄存器 (ANNPTR)

位	名称	类型	默认值	功能
15	下一页	R/W	0	下一页指示： 1 = 通告发送更多后续页的期望 0 = 不通告发送更多后续页的期望
14	保留	R	0	保留

表 8-8. 0x0007 自动协商下一页寄存器 (ANNPTR) (续)

位	名称	类型	默认值	功能
13	消息页	R/W	1	消息页： 1 = 当前页为消息页 0 = 当前页为未格式化页面
12	确认 2	R/W	0	Acknowledge2： 1 = 兼容消息 0 = 不兼容消息 下一页功能利用 Acknowledge2 表示本地器件有能力接收消息。
11	切换	R	0	切换： 1 = 先前发送的链路码字中的切换位为 0 0 = 先前发送的链路码字中的切换位为 1 切换用于自动协商中的仲裁功能，以便在下一页交换期间与链路伙伴同步。该位数值始终与之前交换的链路码字中的切换位相反。
10:0	代码	R/W	000 0000 0001	该字段表示下一页传输的代码字段。如果设置了“消息页”位（寄存器第 [13] 位），则按照 IEEE 802.3u 附件 28C 的定义，将代码解释为“消息页面”。反之，将代码解释为非格式化页面，具体解释视应用而定。 该代码默认值表示 IEEE 802.3u 附件 28C 中定义的空页面。

表 8-9. 0x0008 自动协商链路伙伴能力下一页寄存器 (ANLNPTR)

位	名称	类型	默认值	功能
15	下一页	R	0	下一页指示： 1 = 通告发送更多后续页的期望 0 = 不通告发送更多后续页的期望
14	响应	R	0	确认： 1 = 链路伙伴确认接收链路码字 0 = 链路伙伴不确认接收链路码字
13	消息页	R	0	消息页： 1 = 当前页为消息页 0 = 当前页为未格式化页面
12	确认 2	R	0	Acknowledge2： 1 = 兼容消息 0 = 不兼容消息 下一页功能利用 Acknowledge2 表示本地器件有能力接收消息。
11	切换	R	0	切换： 1 = 先前发送的链路码字中的切换位为 0 0 = 先前发送的链路码字中的切换位为 1 切换用于自动协商中的仲裁功能，以便在下一页交换期间与链路伙伴同步。该位数值始终与之前交换的链路码字中的切换位相反。
10:0	消息/未格式化字段	R	0 0000 0000	该字段表示下一页传输的代码字段。如果设置了“消息页”位（该寄存器第 13 位），则按照 IEEE 802.3u 附件 28C 的定义，将代码解释为“消息页面”。反之，将代码解释为非格式化页面，具体解释视应用而定。 该代码默认值表示 IEEE 802.3u 附件 28C 中定义的空页面。

表 8-10. 0x0009 控制寄存器 #1 (CR1)

位	名称	类型	默认值	功能
15:10	保留	R	0	保留
9	RMII 增强模式	R/W	0	RMII 增强模式： 1 = 启用 RMII 增强模式 0 = RMII 在正常模式下运行 在正常 RMII 模式下，如果线路未空闲，则 CRS_DV 会变为高电平。一旦检测到错误载波，RX_ER 就会置为有效，RXD 将被设置为“2” (0010)。这种情况在接收事件期间一直存在。在增强模式下，当检测到错误载波时，CRS_DV 将不符合条件并置为无效。此状态也会在接收事件期间一直存在。此外，在正常模式下，数据包的起始位置保持不变。通过将 RX_ER 设置为高电平来指示每处符号错误。从第一处符号错误开始，RXD 上的数据替换为“1”。在增强模式下，CRS_DV 会在出现第一处符号错误后置为无效。
8	TDR 自动运行	R/W	0	链路断开时 TDR 自动运行： 1 = 启用在链路断开事件以后执行 TDR 程序 0 = 禁用自动执行 TDR
7	链路丢失恢复	R/W	0	链路丢失恢复： 1 = 启用链路丢失恢复机制 0 = 正常链路丢失运行 此模式允许从短路干扰中恢复，并继续将链路额外保持几毫秒，直到短路干扰消除且信号正常。在正常链路中断操作下，链路状态在信号丢失后大约 250µs 关闭。
6	快速自动 MDIX	R/W	0	快速自动 MDIX： 1 = 启用快速自动 MDIX 0 = 正常自动 MDIX 如果两个链路伙伴都配置为在强制 100Base-TX 模式（禁用自动协商）下工作，则此模式会在更短时间内启用自动 MDI/MDIX 解析。
5	强大的自动 MDIX	R/W	0	强大的自动 MDIX： 1 = 启用强大的自动 MDIX 0 = 禁用自动 MDIX 如果链路伙伴被配置为正常自动 MDIX 不支持的操作模式，则强大的自动 MDIX 允许 MDI/MDIX 解析并且防止死锁。 当 DP83822 通过自举配置为带有自动 MDIX 功能的 100Mbps 运行模式时，将自动启用强大的自动 MDIX，以辅助 MDI/MDIX 解析并防止死锁。
4	快速自动协商启用	R/W	0	快速自动协商启用： 1 = 启用快速自动协商 0 = 禁用快速自动协商 PHY 根据快速自动协商选择位（该寄存器中的位 [3:2]）使用计时器设置进行自动协商。

表 8-10. 0x0009 控制寄存器 #1 (CR1) (续)

位	名称	类型	默认值	功能			
3:2	快速自动协商选择	R/W	0	快速自动协商选择： 调整这些位可缩短在两个 PHY 之间进行自动协商所需的时间。在快速自动协商模式下，两个 PHY 必须设置为相同配置。这两个位根据下表定义自动协商过程中每个状态的持续时间。必须通过置位“快速自动协商启用”（该寄存器的位 [4]）来启用新的持续时间。注意：在两个链路伙伴未配置为相同的快速自动协商配置的情况下，使用此模式可能会出现意外行为。			
				快速自动协商选择	中断链路计时器	链路失败抑制计时器	自动协商等待计时器
				<00>	80	50	35
				<01>	120	75	50
				<10>	240	150	100
				<11>	不适用	不适用	不适用
1	快速 RX_DV 检测	R/W	0	快速 RX_DV 检测： 1 = 启用快速 RX_DV 检测 0 = 禁用快速 RX_DV 检测 启用快速 RX_DV 后，RX_DV 只要检测到 /J/ 符号就会在接收数据包上置为高电平。如果没有出现连续的 /K/，则生成 RX_ER。在正常模式下，RX_DV 在检测到 /JK/ 后才会置为有效。			
0	保留	R	0	保留			

表 8-11. 0x000A 控制寄存器 #2 (CR2)

位	名称	类型	默认值	功能
15	100Base-TX 强制远端链路丢弃	R/W	0	100Base-TX 强制远端链路丢弃： 写入 1 会将 100Base-TX 强制远端链路丢弃模式置为有效。在此模式下（仅对 100Mbps 有效），PHY 在链路丢弃时禁用 TX，以允许远端对等器件丢弃链路，从而使两个链路伙伴都知晓系统链路故障。此模式超出了强制 100Mbps 的标准定义。
14	100Base-FX 启用	R/W、RH	0	100Base-FX 启用： 1 = 启用 100Base-FX 模式 0 = 禁用 100Base-FX 模式
13:7	保留	R/W	00 0001 0	保留
6	并行检测中的快速链路建立	R/W	0	并行检测模式下的快速链路建立： 1 = 在并行检测期间启用快速链路建立时间 0 = 正常建立并行检测链路 在快速自动 MDIX 和强大的自动 MDIX 模式下（寄存器 CR1 中的位 [6] 和位 [5]），该位会自动设置。
5	扩展全双工功能	R/W	0	扩展全双工功能： 1 = 启用扩展全双工功能 0 = 禁用扩展全双工功能 在扩展全双工模式下，当 PHY 设置为自动协商或强制 100Base-TX，且链路伙伴在强制 100Base-TX 模式下运行时，链路始终为全双工模式。禁用后，决定是在全双工还是半双工模式下工作时遵循 IEEE 规范。

表 8-11. 0x000A 控制寄存器 #2 (CR2) (续)

位	名称	类型	默认值	功能
4	增强型 LED 链路	R/W	0	增强型 LED 链路： 1 = 仅当链路为 100Base-TX 全双工模式时，LED 才会亮起 0 = 建立链路后，LED 亮起 在增强型 LED 链路模式下，禁用该 LED 引脚上执行活动时 TX/RX 闪烁功能。LED 仅指示已建立了 100Base-TX 全双工链路。
3	在 100Base-TX 半双工或 10Base-Te 模式下隔离 MII	R/W	0	隔离 MII： 1 = 启用隔离 MII 0 = 正常 MII 输出运行 在隔离 MII 中，当为 100Base-TX 建立半双工链路或为 10Base-Te 建立半双工或全双工链路时，将隔离 MII 输出。
2	空闲期间的 RX_ER	R/W	0	在空闲状态期间，检测到接收符号错误： 1 = 启用在“空闲”状态期间检测“接收符号”错误 0 = 禁用“空闲”状态期间检测“接收符号”错误
1	禁用奇半字节检测功能	R/W	0	发送错误检测： 1 = 禁用奇半字节边界中检测发送错误 0 = 启用奇半字节边界中检测发送错误 检测到奇半字节会使 TX_EN 扩展一个额外的 TX_CLK 周期，并且其行为就好像在该额外周期中置位了 TX_ER 一样
0	RMII 接收时钟	R/W	0	RMII 接收时钟： 1 = 对 RMII 数据 (RXD[1:0]) 进行采样并以 RX_CLK 为基准 0 = 对 RMII 数据 (RXD[1:0]) 进行采样并以 XI 为基准

表 8-12. 0x000B 控制寄存器 #3 (CR3)

位	名称	类型	默认值	功能
15:13	保留	R/W	000	保留
12	旁路数字均衡器错误	R/W	1	1 = 忽略数字均衡器的间歇性错误输出
10	解扰器快速链路断开模式	R/W	0	解扰器快速链路丢弃： 1 = 在解扰器链路丢失时丢弃链路 0 = 在解扰器链路丢失时不丢弃链路 该选项可在位 [3:0] 中与其他快速链路断开模式并行使用。
9	旁路数字均衡器系数	R/W	0	1 = 旁路数字均衡器的第 0 个系数
8:7	保留	R/W	00	保留
6	极性交换	R/W	0	极性交换： 1 = 两对极性相反：TD+ 与 TD-；RD+ 与 RD- 0 = 正常极性 端口镜像功能： 要启用端口镜像，请将该位与第 [5] 位设置为高电平。
5	MDI/MDIX 交换	R/W	0	MDI/MDIX 交换： 1 = 交换 MDI 对 (在 TD 对上接收，在 RD 对上发送) 0 = MDI 对正常 (在 RD 对上接收，在 TD 对上发送) 端口镜像功能： 要启用端口镜像，请将该位与第 [6] 位设置为高电平。
4	保留	R/W	0	保留

表 8-12. 0x000B 控制寄存器 #3 (CR3) (续)

位	名称	类型	默认值	功能
3:0	快速链路断开模式	R/W	0000	快速链路断开模式： 位 3 根据 MII 接口的 RX 错误计数 丢弃链路。达到 10 μs 间隔内发生 32 次 RX 错误的预定义次数时，链路将会丢弃。 位 2 根据 MLT3 错误计数 (违反 DSP 输出中的 MLT3 编码) 丢弃链路。达到 10 μs 间隔内发生 20 次 MLT3 错误的预定义次数时，链路将会丢弃。 位 1 根据 低 SNR 阈值 丢弃链路。当达到 10 μs 间隔内发生 20 次 阈值交叉的预定义次数时，链路将会丢弃。 位 0 根据 信号/能量损耗 指示丢弃链路。当能量检测器显示存在能量损失时，链路将会丢弃。典型的反应时间为 10 μs。 快速链路断开功能是全部 5 个选项 (位 [10] 与位 [3:0]) 的“或”运算，设计人员可启用该等条件的任意组合。

表 8-13. 0x000D 寄存器控制寄存器 (REGCR)

位	名称	类型	默认值	功能
15:14	扩展寄存器命令	R/W	0	扩展寄存器命令： 00 = 地址 01 = 数据，无后增量 10 = 数据，读取和写入后增量 11 = 数据，仅写入后增量
13:5	保留	R	0	保留
4:0	DEVAD	R/W	0	器件地址： 位 [4:0] 为器件地址 DEVAD，可将 ADDAR 寄存器 0x000E 任何访问引至适当的 MMD。具体来说，DP83822 在访问寄存器 0x04D1 及以下的地址时采用供应商特定 DEVAD [4:0] = “11111”。对于 MMD3 访问，DEVAD[4:0] = “00011”。对于 MMD7 访问，DEVAD[4:0] = “00111”。对于通过寄存器 REGCR 与 ADDAR 进行的所有访问，必须采用 MMD、MMD3 或 MMD7 的 DEVAD。其他 DEVAD 的事务都会被忽略。

表 8-14. 0x000E 数据寄存器 (ADDAR)

位	名称	类型	默认值	功能
15:0	地址/数据	R/W	0	如果 REGCR 寄存器位 [15:14] = “00”，则保存 MMD DEVAD 的地址寄存器，否则保存来自 MMD DEVAD 的数据。

表 8-15. 0x000F 快速链路断开状态寄存器 (FLDS)

位	名称	类型	默认值	功能
15:9	保留	R	0	保留
8:4	快速链路断开状态	R、RC	0	快速链路断开状态： 1 0000 = 解扰器丢失同步 0 1000 = RX 错误 0 0100 = MLT3 错误 0 0010 = SNR 级别 0 0001 = 信号/能量损失 如果每次激活给定的快速链路断开模式并且导致链路丢弃 (假设已启用该等模式)，则将状态寄存器锁存为高电平

表 8-15. 0x000F 快速链路断开状态寄存器 (FLDS) (续)

位	名称	类型	默认值	功能
3:0	保留	R	0	保留

表 8-16. 0x0010 PHY 状态寄存器 (PHYSTS)

位	名称	类型	默认值	功能
15	保留	R	0	保留
14	MDI/MDIX 模式	R	0	MDI/MDIX 模式状态： 1 = MDI 对已交换 (在 TD 对上接收, 在 RD 对上发送) 0 = MDI 对正常 (在 RD 对上接收, 在 TD 对上发送)
13	接收错误锁存	R、RC	0	接收错误锁存： 1 = 已发生接收错误事件 0 = 未发生接收错误事件 自上次读取 RECR 寄存器 (地址 0x0015) 以来已发生接收错误事件。 读取 RECR 寄存器后, 会清除该位。
12	极性状态	R、RC	0	极性状态： 1 = 检测到反向极性 0 = 检测到正确极性 该位是 10BTSCR 寄存器 (地址 0x001A) 位 [4] 的副本。读取 10BTSCR 寄存器时, 会清空该位, 但不会在读取 PHYSTS 寄存器时清除该位。
11	虚假载波侦听锁存	R、RC	0	虚假载波侦听锁存： 1 = 已发生虚假载波事件 0 = 未发生虚假载波事件 自上次读取 FCSCR 寄存器 (地址 0x0014) 以来已发生虚假载波事件。读取 FCSR 寄存器后, 会清除该位。
10	信号检测	R、RC	0	信号检测： 来自 PMD 的高电平有效 100Base-TX 无条件信号检测指示 注意： 在 EEE_LPI 期间, 必须忽略该寄存器位的值
9	解扰器锁	R、RC	0	解扰器锁： 来自 PMD 的高电平有效 100Base-TX 解扰器锁定指示 注意： 在 EEE_LPI 期间, 必须忽略该寄存器位的值
8	接收到页	R	0	接收链路码字页： 1 = 已接收到新的链路码字页 0 = 尚未接收到链路码字页 该位为 ANER 寄存器中“接收页” (位 [1]) 的副本, 会在读取 ANER 寄存器 (地址 0x0006) 时清零。
7	MII 中断	R、RC	0	MII 中断挂起： 1 = 表示存在待处理的内部中断 0 = 没有待处理的中断 可通过读取 MISR 寄存器 (0x0012) 的方式确定中断源。读取 MISR 时, 会清除该中断位指示。
6	远程故障	R	0	远程故障： 1 = 检测到远程故障情况 0 = 未检测到远程故障情况 故障标准：链路伙伴通过自动协商发出远程故障通知。读取 BMSR 寄存器 (地址 0x0001) 或通过复位清除。

表 8-16. 0x0010 PHY 状态寄存器 (PHYSTS) (续)

位	名称	类型	默认值	功能
5	Jabber 检测	R	0	Jabber 检测： 1 = 检测到 Jabber 条件 0 = 未检测到 Jabber 该位仅用于 10Mbps 运行模式。 该位为 BMSR 寄存器 (地址 0x0001) 中的 Jabber 检测位的副本，读取 PHYSTS 寄存器时不会清零。
4	自动协商状态	R	0	自动协商状态： 1 = 自动协商已完成 0 = 自动协商未完成
3	MII 回送状态	R	0	MII 环回状态： 1 = 启用回送 0 = 正常运行
2	双工状态	R	0	双工状态： 1 = 全双工模式 0 = 半双工模式
1	速度状态	R	1	速度状态： 1 = 10Mbps 模式 0 = 100Mbps 模式
0	链路状态	R	0	链路状态： 1 = 已建立有效链路 (适用于 10Mbps 或 100Mbps) 0 = 未建立链路 该位为 BMSR 寄存器 (地址 0x0001) 中“链路状态”位的副本，读取 PHYSTS 寄存器时不会清零。

表 8-17. 0x0011 PHY 专用控制寄存器 (PHYSCR)

位	名称	类型	默认值	功能
15	禁用 PLL	R/W	0	禁用 PLL： 1 = 禁用内部时钟电路 0 = 正常运行 注： 只能在 IEEE 断电模式下禁用时钟电路。
14	节电模式使能	R/W	0	节电模式使能： 1 = 启用节电模式 0 = 正常运行

表 8-17. 0x0011 PHY 专用控制寄存器 (PHYSCR) (续)

位	名称	类型	默认值	功能		
13:12	节电模式	R/W	00	节电模式选择字段： 节电模式使能（位 [14]）必须设置为“1”才能启用节电模式。		
				电源模式	名称	说明
				<00>	正常	正常运行模式。PHY 功能完全正常。
				<01>	保留	保留
				<10>	主动睡眠	低功耗主动节电模式，关闭除 SMI 与能量检测功能以外的所有内部电路。该模式下，PHY 每 1.4 秒会发送一次 NLP，以便唤醒链路伙伴。检测到链路伙伴时，会自动加电。
				<11>	被动睡眠	低功耗被动节电模式，关闭除 SMI 与能量检测功能以外的所有内部电路。检测到链路伙伴时，会自动加电。
11	扰频器旁路	R/W	0	扰频器旁路： 1 = 启用扰频器旁路 0 = 禁用扰频器旁路		
10	保留	R/W	0	保留		
9:8	环回 FIFO 深度	R/W	01	远端环回 FIFO 深度： 00 = 4 个半字节 FIFO 01 = 5 个半字节 FIFO 10 = 6 个半字节 FIFO 11 = 8 个半字节 FIFO 该 FIFO 用于将 RX（接收）时钟速率调整为 TX 时钟频率。对于 FIFO 深度，需要根据预期的最大数据包大小与时钟精度设置。默认值设置为 5 个半字节。		
7:5	保留	R	0	保留		
4	COL 全双工使能	R/W	0	全双工模式下的碰撞检测： 1 = 在全双工模式下启用冲突生成信号 0 = 在全双工模式下禁用冲突 注意： 在半双工模式下，冲突始终处于活动状态。		
3	中断极性	R/W	1	中断极性： 1 = 正常运行为 1 逻辑，中断期间为 0 逻辑 0 = 正常运行为 0 逻辑，中断期间为 1 逻辑		
2	测试中断	R/W	0	测试中断： 1 = 产生中断 0 = 不产生中断 强制 PHY 产生中断，以便进行中断测试。只要该位保持置位，就会继续产生中断。		
1	中断使能	R/W	0	中断使能： 1 = 启用基于事件的中断 0 = 禁用基于事件的中断 启用中断需要在 MISR 寄存器（地址 0x0012）中启用该事件。		

表 8-17. 0x0011 PHY 专用控制寄存器 (PHYSCR) (续)

位	名称	类型	默认值	功能
0	中断输出使能	R/W	0	中断输出使能： 1 = INT/PWDN_N 是中断输出 0 = INT/PWDN_N 是断电引脚 将 INT/PWDN_N 引脚配置为输出，通过 INT/PWDN_N 引脚启用低电平有效中断事件。

表 8-18. 0x0012 MII 中断状态寄存器 #1 (MISR1)

位	名称	类型	默认值	功能
15	链路质量中断	R、RC	0	链路质量状态中断的变化： 1 = 链路开启时改变链路质量 0 = 链路质量良好
14	能量检测中断	R、RC	0	能量检测状态中断的变化： 1 = 检测到能量变化 0 = 未检测到能量变化
13	链路状态更改中断	R、RC	0	链路状态中断的变化： 1 = 存在待处理的链路状态中断变化 0 = 链路状态无变化
12	速度更改中断	R、RC	0	速度状态中断的变化： 1 = 存在待处理的速度状态中断变化 0 = 速度状态无变化
11	双工模式更改中断	R、RC	0	双工状态中断的变化： 1 = 存在待处理的双工状态中断变化 0 = 双工状态无变化
10	自动协商完成中断	R、RC	0	自动协商完成中断： 1 = 存在待处理的自动协商完成中断 0 = 没有待处理的自动协商完成事件
9	虚假载波计数器半满中断	R、RC	0	虚假载波计数器半满中断： 1 = 存在待处理的虚假载波 HF 中断 0 = 没有虚假载波 HF 事件待处理 虚假载波计数器 (寄存器 FCSCR, 地址: 0x0014) 超过半满中断, 等待处理。
8	接收错误计数器半满中断	R、RC	0	接收器错误计数器半满中断： 1 = 存在待处理的接收错误 HF 中断 0 = 没有接收错误 HF 事件待处理 接收错误计数器 (寄存器 RECR, 地址: 0x0015) 超过半满中断, 等待处理。
7	链路质量中断启用	RC/W	0	使能链路质量变化时中断
6	能量检测中断启用	RC/W	0	使能能量检测变化时中断
5	链路状态更改启用	RC/W	0	使能链路状态变化时中断
4	速度更改中断启用	RC/W	0	使能速度状态变化时中断
3	双工模式更改中断启用	RC/W	0	使能双工状态变化时中断
2	自动协商完成启用	RC/W	0	使能发生自动协商完成事件时中断
1	错误载波 HF 使能	RC/W	0	使能载波计数器寄存器半满事件时中断

表 8-18. 0x0012 MII 中断状态寄存器 #1 (MISR1) (续)

位	名称	类型	默认值	功能
0	接收错误 HF 使能	RC/W	0	使能接收错误计数器寄存器半满事件时中断

表 8-19. 0x0013 MII 中断状态寄存器 #2 (MISR2)

位	名称	类型	默认值	功能
15	EEE 错误中断	R、RC	0	节能以太网错误中断： 1 = 已发生 EEE 错误 0 = 未发生 EEE 错误
14	自动协商错误中断	R、RC	0	自动协商错误中断： 1 = 存在待处理的自动协商错误中断 0 = 没有自动协商错误事件待处理
13	页接收器中断	R、RC	0	页接收器中断： 1 = 已接收到页 0 = 未接收到页
12	环回 FIFO OF/UF 事件中断	R、RC	0	环回 FIFO 上溢/下溢事件中断： 1 = FIFO 上溢/下溢事件中断待处理 0 = 没有 FIFO 上溢/下溢事件待处理
11	MDI 交叉更改中断	R、RC	0	MDI/MDIX 交叉状态变化中断： 1 = 存在待处理的 MDI 交叉状态变化中断 0 = MDI 交叉状态无变化
10	睡眠模式中断	R、RC	0	睡眠模式事件中断： 1 = 存在待处理的睡眠模式事件中断 0 = 没有睡眠模式事件待处理
9	极性更改中断/WoL 数据包接收中断	R、RC	0	极性更改中断/WoL 数据包接收中断： 1 = 数据极性中断待处理/接收到 WoL 数据包 0 = 无数据极性待处理/未接收到 WoL 数据包
8	Jabber 检测中断	R、RC	0	Jabber 检测事件中断： 1 = 存在待处理的 Jabber 检测事件中断 0 = 没有 Jabber 检测事件待处理
7	EEE 错误中断启用	RC/W	0	使能发生 EEE 错误时中断
6	自动协商错误中断启用	RC/W	0	使能发生自动协商错误事件时中断
5	页面接收中断启用	RC/W	0	使能发生页接收事件时中断
4	环回 FIFO OF/UF 启用	RC/W	0	使能发生回送 FIFO 上溢/下溢事件时中断
3	MDI 交叉更改启用	RC/W	0	使能 MDI/X 状态发生变化时中断
2	睡眠模式事件启用	RC/W	0	使能发生睡眠模式事件时中断
1	极性更改/WoL 数据包启用	RC/W	0	使能极性状态发生变化时中断
0	Jabber 检测启用	RC/W	0	使能发生 Jabber 检测事件时中断

表 8-20. 0x0014 错误载波侦听计数寄存器 (FCSCR)

位	名称	类型	默认值	功能
15:8	保留	R	0	保留

表 8-20. 0x0014 错误载波侦听计数寄存器 (FCSCR) (续)

位	名称	类型	默认值	功能
7:0	虚假载波事件计数器	R、RC	0	虚假载波事件计数器： 该 8 位计数器会在发生每个虚假载波事件时递增。当达到最大计数 (FFh) 时，该计数器停止计数。当计数器超过半满 (7Fh) 时，生成一个中断事件。该计数器会在读取时清零。

表 8-21. 0x0015 接收错误计数寄存器 (RECR)

位	名称	类型	默认值	功能
15:0	接收错误计数器	R、RC	0	RX_ER 计数器： 当出现一个有效载波（仅当 RXDV 被置位情况下），并且至少出现一个无效数据符号时，每检测到一个接收错误，该 16 位计数器就会递增一次。RX_ER 计数器在 MII 环回模式下不计数。当达到最大计数 (FFFFh) 时，该计数器停止计数。当计数器超过半满 (7Fh) 时，生成一个中断事件。该计数器会在读取时清零。

表 8-22. 0x0016 BIST 控制寄存器 (BISCR)

位	名称	类型	默认值	功能
15	保留	R	0	保留
14	BIST 错误计数器模式	R/W	0	BIST 错误计数器模式： 1 = 连续模式 0 = 单次模式 连续模式，当 BIST 错误计数器达到最大值时，会产生一个脉冲，计数器会再次从零开始计数。处于单次模式时，如果 BIST 错误计数器达到最大值，PRBS 校验器停止计数。
13	PRBS 校验器	R/W	0	PRBS 校验器： 1 = 启用 PRBS 校验器 0 = 禁用 PRBS 校验器 启用 PRBS 校验器后，DP83822 将校验接收到的 PRBS 数据。
12	数据包生成使能	R/W	0	数据包生成使能： 1 = 启用 PRBS 数据包生成器 0 = 禁用数据包生成器
11	PRBS 校验器锁定/同步	R	0	PRBS 校验器锁定/同步指示： 1 = PRBS 校验器在接收到的位流上被锁定并同步 0 = PRBS 校验器未锁定
10	PRBS 校验器同步丢失	R、RC	0	PRBS 校验器同步丢失指示： 1 = PRBS 校验器已丢失同步 0 = PRBS 校验器未丢失同步
9	数据包生成器状态	R	0	数据包生成状态指示： 1 = 数据包生成器处于运行状态并正在生成数据包 0 = 数据包生成器关闭
8	电源模式	R	1	睡眠模式指示： 1 = 表示 PHY 处于正常电源模式 0 = 表示 PHY 处于一种睡眠模式
7	保留	R	0	保留

表 8-22. 0x0016 BIST 控制寄存器 (BISCR) (续)

位	名称	类型	默认值	功能
6	在 MII 环回中发送	R/W	0	在 MII 回送模式下发送数据 (仅在 100Mbps 时有效): 1 = 启用发送 0 = 禁用发送 启用后, 从 MAC 经 TX 引脚接收的数据会路由至 MDI, 并与 MII 回送 (至 RX 引脚) 并行进行。该位只能在 MII 回送模式下设置 - 设置 BMCR 寄存器 (地址 0x0000) 位 [14]。禁用后, 来自 MAC 的数据不会发送至 MDI。
5	保留	R	0	保留
4:0	回送模式	R/W	0	回送模式选择: PHY 提供了可用于测试与验证 PHY 中各个功能模块的多个回送选项。启用回送模式允许对 DP83822 数字和模拟数据路径进行电路内测试近端回送 00001 = PCS 输入回送 00010 = PCS 输出回送 00100 = 数字回送 01000 = 模拟回送 (需要端接 100 Ω) 远端回送 10000 = 反向回送

表 8-23. 0x0017 RMII 和状态寄存器 (RCSR)

位	名称	类型	默认值	功能
15:13	保留	R	0	保留
12	RGMII RX 时钟移位	R/W	0	RGMII RX 时钟移位: 1 = 启用接收路径内部时钟移位 0 = 禁用接收路径内部时钟移位 启用后, 接收路径内部时钟 (RX_CLK) 相对于接收数据延迟 3.5ns。禁用后, 数据和时钟处于对齐模式。
11	RGMII TX 时钟移位	R/W	0	RGMII TX 时钟移位: 1 = 禁用发送路径内部时钟移位 0 = 启用发送路径内部时钟移位 启用后, 发送路径内部时钟 (TX_CLK) 相对于发送数据延迟 3.5ns。
10	RGMII TX 已同步	R/W	0	RGMII TX 时钟同步: 1 = PHY 和 MAC 共享相同时钟基准 0 = PHY 使用与 MAC 相同或独立的时钟源运行 由于 MAC 和 PHY 都与同一个时钟源同步, 因此启用该模式后可降低延迟。通过将 MAC 连接到 PHY 输出时钟来启用 PHY 时钟输出时, 也可以使用该模式。
9	RGMII 模式	R/W、RH	0	RGMII 模式使能: 1 = 启用 RGMII 运行模式 0 = 模式由位 [5] 决定
8	RMII TX 时钟移位	R/W	0	RMII TX 时钟移位: 1 = 启用发送路径内部时钟移位 0 = 禁用发送路径内部时钟移位
7	RMII 时钟选择	R/W、RH	0	RMII 基准时钟选择: RH XI_50 决定时钟基准要求。 1 = 50MHz 时钟基准, CMOS 级振荡器 0 = 25MHz 时钟基准, 晶体或 CMOS 级振荡器

表 8-23. 0x0017 RMII 和状态寄存器 (RCSR) (续)

位	名称	类型	默认值	功能
6	RMII 恢复时钟异步 FIFO 旁路	R/W	1	RMII 恢复时钟异步 FIFO 旁路： 0 = 旁路异步 FIFO 1 = 正常运行 在 RMII 恢复时钟模式下，可以旁路异步 FIFO，以减少 DP83822 内的接收路径延迟。 当处于异步 FIFO 旁路状态时，50MHz 时钟在 RX_CLK 上输出
5	RMII 模式	R/W、RH	0	RMII 模式使能： 1 = 启用 RMII 运行模式 0 = 启用 MII 运行模式 备注 当将位 5 更改为 1 后启用 RMII 工作模式时，接下来运行这两个命令： • 将 0x4300 写入寄存器 0x0462 • 将 0x4000 写入寄存器 0x001F
4	RMII 版本选择	R/W	0	RMII 版本选择： 1 = RMII 版本 1.0 0 = RMII 版本 1.2 RMII 版本 1.0，在发送最终数据以前，CRS_DV 保持置位状态。 CRS_DV 不会在数据包末尾切换。 RMII 版本 1.2，CRS_DV 会在数据包末尾切换，以便指示 CRS 无效。
3	RMII 上溢状态	R、RC	0	RX FIFO 上溢状态： 1 = 检测到上溢 0 = 正常
2	RMII 下溢状态	R、RC	0	RX FIFO 下溢状态： 1 = 检测到下溢 0 = 正常
1:0	接收弹性缓冲器大小	R/W	01	接收弹性缓冲器大小： 该字段控制接收弹性缓冲器，允许在 50MHz RMII 时钟与恢复数据之间存在频率变化容差。以下值指示了单个数据包的容差（以位为单位）。最小设置允许在 $\pm 50\text{ppm}$ 的精度下使用标准以太网帧大小。如需获取更大的频率容差，可按比例调整数据包长度（对于 $\pm 100\text{ppm}$ ）（数据包长度除以 2）。00 = 14 位容差（最大 16,800 字节数据包） 01 = 2 位容差（最大 2,400 字节数据包） 10 = 6 位容差（最大 7,200 字节数据包） 11 = 10 位容差（最大 12,000 字节数据包）

表 8-24. 0x0018 LED 控制寄存器 (LED CR)

位	名称	类型	默认值	功能
15:11	保留	R	0	保留
10:9	闪烁速率	R/W	10	LED 闪烁速率（开/关持续时间）： 00 = 20Hz (50ms) 01 = 10Hz (100ms) 10 = 5Hz (200ms) 11 = 2Hz (500ms)

表 8-24. 0x0018 LED 控制寄存器 (LEDCR) (续)

位	名称	类型	默认值	功能
8	保留	R/W	0	保留
7	LED_0 极性	R/W、RH	0	LED_0 链路极性设置： 1 = 高电平有效极性设置 0 = 低电平有效极性设置 通过该引脚的自举值定义的 LED_0 极性。该寄存器允许覆盖该自举值。
6:5	保留	R/W	0	保留
4	驱动 LED_0	R/W	0	驱动链路 LED_0 选择： 1 = 将开/关位 [1] 的值驱动至 LED_0 输出引脚 0 = 正常运行
3:2	保留	R/W	0	保留
1	LED_0 开/关设置	R/W	0	用于强制 LED_0 输出的值
0	保留	R/W	0	保留

表 8-25. 0x0019 PHY 控制寄存器 (PHYCR)

位	名称	类型	默认值	功能
15	自动 MDI/X 使能	R/W、RH	0	自动 MDIX 使能： 1 = 启用自动协商自动 MDIX 功能 0 = 禁用自动协商自动 MDIX 功能
14	强制 MDI/X	R/W	0	强制 MDIX： 1 = 强制 MDI 对交叉 (MDIX) 0 = 正常运行 (MDI) 启用强制 MDI/X 后，接收数据在 TD 对上，发送数据在 RD 对上。禁用后，接收数据在 RD 对上，发送数据在 TD 对上。
13	暂停 RX 状态	R	0	暂停接收协商状态： 表示必须在 MAC 中启用暂停接收。基于 ANAR 寄存器中的位 [11:10] 与 ANLPAR 寄存器设置中的位 [11:10]。根据 IEEE 802.3 附件 28B 表 28B-3 “暂停解析”，仅当自动协商最大公分母为全双工技术时，才应启用该功能。
12	暂停 TX 状态	R	0	暂停发送协商状态： 表示必须在 MAC 中启用暂停。基于 ANAR 寄存器中的位 [11:10] 与 ANLPAR 寄存器设置中的位 [11:10]。根据 IEEE 802.3 附件 28B 表 28B-3 “暂停解析”，仅当自动协商最大公分母为全双工技术时，才应启用该功能。
11	MII 链路状态	R	0	MII 链路状态： 1 = 100Base-TX 全双工链路处于活动状态 0 = 没有处于活跃状态的 100Base-TX 全双工链路
10:8	保留	R	0	保留
7	旁路 LED 延展	R/W	0	旁路 LED 延展： 1 = 旁路 LED 延展 0 = 正常运行 将该位设置为“1”，可绕过 LED 延展，LED 反映内部值。
6	保留	R/W	0	保留

表 8-25. 0x0019 PHY 控制寄存器 (PHYCR) (续)

位	名称	类型	默认值	功能		
				配置	LED_CFG	LED_0
5	LED 配置	R/W、RH	1	1	1	亮起表示有链路 熄灭表示无链路
				2	0	亮起表示有链路 闪烁表示正在执行 TX/RX 活动
4:0	PHY 地址	R、RH	0000 1	PHY 地址： PHY 地址的自举配置		

表 8-26. 0x001A 10Base-Te 状态/控制寄存器 (10BTSCR)

位	名称	类型	默认值	功能
15:14	保留	R	0	保留
13	接收器阈值使能	R/W	0	下限接收器阈值使能： 1 = 启用 10Base-Te 接收器下限阈值 0 = 正常 10Base-Te 运行 启用后，接收器阈值降低，以允许使用更长的电缆运行。
12:9	静噪	R/W	0000	静噪配置：用于设置 10Base-Te 接收器峰值静噪“开”阈值。如下图所示，从 200mV 至 600mV，阶跃大小为 50mV，存在一些重叠： 0000 = 200mV 0001 = 250mV 0010 = 300mV 0011 = 350mV 0100 = 400mV 0101 = 450mV 0110 = 500mV 0111 = 550mV 1000 = 600mV
8	保留	R/W	0	保留
7	NLP 禁用	R/W	0	NLP 传输控制： 1 = 禁用 NLP 发送 0 = 启用 NLP 发送
6:5	保留	R	0	保留
4	极性状态	R	0	极性状态： 1 = 检测到反向极性 0 = 检测到正确极性 该位是 PHYSTS 寄存器 (0x0010) 位 [12] 的副本。读取 10BTSCR 寄存器时，会清空两位，但不会在读取 PHYSTS 寄存器时清除该位。
3:1	保留	R	0	保留
0	禁用 Jabber	R/W	0	禁用 Jabber： 1 = 禁用 Jabber 功能 启用 0 = Jabber 功能 注意：该功能仅适用于 10Base-Te 运行。

表 8-27. 0x001B BIST 控制和状态寄存器 #1 (BICSR1)

位	名称	类型	默认值	功能
15:8	BIST 错误计数	R	0x0	BIST 错误计数： 保存 PRBS 校验器收到的错误位数。该寄存器的值被锁定，并会在写入位 [15] 时清除。当 BIST 错误计数器模式被设置为“0”时，计数在 0xFF 处停止（参阅寄存器 0x0016） 注意： 向位 [15] 写入“1”会锁定计数器数值，以便进行连续读取操作，并且清空 BIST 错误计数器。
7:0	BIST IPG 长度	R/W	0111 1101	BIST IPG 长度： 数据包间间隙 (IPG) 长度定义 BIST 生成的任意 2 个连续数据包之间的间隙大小（单位：字节）。默认值为 0x7D（等于 500 字节）。

表 8-28. 0x001C BIST 控制和状态寄存器 #2 (BICSR2)

位	名称	类型	默认值	功能
15:11	保留	R	0	保留
10:0	BIST 数据包长度	R/W	101 1110 1110	BIST 数据包长度： 生成的 BIST 数据包的长度。该寄存器的数值确定了由 BIST 生成的每个数据包的大小（单位：字节）。默认值为 0x5EE，等于 1518 字节。

表 8-29. 0x001E 电缆诊断控制寄存器 (CDCR)

位	名称	类型	默认值	功能
15	电缆诊断过程开始	R/W	0	电缆诊断过程开始： 1 = 开始电缆测量 0 = 禁用电缆诊断 诊断完成指示位触发后，将会清除诊断开始位。
14:2	保留	R	000 0001 0000 00	保留
1	电缆诊断状态	R	1	电缆诊断过程完成： 1 = 表示电缆测量过程已完成 0 = 电缆诊断尚未完成
0	电缆诊断测试失败：	R	0	电缆诊断过程失败： 1 = 表示电缆测量过程失败 0 = 电缆诊断未失败

表 8-30. 0x001F PHY 复位控制寄存器 (PHYRCR)

位	名称	类型	默认值	功能
15	软件复位	R/W、W1S	0	软件复位： 1 = 复位 PHY 0 = 正常运行 该位可自行清除，与硬件复位引脚具有相同效果。
14	数字重启	R/W、W1S	0	数字重启： 1 = 重启 PHY 0 = 正常运行 此位会自行清除，并复位除寄存器以外的所有 PHY 数字电路。
13:0	保留	R/W	0	保留

表 8-31. 0x0025 多 LED 控制寄存器 (MLEDCR)

位	名称	类型	默认值	功能
15:10	保留	R/W	0	保留
9	MLED 极性交换	R/W	RH	MLED 极性交换： MLED 的极性取决于布线配置。如果自举为上拉电阻，则极性为低电平有效。如果自举为下拉电阻，则极性为高电平有效。 0 = 低电平有效 (引脚自举为高电平时的默认值) 1 = 高电平有效 (引脚自举为低电平时的默认值)
8:7	保留	R/W	0	保留
6:3	MLED 配置	R/W	000 0	MLED 配置： 000 0 = 链路正常 000 1 = RX/TX 活动 001 0 = TX 活动 001 1 = RX 活动 010 0 = 冲突 010 1 = 速度，对于 100Base-TX 为高电平 011 0 = 速度，对于 10Base-Te 为高电平 011 1 = 全双工 100 0 = 链路正常/在发生 TX/RX 活动时闪烁 100 1 = 主动延展信号 101 0 = MII 链路 (100BT+FD) 101 1 = LPI 模式 (EEE) 110 0 = TX/RX MII 错误 110 1 = 链路丢失 111 0 = 发生 PRBS 错误时闪烁 111 1 = 保留 链路中断，LED 在读取 BMCR 寄存器 (地址 0x0001) 之前保持亮起状态。 针对 PRBS 错误闪烁，LED 针对单个错误保持亮起状态，并且在清除 BICSR1 寄存器 (地址 0x001B) 之前保持亮起状态。
2	保留	R/W	0	保留
1:0	MLED 路由至 LED_0	R/W	00	MLED 路由至 LED_0： 00 = MLED 路由至 COL 01 = 保留 10 = 保留 11 = MLED 路由至 LED_0

表 8-32. 0x0027 合规性测试寄存器 (COMPT)

位	名称	类型	默认值	功能
15:5	保留	R/W	0	保留
4	10Base-Te 测试码形使能	R/W	0	10Base-Te 测试码形使能： 1 = 启用 10Base-Te 测试码形 0 = 禁用 10Base-Te 测试码形 注意：重复 1 和 0 的 10Base-Te 测试码形不能用于谐波合规性测试。

表 8-32. 0x0027 合规性测试寄存器 (COMPT) (续)

位	名称	类型	默认值	功能
3:0	合规性测试配置选择	R/W	0000	合规性测试配置选择： 寄存器 0x0027 中的位 [4] = 1，启用 10Base-T_e 测试码形。 寄存器 0x0428 中的位 [4] = 1，启用 100Base-TX 测试模式 位 [3:0] 选择 10Base-T_e 测试码型，如下所示： 0000 = 单个 NLP 0001 = 单个脉冲 1 0010 = 单个脉冲 0 0011 = 重复的 1 0100 = 重复的 0 0101 = 前导码 (重复的 “10”) 0110 = 单个 1 后跟 TP_IDLE 0111 = 单个 0 后跟 TP_IDLE 1000 = 重复的 “1001” 序列 1001 = 随机 10Base-T_e 数据 1010 = TP_IDLE_00 1011 = TP_IDLE_01 1100 = TP_IDLE_10 1101 = TP_IDLE_11 100Base-TX 测试模式由寄存器 0x0428 中的位 [5]、寄存器 0x0027 中的位 [3:0] 决定。该等位确定了 “1” 后面的 0 的个数。 0,0001 = “1” 后面跟随一个 “0” 0,0010 = “1” 后面跟随两个 “0” 0,0011 = “1” 后面跟随三个 “0” 0,0100 = “1” 后面跟随四个 “0” 0,0101 = “1” 后面跟随五个 “0” 0,0110 = “1” 后面跟随六个 “0” 0,0111 = “1” 后面跟随七个 “0” ... 1,1111 = “1” 后跟三十一一个 “0” 0,0000 = 清除移位寄存器 注释 1：要重新配置 100Base-TX 测试模式，就必须将寄存器 0x0428 的位 [4] 清零，然后复位为 “1”，以便配置新模式。 注释 2：执行 100Base-TX 或 10Base-T_e 测试模式时，必须利用基本模式控制寄存器 (BMCR) (地址：0x0000) 强制获得该速度。

表 8-33. 0x003E IEEE 1588 PTP 引脚选择寄存器 (PTPPSEL)

位	名称	类型	默认值	功能
15:7	保留	R	0	保留
6:4	IEEE 1588 TX 引脚选择	R/W	000	IEEE 1588 TX 引脚选择： 将发送 SFD 脉冲指示分配给根据值选择的引脚 001 = 保留 010 = 保留 011 = LED_0 引脚 100 = CRS 引脚 101 = COL 引脚 110 = INT/PWDN_N 引脚 111 = 无脉冲输出
3	保留	R	0	保留

表 8-33. 0x003E IEEE 1588 PTP 引脚选择寄存器 (PTPPSEL) (续)

位	名称	类型	默认值	功能
2:0	IEEE 1588 RX 引脚选择	R/W	000	IEEE 1588 RX 引脚选择： 将接收 SFD 脉冲指示分配给根据值选择的引脚 001 = 保留 010 = 保留 011 = LED_0 引脚 100 = CRS 引脚 101 = COL 引脚 110 = INT/PWDN_N 引脚 111 = 无脉冲输出

表 8-34. 0x003F IEEE 1588 PTP 配置寄存器 IEEE 1588 精密时序配置寄存器 (PTPCFG)

位	名称	类型	默认值	功能
15:13	PTP 发送时序	R/W	101	PTP 发送时序： 为 TX 路径设置 IEEE 1588 指示 (8ns 步长)
12:10	PTP 接收时序	R/W	101	PTP 接收时序： 为 RX 路径设置 IEEE 1588 指示 (8ns 步长)
9:8	TX 错误输入引脚	R/W	00	配置 TX 错误输入引脚： 00 = 无 TX 错误 01 = 保留 10 = 使用 INT/PWDN_N 引脚作为 TX 错误 11 = 使用 COL 引脚作为 TX 错误
7:4	基于解扰器解锁的链路断开计时器	R/W	1111	
3:0	保留	R/W	1111	保留

表 8-35. 0x0040 强制光纤远端故障生成/检测

位	名称	类型	默认值	功能
15:14	保留	R/W	11	保留
13	强制 100Mbps 链路使能	R/W	0	强制 PHY 以 100Mbps 的速率启用链路，无论链路伙伴是谁
12:7	保留	R/W	0 0001 0	保留
6	禁用 FEF 生成	R/W	0	1 = 禁用远端故障生成
5	禁用 FEF 检测	R/W	0	1 = 禁用远端故障检测
4:0	保留	R/W	1 1101	保留

表 8-36. 0x0042 TX_CLK 相移寄存器 (TXCPSR)

位	名称	类型	默认值	功能
15:5	保留	R	0	保留
4	相移使能	R/W、W1S	0	TX 时钟相移使能： 1 = 执行到 TX_CLK 的相移 0 = TX_CLK 相位无变化 启用后，TX_CLK 相移根据写入 TX 时钟相移值 (位 [4:0]) 的值进行。

表 8-36. 0x0042 TX_CLK 相移寄存器 (TXCPSR) (续)

位	名称	类型	默认值	功能
3:0	相移值	R/W	0000	TX 时钟相移值： 该寄存器的值表示 XI 的基准时钟与 TX_CLK 的 MII 发送时钟之间的当前相移。向这些位写入任何不同的值都会使 TX_CLK 移位 4 倍差值 (以 ns 为单位)。 示例：如果寄存器的值为 0x0002，则向该寄存器写入 0x0009 会将 TX_CLK 移位 28ns。(4 x 7ns)

表 8-37. 0x0101 DSP 配置寄存器 1 (DSPCR1)

位	名称	类型	默认值	功能
15:8	保留	R/W	0010 0000	保留
7	禁用内部滤波器	R/W	0	1 = 在链路建立训练阶段禁用内部滤波器

表 8-38. 0x0106 数字滤波器配置寄存器 1 (DFCR1)

位	名称	类型	默认值	功能
15:12	滤波器的内部阈值	R/W	1011	用于为短电缆激活滤波器系数集 1 的内部阈值。
11	保留		0	保留
10	启用滤波器系数	R/W	0	1 = 在稳定状态下启用内部滤波器系数
9:8	保留	R/W	00	保留
7:6	滤波器系数	R/W	10	长电缆的滤波器系数值
5:4	保留	R/W	11	保留
3:0	滤波器的内部阈值	R/W	1011	用于为短电缆激活滤波器系数集 0 的内部阈值。

表 8-39. 0x0107 数字滤波器配置寄存器 2 (DFCR2)

位	名称	类型	默认值	功能
15:0	保留	R/W	0000 0110 0000 0101	保留

表 8-40. 0x010F DSP 配置寄存器 2 (DSPCR2)

位	名称	类型	默认值	功能
15:9	保留	R/W	0000 001	保留
8	DSP 环路输入	R/W	1	选择增益校正环路的输入类型
7:0	保留	R/W	0000 0000	保留

表 8-41. 0x0111 DSP 配置寄存器 3 (DSPCR3)

位	名称	类型	默认值	功能
15:4	保留	R/W	0110 0000 0000	保留
3:0	起始增益索引	R/W	011	增益索引的初始值

表 8-42. 0x0114 数字反馈均衡器控制寄存器 (DFECR)

位	名称	类型	默认值	功能
15:0	保留	R/W	0100 0000 0000 1010	保留

表 8-43. 0x0116 AGC 带宽控制寄存器 (AGCBCR)

位	名称	类型	默认值	功能
15:0	保留	R/W	0000 0001 0100 1010	保留

表 8-44. 0x0121 从稳定状态进入恢复状态的 MSE 阈值

位	名称	类型	默认值	功能
15	保留	R	0	读取时忽略
14:0	不良 MSE 阈值	R/W	001 1001 1001 1010	100M 的不良 MSE 阈值

表 8-45. 0x0122 计时环路的 MSE 阈值

位	名称	类型	默认值	功能
15	保留	R	0	读取时忽略
14:0	良好的 MSE1 阈值	R/W	001 0000 0010 0111	100M 的良好 MSE1 阈值

表 8-46. 0x0123 链路建立的 MSE 阈值

位	名称	类型	默认值	功能
15	保留	R	0	读取时忽略
14:0	良好的 MSE2 阈值	R/W	000 0101 0001 1100	100M 的良好 MSE2 阈值

表 8-47. 0x0126 数字均衡器计时器寄存器 (DETR)

位	名称	类型	默认值	功能
15	保留	R/W	0	保留
14:12	训练计时器 1	R/W	100	用于 DSP 状态移位的计时器值
11:6	训练计时器 2	R/W	0110 00	计时环路中使用的计时器值
5:3	训练计时器 3	R/W	011	增益环路中使用的计时器值
2:0	训练计时器 4	R/W	011	增益环路中使用的计时器值

表 8-48. 0x0129 DSP 配置寄存器 4 (DSPCR4)

位	名称	类型	默认值	功能
15:8	保留	R/W	0000 0000	保留
7:4	最大增益索引	R/W	0000	最大增益索引的限值
3:0	最小增益索引	R/W	1111	最小增益索引的限值

表 8-49. 0x0130 DSP 配置寄存器 5 (DSPCR5)

位	名称	类型	默认值	功能
15:12	保留	R/W	0000	保留
11	禁用增益重新训练	R/W	0	1 = 禁用增益重新训练
10:0	保留	R/W	000 0000 0001	保留

表 8-50. 0x0155 ALCD 控制和结果 1 寄存器 (ALCDRR1)

位	名称	类型	默认值	功能
15	ALCD 启动测试	RH/W1S	0	主动链路电缆诊断启动： 1 = 启动 ALCD 测试 0 = 不启动 ALCD 测试
14:13	保留	R	00	保留

表 8-50. 0x0155 ALCD 控制和结果 1 寄存器 (ALCDRR1) (续)

位	名称	类型	默认值	功能
12	ALCD 测试状态	R	0	主动链路电缆诊断状态： 1 = ALCD 未完成 0 = ALCD 完成
11:4	ALCD 求和	R	0000 0000	
3:0	保留	R/W	0001	保留

表 8-51. 0x0170 电缆诊断特定控制寄存器 (CDSCR)

位	名称	类型	默认值	功能
15	保留	R	0	保留
14	电缆诊断交叉禁用	R/W	0	交叉 TDR 诊断模式： 1 = 禁用 TDR 交叉模式 0 = 启用 TDR 交叉模式 启用后，TDR 机制会寻找另一对上的反射，以检查各对之间是否短路。
13	电缆诊断 TD 旁路	R/W	0	TD 诊断旁路： 1 = 旁路 TD 对诊断 0 = 在 TD 对上执行 TDR 启用后，不会在 TD 对上执行 TDR。
12	电缆诊断 RD 旁路	R/W	0	RD 诊断旁路： 1 = 旁路 RD 对诊断 0 = 在 RD 对上执行 TDR 启用后，不会在 RD 对上执行 TDR。
11	保留	R/W	1	保留
10:8	电缆诊断平均周期	R/W	110	平均 TDR 周期数： 000 = 1 个 TDR 周期 001 = 2 个 TDR 周期 010 = 4 个 TDR 周期 011 = 8 个 TDR 周期 100 = 16 个 TDR 周期 101 = 32 个 TDR 周期 110 = 64 个 TDR 周期 111 = 保留
7:0	保留	R/W	0101 0010	保留

表 8-52. 0x0171 电缆诊断特定控制寄存器 2 (CDSCR2)

位	名称	类型	默认值	功能
15:4	保留	R/W	1100 1000 0101	保留
3:0	TDR 脉冲控制	R/W	1100	配置 TDR 中预期的自反射

表 8-53. 0x0173 电缆诊断特定控制寄存器 3 (CDSCR3)

位	名称	类型	默认值	功能
15:8	电缆长度配置	R/W	1111 1111	配置用于检测长电缆反射的侦听持续时间
7:0	保留	R/W	0001 1110	保留

表 8-54. 0x0177 电缆诊断特定控制寄存器 4 (CDSCR4)

位	名称	类型	默认值	功能
15:13	保留	R/W	000	保留
12:8	短电缆阈值	R/W	1 1000	用于补偿短电缆中的强反射的阈值
7:0	保留	R/W	1001 1011	保留

表 8-55. 0x0180 电缆诊断位置结果寄存器 #1 (CDLRR1)

位	名称	类型	默认值	功能
15:8	TD 峰值位置 2	R	0000 0000	TDR 机制在传输通道 (TD) 上发现的第二个峰值的位置。该等位的值需要转换为距 PHY 的距离。
7:0	TD 峰值位置 1	R	0000 0000	TDR 机制在传输通道 (TD) 上发现的第一个峰值的位置。该等位的值需要转换为距 PHY 的距离。

表 8-56. 0x0181 电缆诊断位置结果寄存器 #2 (CDLRR2)

位	名称	类型	默认值	功能
15:8	TD 峰值位置 4	R	0000 0000	TDR 机制在传输通道 (TD) 上发现的第四个峰值的位置。该等位的值需要转换为距 PHY 的距离。
7:0	TD 峰值位置 3	R	0000 0000	TDR 机制在传输通道 (TD) 上发现的第三个峰值的位置。该等位的值需要转换为距 PHY 的距离。

表 8-57. 0x0182 电缆诊断位置结果寄存器 #3 (CDLRR3)

位	名称	类型	默认值	功能
15:8	RD 峰值位置 1	R	0000 0000	TDR 机制在接收通道 (RD) 上发现的第一个峰值的位置。该等位的值需要转换为距 PHY 的距离。
7:0	TD 峰值位置 5	R	0000 0000	TDR 机制在传输通道 (TD) 上发现的第五个峰值的位置。该等位的值需要转换为距 PHY 的距离。

表 8-58. 0x0183 电缆诊断位置结果寄存器 #4 (CDLRR4)

位	名称	类型	默认值	功能
15:8	RD 峰值位置 3	R	0000 0000	TDR 机制在接收通道 (RD) 上发现的第三个峰值的位置。该等位的值需要转换为距 PHY 的距离。
7:0	RD 峰值位置 2	R	0000 0000	TDR 机制在接收通道 (RD) 上发现的第二个峰值的位置。该等位的值需要转换为距 PHY 的距离。

表 8-59. 0x0184 电缆诊断位置结果寄存器 #5 (CDLRR5)

位	名称	类型	默认值	功能
15:8	RD 峰值位置 5	R	0000 0000	TDR 机制在接收通道 (RD) 上发现的第五个峰值的位置。该等位的值需要转换为距 PHY 的距离。
7:0	RD 峰值位置 4	R	0000 0000	TDR 机制在接收通道 (RD) 上发现的第四个峰值的位置。该等位的值需要转换为距 PHY 的距离。

表 8-60. 0x0185 电缆诊断振幅结果寄存器 #1 (CDLAR1)

位	名称	类型	默认值	功能
15	保留	R	0	保留
14:8	TD 峰值振幅 2	R	000 0000	TDR 机制在传输通道 (TD) 上发现的第二个峰值的振幅。该等位的值会转化为电缆故障和/或干扰类型。
7	保留	R	0	保留

表 8-60. 0x0185 电缆诊断振幅结果寄存器 #1 (CDLAR1) (续)

位	名称	类型	默认值	功能
6:0	TD 峰值振幅 1	R	000 0000	TDR 机制在传输通道 (TD) 上发现的第一个峰值的振幅。该等位的值会转化为电缆故障和/或干扰类型。

表 8-61. 0x0186 电缆诊断振幅结果寄存器 #2 (CDLAR2)

位	名称	类型	默认值	功能
15	保留	R	0	保留
14:8	TD 峰值振幅 4	R	000 0000	TDR 机制在传输通道 (TD) 上发现的第四个峰值的振幅。该等位的值会转化为电缆故障和/或干扰类型。
7	保留	R	0	保留
6:0	TD 峰值振幅 3	R	000 0000	TDR 机制在传输通道 (TD) 上发现的第三个峰值的振幅。该等位的值会转化为电缆故障和/或干扰类型。

表 8-62. 0x0187 电缆诊断振幅结果寄存器 #3 (CDLAR3)

位	名称	类型	默认值	功能
15	保留	R	0	保留
14:8	RD 峰值振幅 1	R	000 0000	TDR 机制在接收通道 (RD) 上发现的第一个峰值的振幅。该等位的值会转化为电缆故障和/或干扰类型。
7	保留	R	0	保留
6:0	TD 峰值振幅 5	R	000 0000	TDR 机制在传输通道 (TD) 上发现的第五个峰值的振幅。该等位的值会转化为电缆故障和/或干扰类型。

表 8-63. 0x0188 电缆诊断振幅结果寄存器 #4 (CDLAR4)

位	名称	类型	默认值	功能
15	保留	R	0	保留
14:8	RD 峰值振幅 3	R	000 0000	TDR 机制在接收通道 (RD) 上发现的第三个峰值的振幅。该等位的值会转化为电缆故障和/或干扰类型。
7	保留	R	0	保留
6:0	RD 峰值振幅 2	R	000 0000	TDR 机制在接收通道 (RD) 上发现的第二个峰值的振幅。该等位的值会转化为电缆故障和/或干扰类型。

表 8-64. 0x0189 电缆诊断振幅结果寄存器 #5 (CDLAR5)

位	名称	类型	默认值	功能
15	保留	R	0	保留
14:8	RD 峰值振幅 5	R	000 0000	TDR 机制在接收通道 (RD) 上发现的第五个峰值的振幅。该等位的值会转化为电缆故障和/或干扰类型。
7	保留	R	0	保留
6:0	RD 峰值振幅 4	R	000 0000	TDR 机制在接收通道 (RD) 上发现的第四个峰值的振幅。该等位的值会转化为电缆故障和/或干扰类型。

表 8-65. 0x018A 电缆诊断通用结果寄存器 (CDLGR)

位	名称	类型	默认值	功能
15	TD 峰值极性 5	R	0	TDR 机制在传输通道 (TD) 上发现的第五个峰值的极性。
14	TD 峰值极性 4	R	0	TDR 机制在传输通道 (TD) 上发现的第四个峰值的极性。

表 8-65. 0x018A 电缆诊断通用结果寄存器 (CDLGR) (续)

位	名称	类型	默认值	功能
13	TD 峰值极性 3	R	0	TDR 机制在传输通道 (TD) 上发现的第三个峰值的极性。
12	TD 峰值极性 2	R	0	TDR 机制在传输通道 (TD) 上发现的第二个峰值的极性。
11	TD 峰值极性 1	R	0	TDR 机制在传输通道 (TD) 上发现的第一个峰值的极性。
10	RD 峰值极性 5	R	0	TDR 机制在接收通道 (RD) 上发现的第五个峰值的极性。
9	RD 峰值极性 4	R	0	TDR 机制在接收通道 (RD) 上发现的第四个峰值的极性。
8	RD 峰值极性 3	R	0	TDR 机制在接收通道 (RD) 上发现的第三个峰值的极性。
7	RD 峰值极性 2	R	0	TDR 机制在接收通道 (RD) 上发现的第二个峰值的极性。
6	RD 峰值极性 1	R	0	TDR 机制在接收通道 (RD) 上发现的第一个峰值的极性。
5	TD 上的交叉检测	R	0	在 TD 上检测到交叉反射。指示 TD 与 TD 之间的短路
4	RD 上的交叉检测	R	0	在 RD 上检测到交叉反射。指示 TD 与 RD 之间短路
3	超过 5 个 TD 峰值	R	0	在 TD 上检测到超过 5 次反射
2	超过 5 个 RD 峰值	R	0	在 RD 上检测到超过 5 次反射
1:0	保留	R	0	保留

表 8-66. 0x0215 ALCD 控制和结果 2 寄存器 (ALCDRR2)

位	名称	类型	默认值	功能
15:4	保留	R	0000 0000 0000	保留
3:0	PGA 控制	R	1111	模拟 PGA 的控制字

表 8-67. 0x021D ALCD 控制和结果 3 寄存器 (ALCDRR3)

位	名称	类型	默认值	功能
15:12	保留	R	0	保留
11:0	FAGC 累加器	R/W	0110 0000 0000	FAGC 累加器

表 8-68. 0x0403 线路驱动器控制寄存器 (LDCTRL)

位	名称	类型	默认值	功能
15:12	保留	R/W	1001	保留

表 8-68. 0x0403 线路驱动器控制寄存器 (LDCTRL) (续)

位	名称	类型	默认值	功能
11:8	100Base-FX 线路驱动器摆幅选择	R/W	1111	100Base-FX 线路驱动器摆幅选择 (峰值间) : 0000 = 0.533V 0001 = 0.567V 0010 = 0.600V 0011 = 0.633V 0100 = 0.667V 0101 = 0.700V 0110 = 0.733V 0111 = 0.767V 1000 = 0.800V 1001 = 0.833V 1010 = 0.867V 1011 = 0.900V 1100 = 0.933V 1101 = 0.976V 1110 = 1.000V 1111 = 1.033V (默认设置)
7:4	100Base-TX 线路驱动器摆幅选择	R/W	1100	100Base-TX 线路驱动器摆幅选择 (峰值间) : 0000 = 1.600V 0001 = 1.633V 0010 = 1.667V 0011 = 1.700V 0100 = 1.733V 0101 = 1.767V 0110 = 1.800V 0111 = 1.833V 1000 = 1.867V 1001 = 1.900V 1010 = 1.933V 1011 = 1.967V 1100 = 2.000V (默认设置) 1101 = 2.033V 1110 = 2.067V 1111 = 2.100V

表 8-68. 0x0403 线路驱动器控制寄存器 (LDCTRL) (续)

位	名称	类型	默认值	功能
3:0	10Base-Te 线路驱动器摆幅选择	R/W	1111	10Base-Te 线路驱动器摆幅选择: 0000 = 3.200V 0001 = 3.233V 0010 = 3.267V 0011 = 3.300V 0100 = 3.333V 0101 = 3.367V 0110 = 3.400V 0111 = 3.433V 1000 = 3.467V 1001 = 3.500V 1010 = 3.533V 1011 = 3.567V 1100 = 3.600V 1101 = 3.633V 1110 = 3.667V 1111 = 3.700V (默认设置)

表 8-69. 0x0404 线路驱动器类别选择 (LDCSEL)

位	名称	类型	默认值	功能
15:0	线路驱动器类别选择	R/W	0020	0x0020 : 减少 MLT-3 (B 类) 0x0024 : 在 Tx+ 和 Tx- 上对完整 MLT-3 进行编程 (A 类)

表 8-70. 0x040D 自动协商能量阈值寄存器

位	名称	类型	默认值	功能
15 : 5	保留	R/W	0000 0000 000	
4:0	自动负能量阈值	R/W	0 1000	决定自动协商期间的能量检测阈值

表 8-71. 0x0410 直流校正控制寄存器

位	名称	类型	默认值	功能
15	保留	R/W	0	保留
14	启用固定直流校正	R/W	0	1 = 启用直流校正的固定值
13:0	保留	R/W	10 0000 0000 0000	

表 8-72. 0x0416 模拟滤波器控制寄存器 1

位	名称	类型	默认值	功能
15:13	保留	R/W	000	保留
12:8	滤波器 1 截止频率	R/W	01000	控制滤波器 1 的截止频率
7:0	保留	R/W	0111 0000	保留

表 8-73. 0x0418 模拟均衡器控制寄存器

位	名称	类型	默认值	功能
15:14	保留	R/W	00	保留
13:8	模拟均衡器控制	R/W	0000 00	模拟均衡器控制对短屏蔽电缆很有用
7:0	保留	R/W	0000 0000	保留

表 8-74. 0x041F 模拟电源检测控制

位	名称	类型	默认值	功能
15:13	保留	R/W	000	保留
12	强制 AVDD 检测	R/W	0	强制 AVDD 被检测为 3.3V 1 = 强制 AVDD 被检测为 3.3V 0 = 内部电路检测到 AVDD 电源电 平
11:10	强制 AVDDIO 检测	R/W	00	强制 AVDDIO 被检测为 3.3V 11 = 强制 AVDDIO 被检测为 3.3V 00 = 内部电路检测到 AVDDIO 电 源电平
9:0	保留	R/W	00 0000 0000	保留

A. 对于需要绕过自动电源检测的特定应用，可以使用寄存器 0x0421 和 0x041F 对特定电源电平进行编程

表 8-75. 0x0421 模拟电源检测状态

位	名称	类型	默认值	功能
15:3	保留	R	0	保留
2	AVDD 电平	R	1 表示 3.3V AVDD 0 表示 1.8V AVDD	AVDD 电平指示
1:0	VDDIO 电平	R	11 表示 3.3V VDDIO 00 表示 1.8V VDDIO 01 表示 2.5V VDDIO	VDDIO 电平指示

表 8-76. 0x0428 深度断电控制寄存器 (DPDWN)

位	名称	类型	默认值	功能
15:6	保留	R	0	保留
5	MSB 100Base-TX 空闲码形	R/W	0	MSB 100Base-TX 空闲码形： 100Base-TX 测试模式由寄存器 0x0428 中的位 [5]、寄存器 0x0027 中的位 [3:0] 决定。该等位确定了“1”后面的 0 的个数。 0,0001 = “1”后面跟随一个“0” 0,0010 = “1”后面跟随两个“0” 0,0011 = “1”后面跟随三个“0” 0,0100 = “1”后面跟随四个“0” 0,0101 = “1”后面跟随五个“0” 0,0110 = “1”后面跟随六个“0” 0,0111 = “1”后面跟随七个“0”。 .. 1,1111 = “1”后跟三十一一个“0” 0,0000 = 清除移位寄存器
4	100Base-TX 空闲码形测试模式	R/W	0	100Base-TX 空闲码形测试模式： 1 = 启用 100Base-TX 空闲码形 0 = 正常运行 启用后，100Base-TX 空闲码形由寄存器 0x0428 的位 [5] 和寄存器 0x0027 的位 [3:0] 位决定。

表 8-76. 0x0428 深度断电控制寄存器 (DPDWN) (续)

位	名称	类型	默认值	功能
3	深度断电速度	R/W	0	深度断电速度选择： 1 = 退出深度断电所需时长为 50ms 0 = 退出深度断电所需时长为 100ms
2	深度断电使能	R/W	0	深度断电使能： 1 = 激活深度断电 0 = 正常运行 备注 如果设置该位，DP83822 将进入深度断电模式。深度断电模式要求先通过寄存器访问（设置寄存器 0x0000 中的位 [11] = “1”）或使用 INT/PWDN_N 引脚启用 IEEE 断电
1:0	保留	R/W	0	保留

表 8-77. 0x0450 DSP 配置寄存器 6 (DSPCR6)

位	名称	类型	默认值	功能
15:14	保留	R/W	00	保留
13	均衡器校准旁路	R/W	0	1 = 旁路均衡器校准
12:0	保留	R/W	0 0001 0100 0001	保留

表 8-78. 0x0456 通用配置寄存器 (GENCFG)

位	名称	类型	默认值	功能
15:4	保留	R/W	0	保留
3	最小 IPG 使能	R/W	1	最小 IPG 使能： 1 = 启用最小数据包间隙（IPG 设置为 120ns） 0 = IPG 设置为 0.20 μs 注意： 仅在采用 MII MAC IF 配置时，才能使用小于 200ns 的 IPG。
2:0	保留	R/W	0	保留

表 8-79. 0x0460 LED 配置寄存器 #1 (LEDCFG1)

位	名称	类型	默认值	功能
15:12	保留	R	0	保留

表 8-79. 0x0460 LED 配置寄存器 #1 (LEDCFG1) (续)

位	名称	类型	默认值	功能
11:8	LED_1 控制	R/W	0101	LED_1 控制： 选择 LED_1 的源。 0000 = 链路正常 0001 = RX/TX 活动 0010 = TX 活动 0011 = RX 活动 0100 = 冲突 0101 = 速度，对于 100Base-TX 为高电平 0110 = 速度，对于 10Base-Te 为高电平 0111 = 全双工 1000 = 链路正常/在发生 TX/RX 活动时闪烁 1001 = 主动延展信号 1010 = MII 链路 (100BT+FD) 1011 = LPI 模式 (EEE) 1100 = TX/RX MII 错误 1101 = 链路丢失 1110 = 发生 PRBS 错误时闪烁 1111 = 保留 链路中断，LED 在读取 BMCR 寄存器 (地址 0x0001) 之前保持亮起状态。 针对 PRBS 错误闪烁，LED 针对单个错误保持亮起状态，并且在清除 BICSR1 寄存器 (地址 0x001B) 之前保持亮起状态。
7:4	LED_3 控制 (RX_D3)	R/W	0101	LED_3 控制： 选择 RX_D3 的源。请参考位 [11:8] 获取源列表。
3:0	保留	R/W	0001	保留

表 8-80. 0x0461 IO MUX GPIO 控制寄存器 (IOCTRL)

位	名称	类型	默认值	功能
15:5	保留	R/W	0000 0100 000	保留

表 8-80. 0x0461 IO MUX GPIO 控制寄存器 (IOCTRL) (续)

位	名称	类型	默认值	功能
4:1	MAC 阻抗控制	R/W	1 000	MAC 阻抗控制： MAC 接口阻抗控制可设置 MAC RX I/O 的串联端接。 0 000 = 99.25 Ω 0 001 = 91.13 Ω 0 010 = 84.24 Ω 0 011 = 78.31 Ω 0 100 = 73.17 Ω 0 101 = 68.65 Ω 0 110 = 64.66 Ω 0 111 = 61.11 Ω 1 000 = 58.07 Ω (默认设置) 1 001 = 55.18 Ω 1 010 = 52.57 Ω 1 011 = 50.20 Ω 1 100 = 48.03 Ω 1 101 = 46.04 Ω 1 110 = 44.20 Ω 1 111 = 42.51 Ω
0	保留	R/W	0	保留

表 8-81. 0x0462 IO MUX GPIO 控制寄存器 #1 (IOCTRL1)

位	名称	类型	默认值	功能
15	保留	R	0	保留
14:12	RX_D3 / GPIO_3 时钟源	R/W	000	时钟源： 如果 RX_D3 配置为来自位 [10:8] 的时钟源，则以下字段决定基准 000 = MAC IF 时钟 001 = XI 时钟 (来自 XI 引脚的直通时钟) 010 = 内部基准时钟：25MHz 011 = 保留 100 = RMII 主模式基准时钟：50MHz 101 = 保留 110 = 自由运行时钟：125MHz 111 = 恢复时钟：125MHz MAC IF 时钟：MII 模式时钟频率为 25MHz；RMII 模式时钟频率为 50MHz；RGMII 模式时钟频率为 25MHz。 RMII 主模式基准时钟：在 RMII 主模式下等于 MAC IF 时钟。
11	保留	R	0	保留
10:8	RX_D3 / GPIO_3 控制	R/W	000	RX_D3 GPIO 配置： 000 = 正常运行 001 = LED_3 (默认设置：速度，对于 100Base-TX 为高电平) 010 = WoL 011 = 根据位 [14:12] 设置时钟基准 100 = IEEE 1588 TX 指示 101 = IEEE 1588 RX 指示 110 = 常量“0” 111 = 常量“1”

表 8-81. 0x0462 IO MUX GPIO 控制寄存器 #1 (IOCTRL1) (续)

位	名称	类型	默认值	功能
7	保留	R	0	保留
6:4	LED_1 / GPIO_1 时钟源	R/W	000	时钟源： 如果 LED_1 配置为来自位 [2:0] 的时钟源，则以下字段决定基准 000 = MAC IF 时钟 001 = XI 时钟 (来自 XI 引脚的直通时钟) 010 = 内部基准时钟：25MHz 011 = 保留 100 = RMII 主模式基准时钟：50MHz 101 = 保留 110 = 自由运行时钟：125MHz 111 = 恢复时钟：125MHz MAC IF 时钟：MII 模式时钟频率为 25MHz；RMII 模式时钟频率为 50MHz；RGMII 模式时钟频率为 25MHz。 RMII 主模式基准时钟：在 RMII 主模式下等于 MAC IF 时钟。
3	保留	R	0	保留
2:0	LED_1 / GPIO_1 控制	R/W、RH	000	LED_1 GPIO 配置： 000 = 三态 001 = LED_1 (默认设置：速度，对于 100Base-TX 为高电平) 010 = WoL 011 = 根据位 [6:4] 设置时钟基准 100 = IEEE 1588 TX 指示 101 = IEEE 1588 RX 指示 110 = 常量“0” 111 = 常量“1”

表 8-82. 0x0463 IO MUX GPIO 控制寄存器 #2 (IOCTRL2)

位	名称	类型	默认值	功能
15:7	保留	R	0	保留
6:4	COL / GPIO_2 时钟源	R/W	000	时钟源： 如果 COL 配置为来自位 [2:0] 的时钟源，则以下字段决定基准 000 = MAC IF 时钟 001 = XI 时钟 (来自 XI 引脚的直通时钟) 010 = 内部基准时钟：25MHz 011 = 保留 100 = RMII 主模式基准时钟：50MHz 101 = 保留 110 = 自由运行时钟：125MHz 111 = 恢复时钟：125MHz MAC IF 时钟：MII 模式时钟频率为 25MHz；RMII 模式时钟频率为 50MHz；RGMII 模式时钟频率为 25MHz。 RMII 主模式基准时钟：在 RMII 主模式下等于 MAC IF 时钟。
3	保留	R	0	保留

表 8-82. 0x0463 IO MUX GPIO 控制寄存器 #2 (IOCTRL2) (续)

位	名称	类型	默认值	功能
2:0	COL / GPIO_2 控制	R/W	000	COL GPIO 配置： 000 = 正常运行 001 = MLED (寄存器 0x0025) 010 = WoL 011 = 根据位 [6:4] 设置时钟基准 100 = IEEE 1588 TX 指示 101 = IEEE 1588 RX 指示 110 = 常量 “0” 111 = 常量 “1”

表 8-83. 0x0465 光纤通用配置寄存器 (FIBER GENCFG)

位	名称	类型	默认值	功能
15:1	保留	R/W	1111 1111 0000 000	保留
0	100Base-FX 信号极性检测	R/W	0	100Base-FX 信号极性检测： 1 = 信号检测为低电平有效 0 = 信号检测为高电平有效 当设置为高电平有效时，如果 SD 引脚检测到低电平状态 (SD = “0”)，链路将会丢弃。 当设置为低电平有效时，如果 SD 引脚检测到高电平状态 (SD = “1”)，链路将会丢弃。 注意： 要在 LED_1 (引脚 #24) 上启用 100Base-FX 信号检测，请设置 SD_EN = “1”

表 8-84. 0x0467 自举锁存寄存器 #1 (SOR1)

位	名称	类型	默认值	功能
15:14	RX_D1 自举模式	R、RH	00	RX_D1 自举模式： 00 = 模式 1 01 = 模式 2 10 = 模式 3 11 = 模式 4 有关 PHY 配置的信息，请参阅数据表中的自举部分。 注意： 位值 (“00”、“01”、“10”、“11”) 仅用于指示自举模式，不反映数据表自举部分中定义的相同位序列。
13:12	RX_D0 自举模式	R、RH	00	RX_D0 自举模式： 使用该寄存器中的位 [15:14] 定义的相同基准。
11:10	COL 自举模式	R、RH	11	COL 自举模式： 使用该寄存器中的位 [15:14] 定义的相同基准。
9:8	RX_ER 自举模式	R、RH	11	RX_ER 自举模式： 使用该寄存器中的位 [15:14] 定义的相同基准。
7:6	CRS 自举模式	R、RH	11	CRS 自举模式： 使用该寄存器中的位 [15:14] 定义的相同基准。
5:4	RX_DV 自举模式	R、RH	00	RX_DV 自举模式： 使用该寄存器中的位 [15:14] 定义的相同基准。
3:2	保留	R	00	保留

表 8-84. 0x0467 自举锁存寄存器 #1 (SOR1) (续)

位	名称	类型	默认值	功能
1:0	LED_0 自举模式	R、RH	11	LED_0 自举模式： 00 = 模式 1 01 = 保留 10 = 保留 11 = 模式 4 有关 PHY 配置的信息，请参阅数据表中的自举部分。 注意： 位值 (“00”、 “01”、 “10”、 “11”) 仅用于指示自举模式，不反映数据表自举部分中定义的相同位序列。

表 8-85. 0x0468 自举锁存寄存器 #2 (SOR2)

位	名称	类型	默认值	功能
15:4	保留	R	0	保留
3:2	RX_D3 自举模式	R、RH	00	RX_D3 自举模式： 使用寄存器 0x0467 中的位 [15:14] 定义的相同基准。
1:0	RX_D2 自举模式	R、RH	00	RX_D2 自举模式： 使用寄存器 0x0467 中的位 [15:14] 定义的相同基准。

表 8-86. 0x0469 LED 配置寄存器 #2 (LEDCFG2)

位	名称	类型	默认值	功能
15:11	保留	R	0	保留
10	LED_1 极性	R/W	0	LED_1 极性： 1 = 高电平有效 0 = 低电平有效 值取决于 LED_1 引脚上的拉电阻配置。
9	LED_1 强制覆盖值	R/W	0	LED_1 强制覆盖值： 1 = LED_1 强制高电平 0 = LED_1 强制低电平
8	LED_1 强制覆盖使能	R/W	0	LED_1 强制覆盖使能： 1 = 启用强制覆盖 0 = 禁用强制覆盖 启用后，该寄存器中的位 [9] 决定 LED_1 的状态。
7	保留	R	0	保留
6	LED_3 极性	R/W	1	LED_3 极性： 1 = 高电平有效 0 = 低电平有效
5	LED_3 强制覆盖值	R/W	0	LED_3 强制覆盖值： 1 = RX_D3 强制高电平 0 = RX_D3 强制低电平
4	LED_3 强制覆盖使能	R/W	0	LED_3 强制覆盖使能： 1 = 启用强制覆盖 0 = 禁用强制覆盖 启用后，该寄存器中的位 [5] 决定 RX_D3 的状态。
3:0	保留	R	0	保留

表 8-87. 0x04A0 接收配置寄存器 (RXFCFG)

位	名称	类型	默认值	功能
15:14	位半字节交换	R/W	00	位半字节交换： 00 = 正常顺序、无交换 (RXD[3:0]) 01 = 交换位顺序 (RXD[0:3]) 10 = 交换半字节顺序 (RXD[3:0]、RXD[7:4]) 11 = 交换每个半字节中的位顺序 (RXD[4:7]、RXD[0:3])
13	SFD 字节	R/W	0	SFD 字节搜索： 1 = SFD 为 0x5D (即接收模块搜索 0x5D) 0 = SFD 为 0xD5 (即接收模块搜索 0xD5)
12	CRC 栅极	R/W	1	CRC 门： 1 = 指示不良 CRC 会门控魔术包或码形 0 = 指示不良 CRC 不会门控魔术包或码形 如果魔术包具有坏的 CRC，那么使能时没有指示 (状态、中断、GPIO)。
11	局域网唤醒电平变化指示清除	W、RH/W1S	0	局域网唤醒电平变化指示清除： 如果为电平变化模式设置了 WoL 指示，则写入后该位会清除电平。
10:9	局域网唤醒脉冲指示选择	R/W	00	局域网唤醒脉冲指示选择： 仅当 WoL 指示设置为脉冲模式时有效。 00 = 8 个时钟周期 (125MHz 时钟) 01 = 16 个时钟周期 10 = 32 个时钟周期 11 = 64 个时钟周期
8	局域网唤醒指示选择	R/W	0	局域网唤醒指示选择： 1 = 电平变化模式 0 = 脉冲模式
7	局域网唤醒使能	R/W	0	局域网唤醒使能： 1 = 启用局域网唤醒 (WoL) 0 = 正常运行
6	位屏蔽标志	R/W	0	位屏蔽标志
5	安全开机使能	R/W	0	使能魔术包安全唤醒密码
4:2	保留	R/W	0	保留
1	WoL 码形使能	R/W	0	使能接收到具有所配置码形的数据包时中断
0	局域网唤醒魔术包使能	R/W	0	使能接收到魔术包时中断

表 8-88. 0x04A1 接收状态寄存器 (RXFS)

位	名称	类型	默认值	功能
15:13	保留	R	0	保留
12	局域网唤醒中断源	R/W	0	局域网唤醒中断源： 寄存器 0x0013 的位 [1] 的中断源。 1 = WoL 中断 0 = 数据极性中断 使能局域网唤醒时，该位自动设置为局域网唤醒中断。
11:8	保留	R	0	保留

表 8-88. 0x04A1 接收状态寄存器 (RXFS) (续)

位	名称	类型	默认值	功能
7	SFD 误差	R、RC、RH/W1S	0	SFD 错误： 1 = 具有 SFD 错误的数据包 0 = 无 SFD 错误
6	不良 CRC	R、RC、RH/W1S	0	不良 CRC： 1 = 接收到不良 CRC 0 = 未接收到不良 CRC
5	安全开机破解标志	R、RC、RH/W1S	0	安全开机破解标志： 1 = 在魔术包中检测到无效密码 0 = 有效的安全唤醒密码
4:2	保留	R、RC、RH/W1S	0	保留
1	WoL 码形状态	R、RC、RH/W1S	0	WoL 码形状态： 1 = 接收到具有所配置码形的有效数据包 0 = 未接收到具有所配置码形的有效数据包
0	局域网唤醒魔术包状态	R、RC、RH/W1S	0	局域网唤醒魔术包状态： 1 = 接收到有效魔术包 0 = 未接收到有效魔术包

表 8-89. 0x04A2 接收完美匹配数据寄存器 #1 (RXFPMD1)

位	名称	类型	默认值	功能
15:8	MAC 目标地址字节 4	R/W	0	完美匹配数据： 配置为 MAC 目标地址
7:0	MAC 目标地址字节 5	R/W	0	完美匹配数据： 配置为 MAC 目标地址

表 8-90. 0x04A3 接收完美匹配数据寄存器 #2 (RXFPMD2)

位	名称	类型	默认值	功能
15:8	MAC 目标地址字节 2	R/W	0	完美匹配数据： 配置为 MAC 目标地址
7:0	MAC 目标地址字节 3	R/W	0	完美匹配数据： 配置为 MAC 目标地址

表 8-91. 0x04A4 接收完美匹配数据寄存器 #3 (RXFPMD3)

位	名称	类型	默认值	功能
15:8	MAC 目标地址字节 0	R/W	0	完美匹配数据： 配置为 MAC 目标地址
7:0	MAC 目标地址字节 1	R/W	0	完美匹配数据： 配置为 MAC 目标地址

表 8-92. 0x04A5 接收安全唤醒密码寄存器 #1 (RXFSOP1)

位	名称	类型	默认值	功能
15:8	安全唤醒密码字节 1	R/W	0	安全唤醒密码选择： 魔术包安全唤醒密码

表 8-92. 0x04A5 接收安全唤醒密码寄存器 #1 (RXFSOP1) (续)

位	名称	类型	默认值	功能
7:0	安全唤醒密码字节 0	R/W	0	安全唤醒密码选择： 魔术包安全唤醒密码

表 8-93. 0x04A6 接收安全唤醒密码寄存器 #2 (RXFSOP2)

位	名称	类型	默认值	功能
15:8	安全唤醒密码字节 3	R/W	0	安全唤醒密码选择： 魔术包安全唤醒密码
7:0	安全唤醒密码字节 2	R/W	0	安全唤醒密码选择： 魔术包安全唤醒密码

表 8-94. 0x04A7 接收安全唤醒密码寄存器 #3 (RXFSOP3)

位	名称	类型	默认值	功能
15:8	安全唤醒密码字节 5	R/W	0	安全唤醒密码选择： 魔术包安全唤醒密码
7:0	安全唤醒密码字节 4	R/W	0	安全唤醒密码选择： 魔术包安全唤醒密码

表 8-95. 0x04A8 接收码形寄存器 #1 (RXFPAT1)

位	名称	类型	默认值	功能
15:8	码形字节 1	R/W	0	码形配置： 配置码形的字节 1
7:0	码形字节 0	R/W	0	码形配置： 配置码形的字节 0

表 8-96. 0x04A9 接收码形寄存器 #2 (RXFPAT2)

位	名称	类型	默认值	功能
15:8	码形字节 3	R/W	0	码形配置： 配置码形的字节 3
7:0	码形字节 2	R/W	0	码形配置： 配置码形的字节 2

表 8-97. 0x04AA 接收码形寄存器 #3 (RXFPAT3)

位	名称	类型	默认值	功能
15:8	码形字节 5	R/W	0	码形配置： 配置码形的字节 5
7:0	码形字节 4	R/W	0	码形配置： 配置码形的字节 4

表 8-98. 0x04AB 接收码形寄存器 #4 (RXFPAT4)

位	名称	类型	默认值	功能
15:8	码形字节 7	R/W	0	码形配置： 配置码形的字节 7
7:0	码形字节 6	R/W	0	码形配置： 配置码形的字节 6

表 8-99. 0x04AC 接收码形寄存器 #5 (RXFPAT5)

位	名称	类型	默认值	功能
15:8	码形字节 9	R/W	0	码形配置： 配置码形的字节 9
7:0	码形字节 8	R/W	0	码形配置： 配置码形的字节 8

表 8-100. 0x04AD 接收码形寄存器 #6 (RXFPAT6)

位	名称	类型	默认值	功能
15:8	码形字节 11	R/W	0	码形配置： 配置码形的字节 11
7:0	码形字节 10	R/W	0	码形配置： 配置码形的字节 10

表 8-101. 0x04AE 接收码形寄存器 #7 (RXFPAT7)

位	名称	类型	默认值	功能
15:8	码形字节 13	R/W	0	码形配置： 配置码形的字节 13
7:0	码形字节 12	R/W	0	码形配置： 配置码形的字节 12

表 8-102. 0x04AF 接收码形寄存器 #8 (RXFPAT8)

位	名称	类型	默认值	功能
15:8	码形字节 15	R/W	0	码形配置： 配置码形的字节 15
7:0	码形字节 14	R/W	0	码形配置： 配置码形的字节 14

表 8-103. 0x04B0 接收码形寄存器 #9 (RXFPAT9)

位	名称	类型	默认值	功能
15:8	码形字节 17	R/W	0	码形配置： 配置码形的字节 17
7:0	码形字节 16	R/W	0	码形配置： 配置码形的字节 16

表 8-104. 0x04B1 接收码形寄存器 #10 (RXFPAT10)

位	名称	类型	默认值	功能
15:8	码形字节 19	R/W	0	码形配置： 配置码形的字节 19
7:0	码形字节 18	R/W	0	码形配置： 配置码形的字节 18

表 8-105. 0x04B2 接收码形寄存器 #11 (RXFPAT11)

位	名称	类型	默认值	功能
15:8	码形字节 21	R/W	0	码形配置： 配置码形的字节 21

表 8-105. 0x04B2 接收码形寄存器 #11 (RXFPAT11) (续)

位	名称	类型	默认值	功能
7:0	码形字节 20	R/W	0	码形配置： 配置码形的字节 20

表 8-106. 0x04B3 接收码形寄存器 #12 (RXFPAT12)

位	名称	类型	默认值	功能
15:8	码形字节 23	R/W	0	码形配置： 配置码形的字节 23
7:0	码形字节 22	R/W	0	码形配置： 配置码形的字节 22

表 8-107. 0x04B4 接收码形寄存器 #13 (RXFPAT13)

位	名称	类型	默认值	功能
15:8	码形字节 25	R/W	0	码形配置： 配置码形的字节 25
7:0	码形字节 24	R/W	0	码形配置： 配置码形的字节 24

表 8-108. 0x04B5 接收码形寄存器 #14 (RXFPAT14)

位	名称	类型	默认值	功能
15:8	码形字节 27	R/W	0	码形配置： 配置码形的字节 27
7:0	码形字节 26	R/W	0	码形配置： 配置码形的字节 26

表 8-109. 0x04B6 接收码形寄存器 #15 (RXFPAT15)

位	名称	类型	默认值	功能
15:8	码形字节 29	R/W	0	码形配置： 配置码形的字节 29
7:0	码形字节 28	R/W	0	码形配置： 配置码形的字节 28

表 8-110. 0x04B7 接收码形寄存器 #16 (RXFPAT16)

位	名称	类型	默认值	功能
15:8	码形字节 31	R/W	0	码形配置： 配置码形的字节 31
7:0	码形字节 30	R/W	0	码形配置： 配置码形的字节 30

表 8-111. 0x04B8 接收码形寄存器 #17 (RXFPAT17)

位	名称	类型	默认值	功能
15:8	码形字节 33	R/W	0	码形配置： 配置码形的字节 33

表 8-111. 0x04B8 接收码形寄存器 #17 (RXFPAT17) (续)

位	名称	类型	默认值	功能
7:0	码形字节 32	R/W	0	码形配置： 配置码形的字节 32

表 8-112. 0x04B9 接收码形寄存器 #18 (RXFPAT18)

位	名称	类型	默认值	功能
15:8	码形字节 35	R/W	0	码形配置： 配置码形的字节 35
7:0	码形字节 34	R/W	0	码形配置： 配置码形的字节 34

表 8-113. 0x04BA 接收码形寄存器 #19 (RXFPAT19)

位	名称	类型	默认值	功能
15:8	码形字节 37	R/W	0	码形配置： 配置码形的字节 37
7:0	码形字节 36	R/W	0	码形配置： 配置码形的字节 36

表 8-114. 0x04BB 接收码形寄存器 #20 (RXFPAT20)

位	名称	类型	默认值	功能
15:8	码形字节 39	R/W	0	码形配置： 配置码形的字节 39
7:0	码形字节 38	R/W	0	码形配置： 配置码形的字节 38

表 8-115. 0x04BC 接收码形寄存器 #21 (RXFPAT21)

位	名称	类型	默认值	功能
15:8	码形字节 41	R/W	0	码形配置： 配置码形的字节 41
7:0	码形字节 40	R/W	0	码形配置： 配置码形的字节 40

表 8-116. 0x04BD 接收码形寄存器 #22 (RXFPAT22)

位	名称	类型	默认值	功能
15:8	码形字节 43	R/W	0	码形配置： 配置码形的字节 43
7:0	码形字节 42	R/W	0	码形配置： 配置码形的字节 42

表 8-117. 0x04BE 接收码形寄存器 #23 (RXFPAT23)

位	名称	类型	默认值	功能
15:8	码形字节 45	R/W	0	码形配置： 配置码形的字节 45

表 8-117. 0x04BE 接收码形寄存器 #23 (RXFPAT23) (续)

位	名称	类型	默认值	功能
7:0	码形字节 44	R/W	0	码形配置： 配置码形的字节 44

表 8-118. 0x04BF 接收码形寄存器 #24 (RXFPAT24)

位	名称	类型	默认值	功能
15:8	码形字节 47	R/W	0	码形配置： 配置码形的字节 47
7:0	码形字节 46	R/W	0	码形配置： 配置码形的字节 46

表 8-119. 0x04C0 接收码形寄存器 #25 (RXFPAT25)

位	名称	类型	默认值	功能
15:8	码形字节 49	R/W	0	码形配置： 配置码形的字节 49
7:0	码形字节 48	R/W	0	码形配置： 配置码形的字节 48

表 8-120. 0x04C1 接收码形寄存器 #26 (RXFPAT26)

位	名称	类型	默认值	功能
15:8	码形字节 51	R/W	0	码形配置： 配置码形的字节 51
7:0	码形字节 50	R/W	0	码形配置： 配置码形的字节 50

表 8-121. 0x04C2 接收码形寄存器 #27 (RXFPAT27)

位	名称	类型	默认值	功能
15:8	码形字节 53	R/W	0	码形配置： 配置码形的字节 53
7:0	码形字节 52	R/W	0	码形配置： 配置码形的字节 52

表 8-122. 0x04C3 接收码形寄存器 #28 (RXFPAT28)

位	名称	类型	默认值	功能
15:8	码形字节 55	R/W	0	码形配置： 配置码形的字节 55
7:0	码形字节 54	R/W	0	码形配置： 配置码形的字节 54

表 8-123. 0x04C4 接收码形寄存器 #29 (RXFPAT29)

位	名称	类型	默认值	功能
15:8	码形字节 57	R/W	0	码形配置： 配置码形的字节 57

表 8-123. 0x04C4 接收码形寄存器 #29 (RXFPAT29) (续)

位	名称	类型	默认值	功能
7:0	码形字节 56	R/W	0	码形配置： 配置码形的字节 56

表 8-124. 0x04C5 接收码形寄存器 #30 (RXFPAT30)

位	名称	类型	默认值	功能
15:8	码形字节 59	R/W	0	码形配置： 配置码形的字节 59
7:0	码形字节 58	R/W	0	码形配置： 配置码形的字节 58

表 8-125. 0x04C6 接收码形寄存器 #31 (RXFPAT31)

位	名称	类型	默认值	功能
15:8	码形字节 61	R/W	0	码形配置： 配置码形的字节 61
7:0	码形字节 60	R/W	0	码形配置： 配置码形的字节 60

表 8-126. 0x04C7 接收码形寄存器 #32 (RXFPAT32)

位	名称	类型	默认值	功能
15:8	码形字节 63	R/W	0	码形配置： 配置码形的字节 63
7:0	码形字节 62	R/W	0	码形配置： 配置码形的字节 62

表 8-127. 0x04C8 接收码形字节掩码寄存器 #1 (RXFPBM1)

位	名称	类型	默认值	功能
15:0	码形字节 0 至 15	R/W	0	码形字节掩码配置： 为字节 0 至 15 配置掩码。 对于每个字节，“1”表示字节被屏蔽。

表 8-128. 0x04C9 接收码形字节掩码寄存器 #2 (RXFPBM2)

位	名称	类型	默认值	功能
15:0	码形字节 16 至 31	R/W	0	码形字节掩码配置： 为字节 16 至 31 配置掩码。 对于每个字节，“1”表示字节被屏蔽。

表 8-129. 0x04CA 接收码形字节掩码寄存器 #3 (RXFPBM3)

位	名称	类型	默认值	功能
15:0	码形字节 32 至 47	R/W	0	码形字节掩码配置： 为字节 32 至 47 配置掩码。 对于每个字节，“1”表示字节被屏蔽。

表 8-130. 0x04CB 接收码形字节掩码寄存器 #4 (RXFPBM4)

位	名称	类型	默认值	功能
15:0	码形字节 48 至 63	R/W	0	码形字节掩码配置： 为字节 48 至 63 配置掩码。 对于每个字节，“1”表示字节被屏蔽。

表 8-131. 0x04CC 接收码形控制寄存器 (RXFPATC)

位	名称	类型	默认值	功能
15:6	保留	R	0	保留
5:0	码形起点	R/W	01100	码形起点： SFD 之后的字节数 (RX 数据包开始与配置的模式进行比较的位置)。 00000 = 从 SFD 之后的第 1 个字节开始比较 00001 = 从 SFD 之后的第 2 个字节中开始比较 01100 = 从第 13 个字节开始比较 (默认) 默认设置为 0xC, 表示码形比较在源地址和目标地址之后开始, 因为每个地址为 6 字节。

表 8-132. 0x04D0 节能以太网配置寄存器 #2 (EEECFG2)

位	名称	类型	默认值	功能
15	保留	R	0	保留
14	TX_ER 用于 LPI 请求	R/W	0	TX_ER 用于 LPI 请求： 1 = TX_ER 用于 LPI 请求 0 = TX_ER 未用于 LPI 请求
13:7	保留	R	00 0011 0	保留
6:5	TX_ER 引脚选择	R/W	00	TX_ER 引脚选择： 00 = 未选择引脚 01 = INT/PWDN_N 10 = COL/GPIO 11 = 未选择引脚
4:0	保留	R	0 0010	保留

表 8-133. 0x04D1 节能以太网配置寄存器 #2 (EEECFG3)

位	名称	类型	默认值	功能
15:4	保留	R/W	0000 0001 1000	保留
3	EEE 功能旁路	R/W	1	EEE 通告旁路： 1 = 位 [0] 决定节 EEE 自动协商功能 0 = MMD3 和 MMD7 决定 EEE 自动协商功能 允许自动协商期间的 EEE 通告由寄存器 0x04D1 位 [0] (而非下一页寄存器 (MMD7 中的寄存器 0x003C 与寄存器 0x003D)) 确定。
2	EEE 下一页禁用	R/W	0	EEE 下一页禁用： 1 = 禁用 EEE 下一页接收 0 = 启用 EEE 下一页接收
1	EEE RX 路径关断	R/W	1	EEE RX 路径关断： 1 = 在 LPI_Quiet 时, 启用模拟 RX 路径的关断 0 = 在 LPI_Quiet 期间, 模拟 RX 路径处于活动状态

表 8-133. 0x04D1 节能以太网配置寄存器 #2 (EEECFG3) (续)

位	名称	类型	默认值	功能
0	EEE 功能使能	R/W、RH	1	EEE 功能使能： 1 = PHY 支持 EEE 功能 0 = PHY 不支持 EEE 功能 启用时，自动协商根据 MMD7 中的寄存器 0x003C 与寄存器 0x003D 协商为 EEE 模式。 禁用时，MMD3 中的寄存器 0x0014、MMD7 中的寄存器 0x003C 和寄存器 0x003D 将被忽略。 必须向该位写入 0 (无论使用何种自举配置) 才能禁用 EEE。

表 8-134. 0x04D4 TLOOP 带宽控制寄存器 1 (TLBCR1)

位	名称	类型	默认值	功能
15:0	保留	R/W	0111 0010 0010 0000	保留

表 8-135. 0x04D5 TLOOP 带宽控制寄存器 2 (TLBCR2)

位	名称	类型	默认值	功能
15:0	保留	R/W	1111 1011 1100 0001	保留

表 8-136. 0x04D6 TLOOP 带宽控制寄存器 3 (TLBCR3)

位	名称	类型	默认值	功能
15:0	保留	R/W	0000 0001 1100 0001	保留

表 8-137. 0x3000 MMD3 PCS 控制寄存器 #1 (MMD3_PCS_CTRL_1)

位	名称	类型	默认值	功能
15	PCS 复位	R/W、W1S	0	PCS 复位： 1 = MMD3、MMD7 以及 PCS 寄存器的软复位 0 = 正常运行 复位会清除 MMD3、MMD7 以及 PCS 寄存器。复位不会清除供应商特定寄存器 (DEVAD = 31)。
14:11	保留	R	000 0	保留
10	RX 时钟可停止	R/W	1	RX 时钟可停止： 1 = 在 LPI 期间接收时钟可停止 0 = 接收时钟不可停止
9:0	保留	R	00 0000 0000	保留

表 8-138. 0x3001 MMD3 PCS 状态寄存器 #1 (MMD3_PCS_STATUS_1)

位	名称	类型	默认值	功能
15:12	保留	R	0	保留
11	TX LPI 已收到	R	0	TX LPI 已收到： 1 = TX PCS 已收到 LPI 0 = 未收到 LPI

表 8-138. 0x3001 MMD3 PCS 状态寄存器 #1 (MMD3_PCS_STATUS_1) (续)

位	名称	类型	默认值	功能
10	RX LPI 已收到	R	0	RX LPI 已收到： 1 = RX PCS 已收到 LPI 0 = 未收到 LPI
9	TX LPI 指示	R	0	TX LPI 指示： 1 = TX PCS 当前正在接收 LPI 0 = TX PCS 当前未接收 LPI
8	RX LPI 指示	R	0	RX LPI 指示： 1 = RX PCS 当前正在接收 LPI 0 = RX PCS 当前未接收 LPI
7	保留	R	0	保留
6	TX 时钟可停止	R	1	TX 时钟可停止： 1 = MAC 可以在 LPI 期间停止时钟 0 = TX 时钟不可停止
5:0	保留	R	0	保留

表 8-139. 0x3014 MMD3 节能以太网功能寄存器 (MMD3_EEE_CAPABILITY)

位	名称	类型	默认值	功能
15:3	保留	R	0	保留
2	EEE 1Gbps 使能	R	0	EEE 1Gbps 使能： 1 = EEE 支持 1000Base-T 0 = EEE 不支持 1000Base-T
1	EEE 100Mbps 使能	R	1	EEE 100Mbps 使能： 1 = EEE 支持 100Base-TX 0 = EEE 不支持 100Base-TX
0	保留	R	0	保留

表 8-140. 0x3016 MMD3 唤醒错误计数器寄存器 (MMD3_WAKE_ERR_CNT)

位	名称	类型	默认值	功能
15:0	EEE 唤醒错误计数器	R、RC	0	EEE 唤醒错误计数器： 该寄存器对唤醒时间故障进行计数，PHY 未能在特定的 PHY 类型所需时间以内完成正常的唤醒序列。 该计数器会在读取后清零，并且在溢出情况下保持全 1 状态。PCS 复位也会清除该寄存器。

表 8-141. 0x703C MMD7 节能以太网通告寄存器 (MMD7_EEE_ADVERTISEMENT)

位	名称	类型	默认值	功能
15:2	保留	R	0	保留
1	通告 100Base-TX EEE	R/W、RH	1	通告 100Base-TX EEE： 1 = 通告 100Base-TX 的节能以太网功能 0 = 不通告节能以太网功能
0	保留	R	0	保留

表 8-142. 0x703D MMD7 节能以太网链路伙伴功能寄存器 (MMD7_EEE_LP_ABILITY)

位	名称	类型	默认值	功能
15:2	保留	R	0	保留
1	链路伙伴 EEE 功能	R	0	链路伙伴 EEE 功能： 1 = 链路伙伴通告 100Base-TX 的 EEE 功能 0 = 链路伙伴不通告 100Base-TX 的 EEE 功能
0	保留	R	0	保留

9 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。


9.1 应用信息

DP83822 是一个单端口 10/100Mbps 以太网 PHY，支持通过 MII、RMII 或 RGMII 连接到以太网 MAC。对于与以太网介质的连接，通过 IEEE 802.3 定义的介质相关接口进行。

将该器件用于以太网应用时，必须满足特定要求才能够保持正常运行。以下各小节旨在帮助选择合适的元件并完成所需的电路连接。

9.2 典型应用

图 9-1 显示了 DP83822 的典型应用。本节提供了更多典型的应用示例。



Copyright © 2016, Texas Instruments Incorporated

图 9-1. DP83822 典型应用

9.2.1 TPI 网络电路

图 9-2 为推荐的 10/100Mbps 的双绞线接口网络电路。如果 PCB 和元件特性发生变化，则需要测试应用，以验证电路是否满足预期应用的要求。

变压器的中心抽头必须连接到模拟电源轨 (AVD)，并使去耦电容器靠近变压器。所有电阻器和电容器应尽可能靠近器件放置。




图 9-2. TPI 网络电路

9.2.1.1 设计要求

DP83822 在 TPI 操作模式下 (100BASE-TX 或 10BASE-Te) 的设计要求为：

1. AVD 电源 = 3.3V 或 1.8V
2. 中心抽头电源 = AVD 电源
3. VDDIO 电源 = 3.3V、2.5V 或 1.8V
4. 基准时钟输入 = 25MHz 或 50MHz (RMII 从模式)

9.2.1.2 详细设计过程

有关 TPI 网络电路的详细设计过程，请参阅 [节 9.2.2.2](#)。


9.2.1.3 应用曲线

有关预期的 TPI 网络 MDI 曲线，请参阅 [图 6-18](#)、[图 6-19](#) 和 [图 6-21](#)。

9.2.2 光纤网络电路

图 9-3 显示了 100Mbps 光纤网络的推荐电路。如果 PCB 和元件特性发生变化，则需要测试应用，以验证电路是否满足预期应用的要求。请注意，当设计带有支持 LVPECL 信令的光纤收发器的 DP83822 时，需要外部端接网络。DP83822 EVM 原理图中包含了外部端接网络示例。

所有电阻器和电容器必须尽可能靠近光纤收发器放置。



Copyright © 2016, Texas Instruments Incorporated

图 9-3. 光纤网络电路

9.2.2.1 设计要求

9.2.2.1.1 时钟要求

DP83822 支持外部 CMOS 级振荡器源或带有外部晶体的内部振荡器。

9.2.2.1.1.1 振荡器

如果采用外部时钟源，那么 XI 必须连接至时钟源，XO 必须保持悬空状态。振荡器的幅度必须为 VDDIO 的额定电压。

备注

DP83822 要求在 PoR 时存在时钟。如果时钟延迟，建议在 XI 处下拉，以避免杂散信号闕锁效应。

9.2.2.1.1.2 晶体

如果利用晶振运行，建议使用 25MHz 的并联 20pF 负载晶体。图 9-4 显示晶体谐振器电路的典型连接图。负载电容值因晶体供应商而异；请咨询供应商了解建议的负载。




图 9-4. 晶体振荡器电路

表 9-1. 25MHz 振荡器规格

参数	测试条件	最小值	典型值	最大值	单位
频率			25		MHz
频率容差	包括工作温度、老化等因素	-100		100	ppm
上升/下降时间	10% - 90%			8	nsec
抖动 (短期)	Cycle-to-cycle		50	100	psec
抖动 (长期)	10ms 内的累积			1	nsec
对称性	占空比	40		60	%
负载电容			15	30	pF

表 9-2. 50MHz 振荡器规格

参数	测试条件	最小值	典型值	最大值	单位
频率			50		MHz
频率容差	包括工作温度、老化等因素	-100		100	ppm
上升/下降时间	10% - 90%			8	nsec
抖动 (短期)	Cycle-to-cycle		50		psec
抖动 (长期)	10ms 内的累积			1	nsec
对称性	占空比	40		60	%
负载电容			15	30	pF

表 9-3. 25MHz 晶体规格

参数	测试条件	最小值	典型值	最大值	单位
频率			25		MHz
频率容差	包括工作温度、老化等因素	-100		100	ppm
负载电容		10		40	pF

9.2.2.2 详细设计过程

媒体独立接口 (MII / RMII / RGMII) 能够将 DP83822 与媒体访问控制器 (MAC) 连接起来。实际上, MAC 可以是一个分立器件, 也可以集成到微处理器、CPU、FPGA 或 ASIC 之中。介质相关接口 (MDI) 能够将 DP83822 连接到以太网网络变压器, 或在与光纤收发器连接时连接至交流隔离电容器。

9.2.2.2.1 MII 布局指南

1. MII 信号为单端信号
2. 走线必须以 $50\ \Omega$ 阻抗接地
3. 应尽量缩短走线长度, 建议长度小于 2 英寸, 最大长度小于 6 英寸

9.2.2.2.2 RMII 布局指南

1. RMII 信号为单端信号
2. 走线必须以 $50\ \Omega$ 阻抗接地
3. 应尽量缩短走线长度, 建议长度小于 2 英寸, 最大长度小于 6 英寸

9.2.2.2.3 RGMII 布局指南

1. RGMII 信号为单端信号
2. 走线必须以 $50\ \Omega$ 阻抗接地
3. 应尽量缩短走线长度, 建议长度小于 2 英寸, 最大长度小于 6 英寸
4. 使用寄存器访问, 可以在 DP83822 内部的发送和接收路径上独立地启用内部时钟延迟

9.2.2.2.4 MDI 布局指南

1. MDI 信号是差分信号。
2. 必须以 $50\ \Omega$ 的接地阻抗与 $100\ \Omega$ 的差分控制阻抗布线。
3. 将 MDI 布线至同一层的变压器上。
4. 使用金属屏蔽 RJ-45 连接器, 并且以电气方式, 将屏蔽层连接至机箱接地。
5. 避免将电源或接地点规划在磁性元件下方。
6. 请勿让电路接地平面与机箱接地平面重叠。通过在平面之间留出间隙的方式, 将机箱接地变为隔离岛, 以便确保机箱接地与电路接地相隔离。建议在机箱接地与电路接地之间连接一个 1206 (大小) 电容器, 避免金属悬空。由于空气间隙非常小, 小于 805 (尺寸) 的电容器能够产生拱形静电放电路径。


9.2.2.3 应用曲线

有关预期的光纤网络 MDI 曲线, 请参阅图 6-20。

9.3 电源相关建议

DP83822 能够在宽 I/O 电源电压范围 (3.3V、2.5V 或 1.8V) 内运行, 并可以选择两个模拟电源选项 (3.3V 或 1.8V) 中的任何一个。请注意, 在 VDDIO 与 AVD 保持稳定之前, 不得驱动输入引脚。

图 9-4 展示了建议的电源去耦合网络。



A. 最小值最靠近引脚放置

图 9-5. 电源连接

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

9.3.1 电源特性

以下数据使用 DP83822 评估模块测得。所有功率耗散数值都是在 25°C 典型温度下的标称电压下测得的。中心抽头必须连接到与模拟电源轨 (AVD) 相同的电位。

表 9-4. 电源特性 (1)

参数	测试条件	磁性电源 (mA)	AVD 电源 (mA)	VDDIO 电源 (mA)	总功耗 (mW)
3.3V AVD/CT 和 3.3V VDDIO					
100BASE-TX	MII、链路建立、无流量	22	36	15	241
	MII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包、25°C	22	36	21	261
	MII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包、-40°C	22	25	20	221
	MII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包、125°C	22	52	22	317
	RMII、链路建立、无流量	22	36	6	211
	RMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	22	36	7	215
	RGMII、链路建立、无流量	22	36	8	218
	RGMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	22	36	9	221

表 9-4. 电源特性 ⁽¹⁾ (续)

参数	测试条件	磁性电源 (mA)	AVD 电源 (mA)	VDDIO 电源 (mA)	总功耗 (mW)
10BASE-Te	MII、链路建立、无流量	2	18	7	89
	MII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	18	7	244
	RMII、链路建立、无流量	2	18	6	86
	RMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	18	6	241
	RGMII、链路建立、无流量	2	18	7	89
	RGMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	18	7	244
被动睡眠	RMII、寄存器 0x0011 中的位 [15:12] = 0b0111	2	16	6	79
主动睡眠	RMII、寄存器 0x0011 中的位 [15:12] = 0b0110	2	16	6	79
IEEE 断电	RMII、寄存器 0x0000 中的位 [11] = 1	2	4	6	40
深度断电	RMII、寄存器 0x0000 中的位 [11] = 1、寄存器 0x0428 中的位 [2] = 1	2	3	6	36
节能以太网	TX 和 RX LPI、RMII	2	17	6	83
3.3V AVD/CT 和 1.8V VDDIO					
100BASE-TX	MII、链路建立、无流量	22	36	10	209
	MII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	22	36	12	213
	RMII、链路建立、无流量	22	36	3	197
	RMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	22	36	4	199
	RGMII、链路建立、无流量	22	36	5	200
	RGMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	22	36	5	200
10BASE-Te	MII、链路建立、无流量	2	18	4	73
	MII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	18	4	228
	RMII、链路建立、无流量	2	18	3	71
	RMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	18	3	227
	RGMII、链路建立、无流量	2	18	4	73
	RGMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	18	4	228
被动睡眠	RMII、寄存器 0x0011 中的位 [15:12] = 0b0111	2	16	3	65
主动睡眠	RMII、寄存器 0x0011 中的位 [15:12] = 0b0110	2	16	3	65
IEEE 断电	RMII、寄存器 0x0000 中的位 [11] = 1	2	4	3	25
深度断电	RMII、寄存器 0x0000 中的位 [11] = 1、寄存器 0x0428 中的位 [2] = 1	2	3	3	22
节能以太网	TX 和 RX LPI、RMII	2	17	3	68

表 9-4. 电源特性 ⁽¹⁾ (续)

参数	测试条件	磁性电源 (mA)	AVD 电源 (mA)	VDDIO 电源 (mA)	总功耗 (mW)
1.8V AVD/CT 和 3.3V VDDIO					
100BASE-TX	MII、链路建立、无流量	22	36	15	154
	MII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	22	36	21	174
	RMII、链路建立、无流量	22	36	6	124
	RMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	22	36	7	128
	RGMII、链路建立、无流量	22	36	8	131
	RGMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	22	36	9	134
10BASE-Te	MII、链路建立、无流量	1	17	7	56
	MII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	17	7	142
	RMII、链路建立、无流量	1	17	6	52
	RMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	17	6	139
	RGMII、链路建立、无流量	1	17	7	56
	RGMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	17	7	142
被动睡眠	RMII、寄存器 0x0011 中的位 [15:12] = 0b0111	1	16	6	50
主动睡眠	RMII、寄存器 0x0011 中的位 [15:12] = 0b0110	1	16	6	50
IEEE 断电	RMII、寄存器 0x0000 中的位 [11] = 1	1	4	6	29
深度断电	RMII、寄存器 0x0000 中的位 [11] = 1、寄存器 0x0428 中的位 [2] = 1	1	3	6	27
节能以太网	TX 和 RX LPI、RMII	1	17	6	52

表 9-4. 电源特性 ⁽¹⁾ (续)

参数	测试条件	磁性电源 (mA)	AVD 电源 (mA)	VDDIO 电源 (mA)	总功耗 (mW)
1.8V AVD/CT 和 1.8V VDDIO					
100BASE-TX	MII、链路建立、无流量	22	36	10	122
	MII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	22	36	12	126
	RMII、链路建立、无流量	22	36	3	110
	RMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	22	36	4	112
	RGMII、链路建立、无流量	22	36	5	113
	RGMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	22	36	5	113
10BASE-Te	MII、链路建立、无流量	1	17	4	40
	MII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	17	4	126
	RMII、链路建立、无流量	1	17	3	38
	RMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	17	3	124
	RGMII、链路建立、无流量	1	17	4	40
	RGMII、链路建立、960ns IPG (100% 利用率)、1,514 字节数据包	49	17	4	126
被动睡眠	RMII、寄存器 0x0011 中的位 [15:12] = 0b0111	1	16	3	36
主动睡眠	RMII、寄存器 0x0011 中的位 [15:12] = 0b0110	1	16	3	36
IEEE 断电	RMII、寄存器 0x0000 中的位 [11] = 1	1	4	3	14
深度断电	RMII、寄存器 0x0000 中的位 [11] = 1、寄存器 0x0428 中的位 [2] = 1	1	3	3	13
节能以太网	TX 和 RX LPI、RMII	1	17	3	38

(1) 由生产测试、特性或设计指定。

9.4 布局

9.4.1 布局指南

9.4.1.1 信号布线

PCB 布线存在损耗，长布线会降低信号质量。布线必须尽可能短。除非另有说明，否则所有信号布线必须为 50 Ω 单端阻抗。差分布线必须为 50 Ω 单端和 100 Ω 差分。请务必确认阻抗始终可控。阻抗不连续性可能产生反射，从而导致发射和信号完整性问题。对于所有信号布线 (特别是差分信号对)，必须避免出现残桩。




图 9-6. 差分信号布线

在差分对内，布线必须相互平行，长度匹配。匹配的长度可充分减小延迟差异，避免增加共模噪声和发射。长度匹配对 MAC 接口连接也很重要。所有发送信号布线的长度必须相互匹配，所有接收信号布线的长度也必须相互匹配。

信号路径走线最好避免出现交叉或过孔。过孔会导致阻抗不连续情形发生，必须最大限度减少过孔情形。在同一层布线差分信号对。不同层的信号之间至少要有一个返回路径平面，否则不得存在交叉情形。差分对之间必须始终保持恒定的耦合距离。为提高便利性和效率，TI 建议首先布线关键信号（即 MDI 差分对、基准时钟和 MAC IF 布线）。

9.4.1.2 返回路径

一般情况下，在所有信号布线下都设置实心返回路径是可取的做法。该返回路径可以是连续接地平面或直流电源平面。减小返回路径宽度可能会影响信号布线阻抗。如果返回路径宽度与信号布线宽度相当，这种影响就更加明显。无论如何，必须避免信号布线之间的返回路径中断。穿过分离平面的信号不仅可能导致返回路径电流不可预测，还可能影响信号质量，导致发射问题。




图 9-7. 差分信号对和平面交叉

9.4.1.3 变压器布局

变压器下方不得有金属层。变压器会将噪声注入下方金属，从而影响系统的性能。由于 DP83822 采用电流模式线路驱动器设计，因此变压器器件侧的中心抽头引脚必须连接到模拟电源轨 (AVD)。去耦电容器必须放置在变压器的中心抽头引脚附近，如图 9-2 所示。

9.4.1.3.1 变压器推荐

以下磁性元件已使用 DP83822 和 DP83822EVM 进行测试。

表 9-5. 推荐的变压器

制造商	器件型号
Pulse Electronics	HX1198FNL
	HX1188NL
	HX1188FNL
	H2019NL
	H1102NL
Abracon	ALAN101
百富电子 (Bel Fuse)	S5585999J1F
Sumida	CLP0612
Würth Elektronik™	7490120110
	733330
	7490100111a

表 9-6. 变压器电气规范

参数	测试条件	典型值	单位
匝数比	±2%	1:1	-
插入损耗	1-100MHz	-1	dB
回波损耗	1-30MHz	-16	dB
	30-60MHz	-12	dB
	60-80MHz	-10	dB
差共模抑制比	1-50MHz	-30	dB
	50-150MHz	-20	dB
串扰	30MHz	-35	dB
	60MHz	-30	dB
隔离	HPOT	1500	Vrms

9.4.1.4 金属浇注

所有非信号或电源的金属浇注都必须接地。系统中不得有悬空金属，差分布线之间不得有金属。

9.4.1.5 PCB 层堆叠

为满足信号完整性和性能要求，建议至少使用四层 PCB。但是，必须尽可能使用六层 PCB。




图 9-8. 建议的层堆叠

9.4.2 布局示例

如需了解布局的更多相关信息，可参阅 DP83822EVM。




图 9-9. 布局示例

10 器件和文档支持

10.1 文档支持

10.1.1 相关文档

下表列出了快速访问链接。类别包括技术文档、支持和社区资源、工具和软件，以及申请样片或购买产品的快速链接。

表 10-1. 相关链接

器件	产品文件夹	立即订购	技术文档	工具和软件	支持和社区
DP83822HF	点击此处	点击此处	点击此处	点击此处	点击此处
DP83822IF	点击此处	点击此处	点击此处	点击此处	点击此处
DP83822H	点击此处	点击此处	点击此处	点击此处	点击此处
DP83822I	点击此处	点击此处	点击此处	点击此处	点击此处

备注

这些器件不能通过寄存器读取进行区分。这些器件通过对相应功能的生产测试进行区分。

10.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.3 支持资源

TI E2E™ 中文支持论坛 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

10.4 商标

Würth Elektronik™ is a trademark of Würth Elektronik GmbH & Co. KG.

TI E2E™ is a trademark of Texas Instruments.

ProfiNET® is a registered trademark of PROFIBUS and PROFINET International (PI)..

所有商标均为其各自所有者的财产。

10.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.6 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

11 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision G (August 2023) to Revision H (July 2026)	Page
• 向特性列表中添加了可编程 MII/RMII/RGMII 阻抗控制.....	1
• 将整个文档中的所有旧术语实例更新为主模式和从模式	1

• 修复了表 5-1 和表 5-2 中的 RX_D1 引脚编号.....	3
• 将 RESET 更改为 RESET_N 以保持命名一致.....	3
• 将 INT/PWDN 更改为 INT/PWDN_N 以保持命名一致.....	3
• 向输入电压 — 其他输入添加了文本 (PHY 处于正常运行条件下)	8
• 更新了 PMD 输出的 VOD 引用以指向寄存器 0x403.....	9
• 更改了在 XI 输入不稳定时加电图形.....	15
• 添加了注释文本 “外部时钟模式下的时钟.....后再释放该引脚。”	15
• 将“外来”更新为“不想要的”	23
• 添加了“RMII 中继器模式”部分.....	30
• 更新了表 8-13 以提高清晰度, 添加了 RMII 主模式和从模式。	45
• 从 RESET 更改为 RESET_N 以保持一致性.....	45
• 添加了 Rp 以进行说明.....	50
• 更改了节 8 中的类型定义列表.....	51
• 更改了寄存器 0x0000 位 15 的详细信息.....	51
• 更改了寄存器 0x0012 和寄存器 0x0013 的类型.....	51
• 更新了寄存器 0x17 位 5 的类型并添加了详细信息.....	51
• 更改了寄存器 0x0428 位 2 的详细信息.....	51
• 更改了寄存器 0x0461 位 [4:1] 的详细信息.....	51
• 更改了寄存器 0x4D0 位 [6:5] 的详细信息.....	51
• 将 TPI 网络图终端电压从 3.3V 更改为 AVD.....	103
• 添加了一条注释, 说明在 VDDIO/AVD 保持稳定之前, 不得驱动输入引脚.....	104
• 添加了“在 VDDID 与 AVD 保持稳定之前, 不得驱动输入引脚”	107
• 添加了文档支持部分.....	116
• 将章节标题从“相关链接”更新为“相关文档”	116

Changes from Revision F (June 2021) to Revision G (August 2023)

Page

• 将 IEC 6100 更正为 IEC 61000.....	1
• 将 LED 引脚中的措辞从“模式”更改为“功能”	3
• 将“其他输入”最大额定值从 3.8 更改为“VDDIO + 0.3V”	8
• 添加了最后一句和寄存器写入列表。“启用/设置 RX_SFD 后.....”等等.....	27
• 添加了第三段和第四段。	38
• 添加了 LED_1。	45
• 更改了寄存器 0x0018 的详细信息, 将位 10:9 的表述由 LED_0 改为 LED.....	51
• 更改了寄存器 0x0027 的详细信息, 以包含谐波合规性测试说明.....	51
• 更新了寄存器 0x0040 的详细信息; 添加了位 13 的说明.....	51

Changes from Revision E (March 2019) to Revision F (June 2021)

Page

• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 更新了“特性”部分以突出显示关键特性。	1
• 添加了商标.....	1
• 在引脚功能表中添加了对 Tx_CLK 复位状态的阐述。	3
• 在“复位期间的 IO 引脚状态”表中添加了对 TX_CLK 复位状态的阐述.....	3
• 添加了 100BASE-FX 输出参数.....	9
• 添加了 AVO 脚注.....	10
• 添加了在 XI 时钟稳定后复位的时序要求。	11
• 添加了 RMII 发送延迟编号.....	14

• 添加了 RGMII 发送延迟编号.....	14
• 添加了 RMII 接收延迟编号.....	14
• 添加了 RGMII 接收延迟编号。.....	14
• 更新了寄存器 0x000B 和 0x003F 中先前“保留”位的详细信息.....	51
• 更新了寄存器 0x0015 和 0x001C 的说明.....	51
• 添加了以下寄存器的寄存器说明：0x101、0x0106、0x0107、0x0126、0x04D4、0x0121、0x0122、0x0124、0x010F、0x0111、0x0129、0x0130、0x0410、0x0416、0x0418、0x0450、0x040D、0x041F、0x0421.....	51
• 向寄存器 0x0000、0x0001、0x0469、0x0703C 添加了更多信息.....	51
• 更新了以下寄存器的默认值：0x0008、0x000A、0x0010、0x0017、0x001E、0x0155、0x0215、0x0462、0x3000、0x3001、0x3014、0x3016.....	51
• 更改了 TPI 网络图，以包含用于改进 EMC 的可选铁氧体磁珠.....	103

Changes from Revision D (March 2019) to Revision E (March 2019)	Page
• 更改以修正表 1 中的拼写错误.....	3

Changes from Revision C (April 2018) to Revision D (March 2019)	Page
• 更改了“引脚功能”表中的 LED_1 说明。.....	3
• 更改了“复位期间的 IO 引脚状态”中 RX_D[3:0] 和 LED_1 引脚的复位引脚状态.....	3
• 添加了 XO 和 XI 电容.....	9
• 为“电气特性”表中的“PMD 输出”部分添加了测试条件.....	9
• 更改了“复位时序要求”表中的参数说明和单位，以便与器件性能保持一致。.....	11
• 将 100BASE-FX 信号检测引脚极性的注释从“低电平有效”更改为“高电平有效”。.....	39
• 更改了 LED_0 自举模式以删除模式 2 和模式 3。.....	45
• 将 SD_EN 引脚的自举说明从“低电平有效”更改为“高电平有效”。.....	45
• 删除了 LED_0 配置表。.....	45
• 更改了“LED_1 配置”表，将 LED_0 和 LED_1 配置合并到单个表中，以便清晰展示。.....	45
• 更改了节 7.5.2 中的注释，以清晰阐明 LED 连接。.....	50
• 添加了寄存器 0x0106、0x0107、0x010F、0x0114、0x0116、0x0126、0x04D4、0x04D5 和 0x04D6.....	51
• 添加了 -40°C 和 125°C 的 100Base-TX MII 功耗数据.....	108

Changes from Revision B (March 2018) to Revision C (April 2018)	Page
• 将 TX_D[1:0] 更改回 TX_D[3:0].....	28
• 将 RX_D[1:0] 更改回 RX_D[3:0].....	28

Changes from Revision A (August 2016) to Revision B (March 2018)	Page
• 根据最新 TI 文档和翻译标准更新了数据表文本和格式.....	1
• 更新了引脚 24 的说明，将引脚类型从 I/O、PD 更改为 I/O.....	3
• 添加了 MII : 100BASE-TX 发送延时时序表.....	14
• 添加了 MII : 100BASE-TX 接收延时时序表.....	14
• 修改了器件加电时序图以包含启动电压限制.....	15
• 添加了 100BASE-TX 发送延迟时序图.....	15
• 添加了 100BASE-TX 接收延迟时序图.....	15
• 更改了功能方框图.....	24

• 将 TX_D[3:0] 更改为 TX_D[1:0].....	28
• 将 RX_D[3:0] 更改为 RX_D[1:0].....	28
• 向 100BASE-FX 接收部分添加了注释，并将 SD_DIS 引脚更改为 SD_EN.....	39
• 将 RX_ER 自举功能从 AMDIX_EN (SD_DIS) 更改为 AMDIX_EN (SD_EN).....	45
• 添加了针对 TPI 网络电路典型应用的 <i>详细设计过程</i> 部分.....	103
• 交换了典型应用的顺序.....	104
• 向 <i>振荡器</i> 部分添加了注释.....	105
• 更改了 <i>电源连接图</i>	107

Changes from Revision * (August 2016) to Revision A (August 2016)

Page

• 将“产品预发布”更改为“量产数据发布”	1
-----------------------------	---

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
DP83822HFRHBR	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	822HF
DP83822HFRHBR.A	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	822HF
DP83822HFRHBT	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	822HF
DP83822HFRHBT.A	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	822HF
DP83822HFRHBTG4	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	822HF
DP83822HFRHBTG4.A	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	822HF
DP83822HRHBR	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	822H
DP83822HRHBR.A	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	822H
DP83822HRHBRG4	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	822H
DP83822HRHBRG4.A	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	822H
DP83822HRHBT	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	822H
DP83822HRHBT.A	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	822H
DP83822IFRHBR	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	822IF
DP83822IFRHBR.A	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	822IF
DP83822IFRHBT	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	822IF
DP83822IFRHBT.A	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	822IF
DP83822IFRHBTG4	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	822IF
DP83822IFRHBTG4.A	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	822IF
DP83822IRHBR	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 85	822I
DP83822IRHBR.A	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	822I
DP83822IRHBRG4	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	822I
DP83822IRHBRG4.A	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	822I
DP83822IRHBT	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 85	822I
DP83822IRHBT.A	Active	Production	VQFN (RHB) 32	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	822I

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DP83822HFRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822HFRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822HFRHBT	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822HFRHBT	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822HFRHBTG4	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822HRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822HRHBRG4	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822HRHBT	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822HRHBT	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822IFRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822IFRHBT	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822IFRHBT	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822IFRHBTG4	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822IRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822IRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822IRHBRG4	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DP83822IRHBT	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1
DP83822IRHBT	VQFN	RHB	32	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
DP83822HFRHBR	VQFN	RHB	32	3000	346.0	346.0	33.0
DP83822HFRHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
DP83822HFRHBT	VQFN	RHB	32	250	210.0	185.0	35.0
DP83822HFRHBT	VQFN	RHB	32	250	210.0	185.0	35.0
DP83822HFRHBTG4	VQFN	RHB	32	250	210.0	185.0	35.0
DP83822HRHBR	VQFN	RHB	32	3000	346.0	346.0	33.0
DP83822HRHBRG4	VQFN	RHB	32	3000	346.0	346.0	33.0
DP83822HRHBT	VQFN	RHB	32	250	210.0	185.0	35.0
DP83822HRHBT	VQFN	RHB	32	250	210.0	185.0	35.0
DP83822IFRHBR	VQFN	RHB	32	3000	346.0	346.0	33.0
DP83822IFRHBT	VQFN	RHB	32	250	210.0	185.0	35.0
DP83822IFRHBT	VQFN	RHB	32	250	210.0	185.0	35.0
DP83822IFRHBTG4	VQFN	RHB	32	250	210.0	185.0	35.0
DP83822IRHBR	VQFN	RHB	32	3000	346.0	346.0	33.0
DP83822IRHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
DP83822IRHBRG4	VQFN	RHB	32	3000	346.0	346.0	33.0
DP83822IRHBT	VQFN	RHB	32	250	210.0	185.0	35.0
DP83822IRHBT	VQFN	RHB	32	250	210.0	185.0	35.0


GENERIC PACKAGE VIEW

RHB 32

VQFN - 1 mm max height



5 x 5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224745/A



4223216/A 08/2016

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT



RHB0032B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:15X



SOLDER MASK DETAILS

4223216/A 08/2016

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RHB0032B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33
76.7% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4223216/A 08/2016

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月