ZHCAG06A November   2025  – August 2026 AM620-Q1 , AM623 , AM625 , AM625-Q1 , AM62A1-Q1 , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1 , AM62D-Q1

 

  1.   1
  2.   摘要
  3.   如何使用本文档
  4.   商标
  5. 1数字音频格式
    1. 1.1 I2S
    2. 1.2 TDM
  6. 2McASP 概览
  7. 3AM62x 器件的 McASP 连接
    1. 3.1 McASP 常见配置
      1. 3.1.1 McASP 作为时钟控制器
        1. 3.1.1.1 使用 AUDIO_EXT_REFCLK AHCLK 源生成的时钟
      2. 3.1.2 McASP 作为时钟外设
  8. 4McASP 布局注意事项
    1. 4.1 与引导模式逻辑共享的 McASP 信号
    2. 4.2 单时钟域中多个器件的 McASP 拓扑
  9. 5McASP 实际示例
    1. 5.1 使用 AUDIO_EXT_REFCLK 实现双时钟域的音频播放
    2. 5.2 使用外部时钟源和 McASP 同步模式进行音频播放
  10. 6关键音频系统设计要点
  11. 7参考资料
  12. 8修订历史记录

3.1.1.1 使用 AUDIO_EXT_REFCLK AHCLK 源生成的时钟

下一节详细介绍了 McASP 的示例设置，其中位时钟和帧同步配置为输出，并使用外部源将 AUDIO_EXT_REFCLK 直接作为 AHCLK 的时钟基准来生成。

说明 AHCLK 位时钟 帧同步
具有外部 AHCLK 输入基准的 McASP 时钟控制器 外部生成 内部生成 内部生成

在本例中，McASP 配置为 48kHz 帧同步、TDM8 帧格式且采用 32 位字长，最终位时钟频率为 12.288MHz。当 AHCLK 配置为外部生成时，不考虑 AUXCLK。每个 AHCLK 都有唯一的多路复用器，用于选择不同的外部源。AHCLK 多路复用器配置为指向 AUDIO_EXT_REFCLK0 源，后者是来自外部驱动器的 24.576MHz 源。SDK 驱动程序会根据时隙数、帧同步频率以及帧同步与 AHCLK 之比来设置 ACLK 分频器。

当 AHCLK 在外部生成时，无法在 AUDIO_EXT_REFCLK 上输出 AHCLK。

具有 AUDIO_EXT_REFCLK0 AHCLK 基准的 McASP 时钟控制器图 3-4 具有 AUDIO_EXT_REFCLK0 AHCLK 基准的 McASP 时钟控制器