3 PDN 的物理布局优化

以下是需要在 PCB PDN 设计中实现的重要要求：

• 元件之间的外部电源布线应尽可能宽，因为较宽的布线会导致直流电阻降低，从而降低静态 IR 压降。它们还提供较低的环路电感和较高的电容。
• 只要有可能，尝试使元件引脚和相关过孔的比率达到 1:1（或更好）。不要在多个电容器之间共享过孔。
• 去耦电容器及相关过孔的放置应尽可能靠近处理器焊球。
• 应通过仿真评估每个过渡过孔的最大载流容量，以确定连接元件所需的适当过孔数量。这可确保过孔互连网络的载流能力足以满足每个特定元件的需求。当过孔互连或相同网络无法提供足够的电流时，这称为“过孔耗尽”。
• TI 强烈建议制造之前对任何新的 PCB 设计执行静态和动态 IR 压降分析（在节 4 和节 5 中讨论）。这些分析应该用于评估满足系统元件 IR 压降要求所需的适当过孔数量和几何布线宽度尺寸。
• 对于内部层（信号路由层和电源层），只要有可能，建议在 PDN 布局中使用宽走线和铜区域填充。如本文档前面部分所述，在平面中布线电源网可提供更多平面间电容并提高 PDN 的高频性能。
• 安装去耦电容器时应尽量减少对电感的影响。电容器不仅具有电容特性，还具有电感和电阻特性。图 3-1 展示了实际电容器的寄生模型。实际电容器应视为具有有效串联电阻 (ESR) 和有效串联电感 (ESL) 的 RLC 电路。
  图 3-1 具有 ESL 和 ESR 的“实际”电容器的特性

  方程式 1 中给出了此系列模型的阻抗幅度。

  方程式 1.

  图 3-2 展示了自谐振频率为 55MHz 的典型电容器的谐振频率响应。电容器的阻抗是其串联电阻、无功电容和电感的组合，如方程式 1 所示。

  图 3-2 电容器的典型阻抗曲线
• 尽可能使用“共平面”屏蔽来避免 PCB 上的不同电源网耦合。图 3-3 所示为两个不同电源网（VDD_MPU_IVA 和 VDD_CORE）的共平面屏蔽示例。
  图 3-3 使用接地保护频带的电源网的“共平面”屏蔽示例

  由于电容器具有会影响其效率的串联电感和电阻，因此在将其放置在配电网络上时必须采用以下建议。尽可能确保使用能够更大限度降低安装电感和电阻的几何形状来安装电容器。电容器贴装电感和电阻包括焊盘、走线和相关过孔的电感和电阻。

  用于连接电容器的走线长度对安装的寄生电感和电阻有重大影响。该引线应尽量短而宽。尽可能将过孔放置在焊盘着陆处附近，以尽可能缩短引线长度。通过在电容器焊盘的一侧放置过孔或将过孔数量加倍，可以进一步改进安装。如果 PCB 制造工艺允许，并且具有成本效益，强烈建议使用盘中孔 (VIP) 几何形状。

下面按在降低寄生影响方面的偏好程度证明了常见的过孔放置几何形状：

1. 盘中孔 (VIP)
2. 双偏置过孔
3. 单偏置过孔
4. 焊盘到过孔引线（短）
5. 焊盘到过孔引线（长）

除了与在 PCB 上放置电容器相关的贴装电感和电阻外，去耦电容器的有效性还取决于电容器相对于负载的扩散电感和电阻。扩散电感和电阻在很大程度上取决于 PCB 堆叠中的层分配（请参阅图 2-1）。