ZHCABY8G November   2022  – February 2024 AM5706 , AM5708 , AM5716 , AM5718 , AM5726 , AM5728 , AM5729 , AM5746 , AM5748 , AM5749 , AM620-Q1 , AM623 , AM625 , AM625-Q1 , AM625SIP , AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442 , AM6526 , AM6528 , AM6546 , AM6548

 

  1.   1
  2.   Sitara 处理器配电网络：实施与分析
  3.   商标
  4. 1引言
    1. 1.1 本文档中使用的首字母缩写词
  5. 2PCB 堆叠指南
  6. 3PDN 的物理布局优化
  7. 4静态 PDN 分析（IR 压降优化）
  8. 5PCB PDN 动态分析
    1. 5.1 选择去耦电容器以满足 ZTARGET
  9. 6PDN 检查清单
  10. 7实现示例和 PDN 目标
    1. 7.1 AM570x
    2. 7.2 AM571x
    3. 7.3 AM572x
    4. 7.4 AM574x
    5. 7.5 AM65xx/DRA80xM
    6. 7.6 AM62xx
    7. 7.7 AM64xx
    8. 7.8 AM62Ax
  11.   修订历史记录

7.5 AM65xx/DRA80xM

GUID-CE51E13B-5D31-4778-BF2A-51A809FA48CA-low.gif
GUID-A986A2DE-A11C-44AF-9550-8EF00FDD9607-low.gif
表 7-5 AM65xx/DRA80xM PDN 目标和去耦示例
电源名称(1) 相关频率 (MHz) 每个电源的去耦电容器数量(2) (3) (4)
0.01µF 0.1µF 1µF 2.2µF 10µF
VDD_CORE ≤25 23 12 4
VDD_MPU0
VDD_MPU1		 ≤25 11 4 4
VDD_MCU ≤25 3 1 2
VDD_DLL_MMC0
VDD_DLL_MMC1		 ≤25 2
VDD_WKUP0
VDD_WKUP1		 ≤25 4
CAP_VDDAR_WKUP 不适用 1
CAP_VDDAR_MPU1_1 不适用 1
CAP_VDDAR_MPU1_0 不适用 1
CAP_VDDAR_MPU0_1 不适用 1
CAP_VDDAR_MPU0_0 不适用 1
CAP_VDDAR_MCU 不适用 1
CAP_VDDAR_CORE4 不适用 1
CAP_VDDAR_CORE3 不适用 1
CAP_VDDAR_CORE2 不适用 1
CAP_VDDAR_CORE1 不适用 1
CAP_VDDAR_CORE0 不适用 1
CAP_VDDSHV_SDIO
CAP_VDDA_1P8_SDIO
CAP_VDDA_1P8_IOLDO1
CAP_VDDA_1P8_IOLDO0		 不适用 取决于用例。
请参阅《特定器件数据手册》。
CAP_VDDA_1P8_IOLDO_WKUP 不适用 1
CAP_VDD_WKUP 不适用 1
(1) 成组导轨必须满足每个成员导轨的所有要求。
(2) 此处显示的去耦电容器计数和值仅作为基线建议提供，并基于特定的 PCB 设计。TI 建议在制造前对所有 PCB 设计进行仿真，以确保满足所有处理器 PDN 要求。
(3) 更多有关峰峰噪声值的信息，请参阅器件特定数据表中的建议运行条件 表。
(4) ESL 必须尽可能低，且不超过 0.5nH。