用于反相降压/升压应用的 TPS62120 极具风险。我们强烈建议在反相降压/升压应用中使用新一代降压转换器 TPS629203 或 -Q1 系列（包括 TPS629206 或 -Q1 和 TPS629210 或 -Q1），而不是 TPS62120。TPS629203 系列不仅具有更高的电流限制阈值，更重要的是，它不需要在启动新开关周期之前将电感器电流降至零。例如，TPS629203 系列具有 0.9A 典型低侧电流限制阈值，因此，只要下游电路的直流偏置电流低于该 0.9A 典型阈值，器件就会继续开关。有关 TPS629203 反相降压/升压应用的更多详细信息，请参阅在反相降压/升压拓扑中使用 TPS629210-Q1

TPS62120 集成了高侧 MOSFET 电流限制 I_LIMF，可保护器件免受过流或短路故障的影响。高侧 MOSFET 中的电流由电流限制比较器监控，一旦电流达到 I_LIMF 的限值，高侧 MOSFET 将关断，低侧 MOSFET 将导通，以使电感器电流斜降。一旦零电流比较器跳闸且电感器电流变为零，高侧 MOSFET 就会再次导通。

反相降压/升压应用常用于驱动差分 (+V/-V) 轨。在某些情况下，即使未启用负 (-V) 电源轨，下游器件在输入电压出现后也会立即变为活动状态，其 Iq 电流也会馈入负 (-V) 电源轨。负 (-V) 电源轨上可能存在正直流偏置电压，因此 TPS62120 更容易卡滞，因为在进入过流故障期间，由于该正直流偏置电压，TPS62120 可能不会看到过零电流。

反相降压/升压应用中 TPS62120 的可能权变措施解决方案：调整系统上电顺序，以防止下游器件在启用负电源轨之前加载负 (-V) 电源轨。这意味着首先启用负电源轨 (-V)，然后启用其他下游器件。否则，TPS62120 可能会在加电期间卡住。

反相降压/升压拓扑与降压拓扑非常相似。在图 1-1 所示的降压配置中，正连接 (VOUT) 连接到电感器，返回连接到集成电路 (IC) 接地。然而，在图 1-2 所示的反相降压/升压配置中，IC 接地用作负输出电压（标记为 -VOUT）。降压配置中的正输出用作接地 (GND)。这种反相拓扑允许输出电压反相并且始终低于接地电压。

图 1-1 TPS62120 降压拓扑

图 1-2 TPS62120 反相降压/升压拓扑

反相降压/升压拓扑中的电路运行不同于降压拓扑中的电路运行。图 1-3 (a) 说明了输出电压端子是反向的，尽管元件的接线方式与降压转换器相同。在控制 MOSFET 导通期间，如图 1-3 (b) 所示，电感器用电流充电，而输出电容器提供负载电流。在此期间，电感器不向负载提供电流。在控制 MOSFET 的关断时间和同步 MOSFET 的导通时间内，如图 1-3 (c) 所示，电感器为负载和输出电容提供电流。这些更改会影响后续部分中描述的许多参数。

图 1-3 反相降压/升压配置

在此拓扑中，平均电感电流受到影响。在降压配置中，平均电感电流等于平均输出电流，因为电感总是在控制 MOSFET 的导通和关断期间为负载提供电流。而在反相降压/升压配置中，负载仅由输出电容器提供电流，并且在控制 MOSFET 导通期间与电感器完全断开。在关断期间，电感连接到输出电容和负载（见图 1-3）。知道关断时间是开关周期的 1 - D，那么平均电感电流为：

Equation1.

典型降压转换器的占空比只是 V_OUT/V_IN，但反相降压/升压转换器的占空比变为：

Equation2.

最终，电感器最大电流变为：

Equation3.

其中，

D：占空比

∆I_L (A)：电感器峰峰值纹波电流

V_IN (V)：相对于接地（而非 IC 接地或 -V_OUT）的输入电压。

TPS62120 的电流限制技术允许以简单方式计算最大输出电流。如果电流超过 I_LIMF（高侧 MOSFET 电流限制），高侧 MOSFET 开关将关断，低侧 MOSFET 开关将导通，直到电感器电流下降至 0。如果在达到 0 电流后仍然存在过载，低侧 MOSFET 开关将关断，而高侧 MOSFET 开关将导通，直到再次达到电流限值。在电流限制中，电感器的电流从 I_LIMF 变为 0，其纹波电流变为 I_LIMF。在此状态下运行 TPS62120（I_L(Max) 等于 ∆I_L(Max) 等于 I_LIMF）会将平均电感器电流减小至 ½ I_LIMF（根据Equation3）。如果 TPS62120 的最小电流限制值为 200mA，当达到电流限制时，I_L(Avg) 为 100mA。这样，可根据Equation1 和Equation2 计算出允许的最大输出电流，例如 5V 输入电压至 –5V 输出电压系统：

D = –5/(–5 – 5) = 0.5

然后，此结果将用在Equation1 中：

I_OUT = I_L(Avg) × (1 – D) = 100 × (1 – 0.5) = 50mA

不同输入电压下 –5V、–3.3V 和 –1.8V 输出电压的最大输出电流如图 1-4 所示。

图 1-4 最大输出电流与输入电压间的关系

可应用于反相降压/升压转换器 IC 的输入电压小于可应用于同一降压转换器 IC 的输入电压。这是因为 IC 的接地引脚连接到（负）输出电压。因此，器件两端的输入电压是 V_IN 到 V_OUT，而非 V_IN 到地。因此，TPS62120 的输入电压范围为 2V 至 15 + V_OUT，其中 V_OUT 为负值。

输出电压范围与配置为降压转换器时相同，但为负。反相降压/升压拓扑的输出电压应设置在 –1.2V 和 –5.5V 之间。设置方法与降压配置中相同，两个电阻器连接到 FB 引脚。

一旦 EN 引脚上的电压达到其阈值且输入电压高于 UVLO 阈值，该器件就会启用。一旦 EN 引脚上的电压低于其阈值或输入电压低于 UVLO 阈值，TPS62120 就会停止工作。

由于 V_OUT 在此配置中是 IC 接地，因此 EN 引脚必须以 V_OUT（而非接地）为基准。在降压配置中，1.1V 被视为高电平，小于 0.4V 被视为低电平。但在反相降压/升压配置中，V_OUT 电压是基准电压；因此，高阈值为 1.1V + V_OUT，低阈值为 0.4V + V_OUT。例如，如果 V_OUT = –5V，V_EN 在高于 -3.9V 的电压下被视为高电平，在低于 -4.6V 的电压下被视为低电平。

这种行为可能会导致难以启用或禁用器件，因为在某些应用中，提供 EN 信号的 IC 可能无法产生负电压。图 2-1 所示的电平转换器电路通过消除负 EN 信号，减少了与失调 EN 阈值电压相关的任何麻烦。如果不需要禁用 TPS62120，EN 引脚可在没有此电路的情况下直接连接至 V_IN。

VOUT 是反相降压/升压转换器的负输出电压

图 2-1 EN 引脚电平转换器

最初驱动 EN 的正信号改为连接到 Q1 的栅极 (SYS_EN)。当 Q1 关闭 (SYS_EN grounded) 时，Q2 在其 V_GS 上看到 0V，并且也保持关闭。在这种状态下，EN 引脚检测到 –5V 低于低电平阈值，并禁用该器件。

当 SYS_EN 提供足够的正电压来开启 Q1（MOSFET 数据表中指定的 V_GS 阈值）时，Q2 的栅极通过 Q1 接地。这会将 Q2 的 V_GS 驱动为负，并打开 Q2。现在，V_IN 通过 Q2 连接到 EN，并且引脚高于高电平阈值，从而导通器件。务必确保 Q2 的 V_GD 和 V_GS 在启用和禁用状态期间都保持在 MOSFET 额定值范围内。不遵守此约束可能会导致 MOSFET 损坏。

启用和禁用序列如图 2-2 和图 2-3 所示。SYS_EN 信号激活使能电路，GD 节点信号表示 Q1 和 Q2 之间的共享节点。此电路使用 1.8V SYS_EN 信号和双路 N/PFET Si1029X 进行了测试。EN 信号是电路的输出，从 V_IN 变为 –V_OUT，从而正确启用和禁用器件。当 IC 被禁用时，SGND 引脚被用来将 V_OUT 加速恢复到 0V。

图 2-2 启用序列

图 2-3 禁用序列

SGND 是一个 NMOS 开漏输出引脚，可用于对输出电容器进行放电。器件关闭后，内部 NMOS 将 SGND 引脚连接到 IC 接地（即 V_OUT）。一旦器件被启用，它就会变成高阻抗。SGND 引脚应接地，以便与降压转换器相同的方式运行此放电功能。如果不使用，SGND 可保持悬空或连接至 V_OUT。图 2-4 展示了 SGND 内部电路。

图 2-4 SGND 内部电路

TPS62120 具有内置电源正常 (PG) 功能，可指示输出电压是否已达到适当水平。PG 引脚是开漏输出，需要使用一个上拉电阻器。因为 V_OUT 在此配置中是 IC 接地，所以 PG 引脚以 V_OUT 而非接地为基准，这意味着 TPS62120 在 PG 为低电平时将其拉至 V_OUT。

这种行为可能会导致难以读取 PG 引脚的状态，因为在某些应用中，检测 PG 引脚极性的 IC 可能无法承受负电压。图 2-5 所示的电平转换器电路通过消除 PG 引脚的负输出信号，减少了与失调 PG 引脚电压相关的任何麻烦。如果不需要 PG 引脚功能，则可以在没有此电路的情况下将其悬空或连接到 V_OUT。请注意，为避免违反其绝对最大额定值，PG 引脚的驱动电压不应超过负输出电压（IC 接地）6 V 以上。

图 2-5 PG 引脚电平转换器

在 TPS62120 内部，PG 引脚连接到 N 沟道 MOSFET (Q3)。通过将 PG 引脚连接到 Q1 的栅极，当 PG 引脚被拉低时，Q1 关闭而 Q2 开启，因为它的 V_GS 看到 V_CC。然后 SYS_PG 被拉至地。

当 Q3 关断时，Q1 的栅极被拉至地电位，将其导通。这会将 Q2 的栅极拉至地下，将其关闭。然后，SYS_PG 被上拉到 V_CC 电压。请注意，对于连接到 SYS_PG 网络的电路，V_CC 电压必须处于适当的逻辑电平。

图 2-6 和图 2-7 中说明了此 PG 引脚电平转换器序列。PG 信号激活 PG 引脚电平转换器电路，GD 节点信号表示 Q1 和 Q2 之间的共享节点。该电路使用 1.8V 的 V_CC 和双 NFET Si1902DL 进行了测试。SYS_PG 网络是电路的输出，在接地和 1.8V 之间，可由单独的器件轻松读取。当 IC 被禁用时，SGND 引脚被用来将 V_OUT 加速恢复到 0V。

图 2-6 启动时的 PG 引脚电平转换器

图 2-7 关断时的 PG 引脚电平转换器

图 3-1 展示了反相配置中的启动行为。EN 变为高电平后，器件在大约 50µs 的延迟后开始开关。由于反相拓扑中的峰值电流较高，因此在启动期间经常会达到电流限制。只要适当选择电感器的饱和电流，这是可以接受的。

图 3-1 反相配置中的启动行为

图 3-1 还展示了器件启动时的 SW 节点电压。SW 引脚上的电压从 V_IN 切换到 V_OUT。当高侧 MOSFET 导通时，SW 节点会看到输入电压，而当低侧 MOSFET 导通时，SW 节点会看到 IC 接地，即输出电压。随着 V_OUT 继续斜降，SW 节点低电平随之下降。

电感和输出电容需要根据应用的需要和器件的稳定性标准来选择。电感器和输出电容器的选择标准与降压转换器不同。有关稳定性的讨论，请参阅Topic Link Label4.3。

在为反相降压/升压拓扑选择电感值时，应使用输出电流计算中提供的公式，而不是数据表中提供的公式。（I_L(max) 应保持在器件的最小电流限制值 (0.2A) 以下，以实现可靠的设计。）建议根据 TPS62120 的电流限制电平调整电感器的大小，因为在启动期间有时会达到该电感（如图 3-1 所示）。有关电感器选择对稳定性的影响，请参阅Topic Link Label4.3。

需要一个输入电容 C_IN 为输入电压源提供本地旁路。低 ESR 输入电容器非常适合输入电压滤波，并更大限度减少对其他电路的干扰。对于大多数应用，建议在 V_IN 到地（系统接地，非 –V_OUT）之间使用 10μF 陶瓷电容器。为了实现更好的输入电压滤波，可以无任何限制地增加 C_IN 电容器值。

对于 TPS62120 的反相降压/升压配置，不建议在 V_IN 和 - V_OUT 之间安装电容器。如果安装了这样的电容器，则可提供从 V_IN 到 - V_OUT 的交流路径。当 V_IN 施加到电路时，从 V_IN 到 - V_OUT 的电容上的这个 dV/dt 会产生一个必须返回到地的电流（输入电源回路），才能完成其循环。该电流可能流过内部低侧 MOSFET 的体二极管和电感器返回到地。流经体二极管会将 SW 引脚和 VOS 引脚拉到 IC 接地以下 0.3V 以上，违反了它们的绝对最大额定值。这种情况可能会损坏 TPS62120，因此不建议这样做。因此，不需要或不推荐使用从 V_IN 到 - V_OUT 的电容器。如果存在这样的电容器 (CBP)，则应按照图 4-1 在输出端安装一个肖特基二极管。应进行启动测试，以确保在施加 V_IN 后，VOS 引脚的驱动电压不会低于 IC 接地 0.3V 以上。

图 4-1 如果安装 CBP，则需要安装肖特基 D1

稳态期间的开关节点、电感电流和输出电压纹波是首先需要进行系统稳定性检查的信号。输出电压和电感电流的振荡以及开关节点上的抖动是系统不稳定性的良好指标。图 5-7 展示了此拓扑的开关节点和输出电压纹波。负载瞬态响应是另一个很好的稳定性测试，如 SLVA381 应用报告中所述。

用于此拓扑的推荐标称电感器和输出电容器值分别在 18µH 至 22µH 和 10µF 至 47µF 范围内。在本应用报告中，使用了一个 18µH 电感器和一个 10µF 电容器。

反相降压/升压拓扑包含一个右半平面 (RHP) 零点，它通过在高频下增加增益和减少相位而对控制环路响应产生显著负面影响。这可能会导致不稳定。Equation4 估计了 RHP 零点的频率。

Equation4.

建议将环路交叉频率保持在 RHP 零点频率的 1/10。这样做需要减小电感，以增加 RHP 零点频率或增加输出电容，从而降低交叉频率。请注意，RHP 零点频率出现在输入电压较低的较低频率下，占空比较高。SLVA465 说明了如何测量 DCS-Control™ 器件的控制环路，而图 4-2 展示了图 5-1 的波特图。

图 4-2 5V V_IN 和 50mA 负载时的波特图