ZHCABK2A March   2022  – March 2024 ADC128D818 , ADS1000 , ADS1000-Q1 , ADS1013 , ADS1013-Q1 , ADS1014 , ADS1014-Q1 , ADS1015 , ADS1015-Q1 , ADS1018 , ADS1018-Q1 , ADS1100 , ADS1110 , ADS1112 , ADS1113 , ADS1113-Q1 , ADS1114 , ADS1114-Q1 , ADS1115 , ADS1115-Q1 , ADS1118 , ADS1118-Q1 , ADS1119 , ADS1120 , ADS1120-Q1 , ADS112C04 , ADS112U04 , ADS1130 , ADS1131 , ADS1146 , ADS1147 , ADS1148 , ADS1148-Q1 , ADS114S06 , ADS114S06B , ADS114S08 , ADS114S08B , ADS1158 , ADS1216 , ADS1217 , ADS1218 , ADS1219 , ADS1220 , ADS122C04 , ADS122U04 , ADS1230 , ADS1231 , ADS1232 , ADS1234 , ADS1235 , ADS1235-Q1 , ADS1243-HT , ADS1246 , ADS1247 , ADS1248 , ADS124S06 , ADS124S08 , ADS1250 , ADS1251 , ADS1252 , ADS1253 , ADS1254 , ADS1255 , ADS1256 , ADS1257 , ADS1258 , ADS1258-EP , ADS1259 , ADS1259-Q1 , ADS125H01 , ADS125H02 , ADS1260 , ADS1260-Q1 , ADS1261 , ADS1261-Q1 , ADS1262 , ADS1263 , ADS127L01 , ADS1281 , ADS1282 , ADS1282-SP , ADS1283 , ADS1284 , ADS1287 , ADS1291 , LMP90080-Q1 , LMP90100 , TLA2021 , TLA2022 , TLA2024

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 引言
  5. 2 数据表时序和命名规则
  6. 3 Δ-Σ ADC 中是什么导致转换延迟？
  7. 4 数字滤波器操作和行为
    1.     8
    2.     9
    3. 4.1 ADC 操作导致的数据不稳定
  8. 5 影响转换延迟的 ADC 功能和模式
    1. 5.1 第一次转换与第二次及后续转换延迟
    2. 5.2 转换模式
    3. 5.3 可编程延迟
    4. 5.4 ADC 开销时间
    5. 5.5 时钟频率
    6. 5.6 斩波
  9. 6 模拟稳定
  10. 7 关键要点
  11. 8 周期时间计算示例
    1. 8.1 示例 1：使用 ADS124S08
    2. 8.2 示例 2：更改转换模式
    3. 8.3 示例 3：更改滤波器类型
    4. 8.4 示例 4：更改时钟频率
    5. 8.5 示例 5：启用斩波并减少每通道转换次数
    6. 8.6 示例 6：使用不同的系统参数扫描两个通道
    7. 8.7 示例 7：使用 ADS1261
    8. 8.8 示例 8：使用 ADS1261 更改多个参数
  12. 9 总结
  13. 10修订历史记录

7 关键要点

本应用手册详细说明了不同的 ADC 时序组件，多路复用 Δ-Σ ADC 如何对数据进行采样和处理，以及如何使用 ADC 数据表中的信息来选择符合系统周期时间要求的器件。下表总结了本文档中介绍的要点：

  • Δ-Σ 调制器数据需要一些时间才能通过数字滤波器传播，进而导致转换延迟。
  • Sinc 滤波器转换延迟近似等于与 sinc 滤波器阶数相当的转换周期数。例如，sinc3 滤波器通常具有三个转换周期延迟。
  • ADC 无法识别输入信号的显著变化，例如发生阶跃输入时。在开始转换过程之前，确保输入信号已稳定。
  • 在特定条件下，一些 ADC 可以向用户隐藏不稳定的数据。
  • 第一个转换数据受到与 sinc 滤波器阶数成比例的转换延迟影响，而第二个及后续转换数据在大多数情况下都近似为 1 / ODR。
  • 单次模式要求数字滤波器在每次转换结果后复位，以与第一次转换延迟相当的速率提供所有数据。连续转换模式通常会以 1 / ODR 的速率提供第二个及后续数据。
  • 一些 ADC 包含可编程延迟，以便将转换过程开始前的外部模拟稳定考虑在内。此延迟只会在转换触发时发生，并会随着时钟频率调整。
  • 每个 ADC 均包含一个开销时间，以便在转换结果可用之前处理数据。该时间仅影响第一次转换延迟，无法由用户更改，并会随着时钟频率而调整。
  • ODR、可编程延迟和 ADC 开销时间会随着时钟频率而调整。这使得用户可以相较于标称值增加或减少转换延迟，而不改变任何其他系统设置。
  • 斩波功能会交换输入信号的极性并对两次转换求平均值，以生成稳定的转换结果。因此，数字滤波器必须在每次转换后复位，从而需要两个第一次转换延迟周期来生成单个稳定的输出。
  • 外部信号调节电路具有一些有限的带宽，这可能导致模拟输入在 ADC 转换过程开始时还未稳定。可编程延迟可用于将任何模拟稳定延迟纳入考量，尽管这会增加总转换延迟。