ZHCABE8A May   2021  – April 2022 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC3120 , TLV320ADC5120 , TLV320ADC6120

 

  1.   TLV320ADCx120 和 PCMx120-Q1 采样率和支持的可编程处理块
  2.   商标
  3. 1引言
  4. 2TLV320ADCx120 和 PCMx120-Q1 的处理块
    1. 2.1 抽取滤波器响应
      1. 2.1.1 支持的采样率
    2. 2.2 AGC、DRE 或 DRC
      1. 2.2.1 支持的采样率
      2. 2.2.2 通道分配
    3. 2.3 通道加法器、数字混频器和双二阶滤波器
  5. 3不同采样率支持的处理块
    1. 3.1 采样率为 8 kHz
    2. 3.2 16kHz-48kHz 采样率
    3. 3.3 采样率为 96 kHz
    4. 3.4 采样率为 192 kHz
    5. 3.5 采样率为 384 kHz
    6. 3.6 采样率为 768 kHz
  6. 4示例配置
  7. 5相关文档
  8.   A 修订历史记录

2.2 AGC、DRE 或 DRC

模拟通道包括一个支持以下选项之一的处理块：

  • 自动增益控制 (AGC) 是一种动态控制 ADC 通道增益以保持标称恒定输出电平的算法。所有 TLV320ADCx120 和 PCMx120-Q1 器件型号都提供 AGC。
  • 动态范围增强器 (DRE) 是一种动态调整 ADC 通道的 PGA 增益以提高动态范围的算法。TLV320ADC5120、TLV320AD6120、PCM5120-Q1 和 PCM6120-Q1 器件提供了 DRE。
  • 动态范围压缩 (DRC) 是一种动态调整 ADC 通道的 PGA 增益的算法，可在音频范围的某个区域扩展信号电平。TLV320ADC5120、TLV320AD6120、PCM5120-Q1 和 PCM6120-Q1 器件提供了 DRC。

一次只能启用其中的一个处理块。可以通过在 DSP_CFG1 (P0_R108) 中设置相应的 DRE_AGC_SEL 和 DRC_EN 位字段来启用这些处理块，如表 2-3 所示。

表 2-3 AGC、DRE 或 DRC 选择寄存器字段说明
处理块P0_R108_D[3]：AGC_SEL[0]P0_R108_D[1]：DRC_EN[0]
AGC10
DRE0（默认值）0（默认值）
DRC01

通过设置 DSP_CFG0 中的 ENH_DRE_AGC_DRC 位字段 (Po_R107[6])，TLV320ADC5120、TLV320AD6120、PCM5120-Q1 和 PCM6120-Q1 器件还支持增强版 AGC、DRE 或 DRC 算法。