ZHCSPH5C June   2022  – March 2023 UCC28C50 , UCC28C51 , UCC28C52 , UCC28C53 , UCC28C54 , UCC28C55 , UCC28C56H , UCC28C56L , UCC28C57H , UCC28C57L , UCC28C58 , UCC28C59 , UCC38C50 , UCC38C51 , UCC38C52 , UCC38C53 , UCC38C54 , UCC38C55

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 器件比较表
  7. 6 引脚配置和功能
  8. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 典型特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  详细引脚说明
        1. 8.3.1.1 COMP
        2. 8.3.1.2 FB
        3. 8.3.1.3 CS
        4. 8.3.1.4 RT/CT
        5. 8.3.1.5 GND
        6. 8.3.1.6 OUT
        7. 8.3.1.7 VDD
        8. 8.3.1.8 VREF
      2. 8.3.2  欠压锁定
      3. 8.3.3  ±1% 内部基准电压
      4. 8.3.4  电流检测和过流限制
      5. 8.3.5  减少放电电流变化
      6. 8.3.6  振荡器同步
      7. 8.3.7  软启动时序
      8. 8.3.8  启用和禁用
      9. 8.3.9  斜率补偿
      10. 8.3.10 电压模式
    4. 8.4 器件功能模式
      1. 8.4.1 正常运行
      2. 8.4.2 UVLO 模式
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1  输入大容量电容器和最小体电压
        2. 9.2.2.2  变压器匝数比和最大占空比
        3. 9.2.2.3  变压器电感和峰值电流
        4. 9.2.2.4  输出电容器
        5. 9.2.2.5  电流检测网络
        6. 9.2.2.6  栅极驱动电阻器
        7. 9.2.2.7  VREF 电容器
        8. 9.2.2.8  RT/CT
        9. 9.2.2.9  启动电路
        10. 9.2.2.10 电压反馈补偿
          1. 9.2.2.10.1 功率级极点和零点
          2. 9.2.2.10.2 斜率补偿
          3. 9.2.2.10.3 开环增益
          4. 9.2.2.10.4 补偿环路
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 注意事项
        2. 9.4.1.2 反馈走线
        3. 9.4.1.3 旁路电容器
        4. 9.4.1.4 补偿器件
        5. 9.4.1.5 迹线和接地平面
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.4.2 UVLO 模式

在系统启动期间，VDD 电压从 0V 开始升高。在 VDD 电压达到其相应的导通阈值之前，IC 在 UVLO 模式下工作。在 UVLO 模式下工作期间，不会生成 VREF 引脚电压。当 VDD 高于 1V 且低于导通阈值时，VREF 引脚被主动拉至低电平。这样一来，VREF 可以用作逻辑信号以指示 UVLO 模式。如果到 VDD 的偏置电压降至 UVLO 关断阈值以下，PWM 开关停止，且 VREF 返回 0V。通过向 VDD 引脚施加大于 UVLO 导通阈值的电压，可以重新启动器件。