ZHCSYA7C September   2008  – May 2025 TXB0106

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性 (BQB/RSV/DYY)
    6. 5.6  电气特性（其他封装）
    7. 5.7  时序要求：VCCA = 1.2 V
    8. 5.8  时序要求：VCCA = 1.5V ± 0.1V
    9. 5.9  时序要求：VCCA = 1.8V ± 0.15V
    10. 5.10 时序要求：VCCA = 2.5V ± 0.2V
    11. 5.11 时序要求：VCCA = 3.3V ± 0.3V
    12. 5.12 开关特性： VCCA = 1.2V (BQB/RSV/DYY)
    13. 5.13 开关特性：VCCA = 1.2V（其他封装）
    14. 5.14 开关特性：VCCA = 1.5V ± 0.1V (BQB/RSV/DYY)
    15. 5.15 开关特性：VCCA = 1.5V ± 0.1V（其他封装）
    16. 5.16 开关特性：VCCA = 1.8V ± 0.15V (BQB/RSV/DYY)
    17. 5.17 开关特性：VCCA = 1.8V ± 0.15V（其他封装）
    18. 5.18 开关特性：VCCA = 2.5V ± 0.2V (BQB/RSV/DYY)
    19. 5.19 开关特性：VCCA = 2.5V ± 0.2V（其他封装）
    20. 5.20 开关特性： VCCA = 3.3V ± 0.3V (BQB/RSV/DYY)
    21. 5.21 开关特性：VCCA = 3.3V ± 0.3V（其他封装）
    22. 5.22 工作特性
    23. 5.23 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 架构
      2. 7.3.2 输入驱动器要求
      3. 7.3.3 上电
      4. 7.3.4 输出负载注意事项
      5. 7.3.5 启用和禁用
      6. 7.3.6 I/O 线路上的上拉或下拉电阻
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.2.2 详细设计过程

要开始设计过程，请确定以下内容：

  • 输入电压范围
    • 使用正在驱动 TXB0106 器件的器件电源电压来确定输入电压范围。要获得有效的逻辑高电平，此值必须超过输入端口的 VIH。要获得有效的逻辑低电平，此值必须小于输入端口的 VIL。
  • 输出电压范围
    • 使用 TXB0106 器件正在驱动的器件的电源电压来确定输出电压范围。
    • 不建议使用外部上拉或下拉电阻。如果必须使用上拉和下拉电阻，则值不得大于 50kΩ。
  • 外部下拉或上拉电阻降低输出 VOH 和 VOL。使用以下公式来估算外部下拉和上拉电阻作用下的 VOH 和 VOL。
方程式 1. V O H = V C C x × R P D ÷ R P D + 4.5 k Ω
方程式 2. V O H = V C C x × 4.5 k Ω ÷ R P U + 4.5 k Ω

其中

  • VCCx 是 VCCA 或 VCCB 的输出端口电源电压
  • RPD 是外部下拉电阻器的值
  • RPU 是外部上拉电阻的值
  • 4.5kΩ 计算的是 I/O 线路中 4kΩ 串联电阻的变化