ZHCSHH7B January 2018 – January 2025 TPA6404-Q1
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
待机引脚低电平有效。当输出引脚配置为高阻态状态时,器件在 PVDD 与 VBAT 引脚上处于低电平电流模式。所有内部模拟偏置均被禁用。待机状态下以及存在 DVDD 时,I2C 总线有效,内部寄存器有效。
该引脚具有 1MΩ 内部下拉电阻器。