ZHCSN60D November   2021  – March 2024 TLV9161 , TLV9162 , TLV9164

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 单通道器件的热性能信息
    5. 5.5 双通道器件的热性能信息
    6. 5.6 四通道器件的热性能信息
    7. 5.7 电气特性
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  输入保护电路
      2. 6.3.2  EMI 抑制
      3. 6.3.3  过热保护
      4. 6.3.4  容性负载和稳定性
      5. 6.3.5  共模电压范围
      6. 6.3.6  反相保护
      7. 6.3.7  电气过载
      8. 6.3.8  过载恢复
      9. 6.3.9  典型规格与分布
      10. 6.3.10 带外露散热焊盘的封装
      11. 6.3.11 关断
    4. 6.4 器件功能模式
  8. 7 应用和实现
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 低侧电流测量
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
      2. 7.2.2 缓冲多路复用器
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
        1. 8.1.1.1 TINA-TI（免费软件下载）
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 Revision History
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.7 电气特性

在 VS = (V+) – (V–) = 2.7V 至 16V（±1.35V 至 ±8V）、TA = 25°C、RL = 10kΩ（连接至 VS/2）、VCM = VS/2 且 VOUT = VS/2 条件下测得（除非另有说明）。
参数 测试条件 最小值 典型值 最大值 单位
失调电压
VOS 输入失调电压 VCM = V– ±0.21 ±1 mV
TA = -40°C 至 125°C ±1.2
dVOS/dT 输入失调电压温漂 VCM = V– TA = -40°C 至 125°C ±0.25 µV/℃
PSRR 输入失调电压与电源间的关系 TLV9161，TLV9162，VCM = V–，VS = 5V 至 16V ±0.45 ±2 μV/V
TA = -40°C 至 125°C ±0.45 ±3
TLV9162SIRUGR，VCM = V–，VS = 5V 至 16V(1) ±0.45 ±2.8
TA = -40°C 至 125°C ±0.45 ±3.1
TLV9164，VCM = V–，VS = 5V 至 16V ±0.45 ±2.2
TA = -40°C 至 125°C ±0.45 ±3.8
TLV9161，TLV9162，TLV9164，VCM = V–，VS = 2.7V 至 16V(1) TA = -40°C 至 125°C ±2 ±12
直流通道隔离 0.4 µV/V
输入偏置电流
IB 输入偏置电流 ±10 pA
IOS 输入失调电流 ±10 pA
噪声
EN 输入电压噪声 f = 0.1Hz 至 10Hz 2.7 μVPP
0.49 µVRMS
eN 输入电压噪声密度 f = 1kHz 6.8 nV/√Hz
f = 10kHz 4.2
iN 输入电流噪声密度 f = 1kHz 55 fA/√Hz
输入电压范围
VCM 共模电压范围 (V–) (V+) V
CMRR 共模抑制比 VS = 16V，V– < VCM < (V+) – 2V（PMOS 对） TA = -40°C 至 125°C 85 110 dB
VS = 5V，V– < VCM < (V+) – 2V（PMOS 对）(1) 75 98
VS = 2.7V，V– < VCM < (V+) – 2V（PMOS 对） 90
VS = 2.7V 至 16V，(V+) – 1V < VCM < V+（NMOS 对） 78
(V+) – 2V < VCM < (V+) – 1V 请参阅图 5-6
输入阻抗
ZID 差分 100 || 9 MΩ || pF
ZICM 共模 6 || 1 TΩ || pF
开环增益
AOL 开环电压增益 VS = 16V，VCM = VS / 2，
(V–) + 0.1V < VO < (V+) – 0.1V		 120 136 dB
TA = -40°C 至 125°C 136
VS = 5V，VCM = VS / 2，
(V–) + 0.1V < VO < (V+) – 0.1V(1)		 104 125
TA = -40°C 至 125°C 125
VS = 2.7V，VCM = VS / 2，
(V–) + 0.1V < VO < (V+) – 0.1V(1)		 90 105
TA = -40°C 至 125°C 105
频率响应
GBW 增益带宽积 11 MHz
SR 压摆率 VS = 16V，G = +1，VSTEP = 10V，CL = 20pF(3) 33 V/μs
tS 稳定时间 精度为 0.1%，VS = 16V，VSTEP = 10V，G = +1，CL = 20pF 0.70 μs
精度为 0.1%，VS = 16V，VSTEP = 2V，G = +1，CL = 20pF 0.22
精度为 0.01%，VS = 16V，VSTEP = 10V，G = +1，CL = 20pF 0.89
精度为 0.01%，VS = 16V，VSTEP = 2V，G = +1，CL = 20pF 0.42
相位裕度 G = +1，RL = 10kΩ，CL = 20pF 64 °
过载恢复时间 VIN  × 增益 > VS 120 ns
THD+N 总谐波失真 + 噪声 VS = 16V，VO = 3VRMS，G = 1，f = 1kHz 0.00005%
126 dB
VS = 10V，VO = 3VRMS，G = 1，f = 1kHz，RL = 128Ω 0.0032%
90 dB
VS = 10V，VO = 0.4VRMS，G = 1，f = 1kHz，RL = 32Ω 0.00032%
110 dB
输出
  相对于电源轨的电压输出摆幅 正负
电源轨余量		 VS = 16V，RL = 空载   6 mV
VS = 16V，RL = 10kΩ   25 60
VS = 16V，RL = 2kΩ   85 300
VS = 2.7V，RL = 空载   0.5
VS = 2.7V，RL = 10kΩ   5 20
VS = 2.7V，RL = 2kΩ   20 50
ISC 短路电流 ±73 mA
CLOAD 容性负载驱动 请参阅图 5-33 pF
ZO 开环输出阻抗 IO = 0A 请参阅图 5-30 Ω
电源
IQ 每个放大器的静态电流 TLV9162，TLV9164，IO = 0A 2.4 2.8 mA
TA = -40°C 至 125°C 2.84
TLV9161，IO = 0A 2.48 2.92
TA = -40°C 至 125°C 2.98
关断
IQSD 每个放大器的静态电流 VS = 2.7V 至 16V，所有放大器都被禁用，SHDN = V– + 2V 36 45 µA
ZSHDN 关断时的输出阻抗 VS = 2.7V 至 16V，放大器被禁用 10 || 2 GΩ || pF
VIH 逻辑高电平阈值电压（放大器被禁用） 对于有效输入高电平，SHDN 引脚电压应大于最大阈值，但小于或等于 V+
(V–) + 1.1V

 V
VIL 逻辑低电平阈值电压（放大器被启用） 对于有效输入低电平，SHDN 引脚电压应该小于最小阈值，但大于或等于 V–
(V–) + 0.2V

 V
tON 放大器启用时间（从关断开始）(2) VS = ±8V，G = +1，VCM = VS/2，RL = 10kΩ（连接至 V-） 5 µs
tOFF 放大器禁用时间(2) VS = ±8V，G = +1，VCM = VS/2，RL = 10kΩ（连接至 V-） 3 µs
SHDN 引脚输入偏置电流（每个引脚） VS = 2.7V 至 16V，(V+) ≥ SHDN ≥ (V–) + 0.9V 500 nA
VS = 2.7V 至 16V，(V–) ≤ SHDN ≤ (V–) + 0.7V 400
(1) 仅由特性确定。
(2) 禁用时间 (tOFF) 和启用时间 (tON) 是指施加给 SHDN 引脚的信号为 50% 时到输出电压达到最终值的 10%（禁用）或 90%（启用）时之间的时间间隔。
(3) 如需了解更多信息，请参阅图 5-15。