ZHCSN60D November   2021  – March 2024 TLV9161 , TLV9162 , TLV9164

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 单通道器件的热性能信息
    5. 5.5 双通道器件的热性能信息
    6. 5.6 四通道器件的热性能信息
    7. 5.7 电气特性
    8. 5.8 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  输入保护电路
      2. 6.3.2  EMI 抑制
      3. 6.3.3  过热保护
      4. 6.3.4  容性负载和稳定性
      5. 6.3.5  共模电压范围
      6. 6.3.6  反相保护
      7. 6.3.7  电气过载
      8. 6.3.8  过载恢复
      9. 6.3.9  典型规格与分布
      10. 6.3.10 带外露散热焊盘的封装
      11. 6.3.11 关断
    4. 6.4 器件功能模式
  8. 应用和实现
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 低侧电流测量
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
      2. 7.2.2 缓冲多路复用器
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
        1. 8.1.1.1 TINA-TI(免费软件下载)
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. Revision History
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

电气过载

设计人员常常会问到有关运算放大器承受电气过应力 (EOS) 的能力的问题。这些问题的重点在于器件输入,但同时也会涉及电源引脚甚至是输出引脚。这些不同引脚功能的每一个功能具有由独特的半导体制造工艺和连接到引脚的特定电路确定的电气过载限值。此外,这些电路均内置内部静电放电 (ESD) 保护功能,可在产品组装之前和组装过程中保护电路不受意外 ESD 事件的影响。

能够充分了解该基本 ESD 电路及其与电气过应力事件的关联性会有所帮助。图 6-9 显示了 TLV916x 中包含的 ESD 电路(用虚线区域指示)。ESD 保护电路涉及从输入和输出引脚连接并路由回内部供电线路的数个导流二极管,其中二极管在吸收器件或电源 ESD 单元(运算放大器的内在部分)处相接。该保护电路在电路正常工作时处于未运行状态。

GUID-20211004-SS0I-MXBK-HKVM-VHWFDBQWR1JZ-low.svg图 6-9 与典型电路应用相关的等效内部 ESD 电路

ESD 事件持续时间非常短,电压非常高(例如,1kV,100ns),而 EOS 事件持续时间长,电压较低(例如,50V,100ms)。ESD 二极管设计用于电路外 ESD 保护(即在器件被焊接到 PCB 上之前的组装、测试和贮存阶段)。在 ESD 事件中,ESD 信号通过 ESD 导流二极管传递给吸收电路(列为 ESD 电源电路)。ESD 吸收电路将电源钳制在一个安全的水平。

尽管这种行为对于电路外保护来说是必要的,但如果在电路内激活,则会导致过流和损坏。瞬态电压抑制器 (TVS) 可用于防止电路内 ESD 事件中因打开 ESD 吸收电路而导致的损坏。使用适当的限流电阻和 TVS 二极管则允许使用器件 ESD 二极管来防止 EOS 事件。