ZHCSLK1C February   2022  – December 2023 LMQ66410-Q1 , LMQ66420-Q1 , LMQ66430-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 系统特性
    7. 6.7 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  启用、启动和关断
      2. 7.3.2  外部 CLK SYNC（通过 MODE/SYNC）
        1. 7.3.2.1 脉冲相关 MODE/SYNC 引脚控制
      3. 7.3.3  电源正常输出运行
      4. 7.3.4  内部 LDO、VCC 和 VOUT/FB 输入
      5. 7.3.5  自举电压和 VBOOT-UVLO（BOOT 端子）
      6. 7.3.6  输出电压选择
      7. 7.3.7  展频
      8. 7.3.8  软启动和从压降中恢复
        1. 7.3.8.1 从压降中恢复
      9. 7.3.9  电流限制和短路
      10. 7.3.10 热关断
      11. 7.3.11 输入电源电流
    4. 7.4 器件功能模式
      1. 7.4.1 关断模式
      2. 7.4.2 待机模式
      3. 7.4.3 工作模式
        1. 7.4.3.1 CCM 模式
        2. 7.4.3.2 自动模式 – 轻负载运行
          1. 7.4.3.2.1 二极管仿真
          2. 7.4.3.2.2 降频
        3. 7.4.3.3 FPWM 模式 – 轻负载运行
        4. 7.4.3.4 最短导通时间（高输入电压）运行
        5. 7.4.3.5 压降
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计 1 - 2.2MHz 下的汽车同步降压稳压器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1  选择开关频率
          2. 8.2.1.2.2  设置输出电压
            1. 8.2.1.2.2.1 用于实现可调节输出的 VOUT/FB
          3. 8.2.1.2.3  电感器选型
          4. 8.2.1.2.4  输出电容器选型
          5. 8.2.1.2.5  输入电容器选型
          6. 8.2.1.2.6  CBOOT
          7. 8.2.1.2.7  VCC
          8. 8.2.1.2.8  CFF 选型
          9. 8.2.1.2.9  外部 UVLO
          10. 8.2.1.2.10 最高环境温度
        3. 8.2.1.3 应用曲线
      2. 8.2.2 设计 2 - 400kHz 时的汽车同步降压稳压器
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计过程
        3. 8.2.2.3 应用曲线
    3. 8.3 优秀设计实践
    4. 8.4 电源建议
    5. 8.5 布局
      1. 8.5.1 布局指南
        1. 8.5.1.1 接地及散热注意事项
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 第三方产品免责声明
      2. 9.1.2 器件命名规则
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.2 外部 CLK SYNC（通过 MODE/SYNC）

通常需要在单个系统中使多个稳压器同步运行，以实现明确定义的系统级性能。该器件中具有 MODE/SYNC 引脚的部分型号允许电源设计人员将器件同步到通用外部时钟。器件实现同相锁定方案，在这种方案中，向器件 MODE/SYNC 引脚提供的时钟信号上升沿对应于高侧器件的导通。外部时钟同步是使用锁相环 (PLL) 实现的，消除了任何较大的干扰。馈入到器件的外部时钟取代了内部自由运行时钟，但不会影响任何频率折返操作。输出电压继续得到良好调节。当提供同步输入时，该器件保持在 FPWM 模式，并在轻负载时以 CCM 模式运行。器件允许的频率范围由 fSYNC 给出，并在电气特性 中提供。

器件中的 MODE/SYNC 输入引脚可在三种可选模式之一下运行：

  • 自动模式：在轻负载期间启用脉冲频率调制 (PFM) 运行，二极管仿真可防止反向电流通过电感器。更多详细信息，请参阅节 7.4.3.2。
  • FPWM 模式：在 FPWM 模式下，禁用二极管仿真，从而允许电流反向流过电感器。即使没有负载电流，此操作允许以全频率运行。更多详细信息，请参阅节 7.4.3.3。
  • SYNC 模式：内部时钟锁定到施加在 MODE/SYNC 引脚的外部信号。只要输出电压可在全频率下进行调节，并且不受最短关断时间或最短导通时间的限制，时钟频率就会与施加到 MODE/SYNC 引脚的信号频率相匹配。当器件处于 SYNC 模式时，它就像在 FPWM 模式下运行一样：禁用二极管仿真，从而允许在没有负载的情况下匹配施加到 MODE/SYNC 引脚的频率。