ZHCSJ45E December   2018  – August 2023 LM5155 , LM51551

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 说明（续）
  7. 6 器件比较表
  8. 7 引脚配置和功能
  9. 8 规格
    1. 8.1 绝对最大额定值
    2. 8.2 ESD 等级
    3. 8.3 建议运行条件
    4. 8.4 热性能信息
    5. 8.5 电气特性
    6. 8.6 典型特性
  10. 9 详细说明
    1. 9.1 概述
    2. 9.2 功能方框图
    3. 9.3 特性说明
      1. 9.3.1  线路欠压锁定（UVLO/SYNC 引脚）
      2. 9.3.2  高压 VCC 稳压器（BIAS、VCC 引脚）
      3. 9.3.3  软启动（SS 引脚）
      4. 9.3.4  开关频率（RT 引脚）
      5. 9.3.5  时钟同步（UVLO/SYNC 引脚）
      6. 9.3.6  电流检测和斜率补偿（CS 引脚）
      7. 9.3.7  电流限制和最短导通时间（CS 引脚）
      8. 9.3.8  反馈和误差放大器（FB、COMP 引脚）
      9. 9.3.9  电源正常状态指示器（PGOOD 引脚）
      10. 9.3.10 断续模式过载保护（仅限 LM51551）
      11. 9.3.11 最大占空比限制和最小输入电源电压
      12. 9.3.12 MOSFET 驱动器（GATE 引脚）
      13. 9.3.13 过压保护 (OVP)
      14. 9.3.14 热关断 (TSD)
    4. 9.4 器件功能模式
      1. 9.4.1 关断模式
      2. 9.4.2 待机模式
      3. 9.4.3 运行模式
  11. 10应用和实施
    1. 10.1 应用信息
    2. 10.2 典型应用
      1. 10.2.1 设计要求
      2. 10.2.2 详细设计过程
        1. 10.2.2.1 使用 WEBENCH® 工具创建定制设计方案
        2. 10.2.2.2 推荐组件
        3. 10.2.2.3 电感器选型 (LM)
        4. 10.2.2.4 输出电容器 (COUT)
        5. 10.2.2.5 输入电容器
        6. 10.2.2.6 MOSFET 选型
        7. 10.2.2.7 二极管选型
        8. 10.2.2.8 效率估算
      3. 10.2.3 应用曲线
    3. 10.3 系统示例
    4. 10.4 电源相关建议
    5. 10.5 布局
      1. 10.5.1 布局指南
      2. 10.5.2 布局示例
  12. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 第三方产品免责声明
      2. 11.1.2 开发支持
        1. 11.1.2.1 使用 WEBENCH® 工具创建定制设计方案
    2. 11.2 文档支持
      1. 11.2.1 相关文档
    3. 11.3 接收文档更新通知
    4. 11.4 支持资源
    5. 11.5 商标
    6. 11.6 静电放电警告
    7. 11.7 术语表
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.3.12 MOSFET 驱动器（GATE 引脚）

该器件提供一个 N 沟道 MOSFET 驱动器，可灌入或拉取 1.5A 的峰值电流。当提供高于 6.75V VCC 稳压目标的外部 VCC 时，峰值拉电流更大。在启动期间，尤其是当输入电压范围低于 VCC 稳压目标时，VCC 电压必须足以完全增强 MOSFET。如果在启动期间 MOSFET 驱动器电压低于 MOSFET 栅极平坦电压，则升压转换器可能无法正常启动，并且可能会在高功耗状态下保持在最大占空比。通过选择较低阈值 N 沟道 MOSFET 开关，并将 VSUPPLY(ON) 设置为大于 6V 至 7V，可避免这种情况。由于内部 VCC 稳压器拉电流能力有限，因此 MOSFET 栅极电荷应满足以下不等式。

方程式 18. GUID-33A3671A-BF07-44C2-91D2-36CD6FE1E121-low.gif

在 GATE 和 PGND 之间连接一个内部 1MΩ 电阻，防止关断期间误导通。在升压拓扑中，必须在 65μs 内部启动延迟期间限制开关节点 dV/dT，以避免由 MOSFET 的 CDG 寄生电容耦合所导致的误导通。