ZHCSKN1B November   2019  – May 2021 DRV8899-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 引脚配置和功能
    1.     引脚功能
  6. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议的操作条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 SPI 时序要求
    7. 6.7 分度器时序要求
    8. 6.8 典型特性
  7. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  步进电机驱动器电流额定值
        1. 7.3.1.1 峰值电流额定值
        2. 7.3.1.2 均方根电流额定值
        3. 7.3.1.3 满量程电流额定值
      2. 7.3.2  PWM 电机驱动器
      3. 7.3.3  微步进分度器
      4. 7.3.4  通过 MCU DAC 控制 VREF
      5. 7.3.5  电流调节
      6. 7.3.6  衰减模式
        1. 7.3.6.1 上升和下降电流阶段的慢速衰减
        2. 7.3.6.2 上升电流阶段为慢速衰减，下降电流阶段为混合衰减
        3. 7.3.6.3 模式 4：用于上升电流的慢速衰减，用于下降电流的快速衰减
        4. 7.3.6.4 上升和下降电流阶段的混合衰减
        5. 7.3.6.5 智能调优动态衰减
        6. 7.3.6.6 智能调优纹波控制
      7. 7.3.7  消隐时间
      8. 7.3.8  电荷泵
      9. 7.3.9  线性稳压器
      10. 7.3.10 逻辑电平引脚图
        1. 7.3.10.1 nFAULT 引脚
      11. 7.3.11 保护电路
        1. 7.3.11.1 VM 欠压锁定 (UVLO)
        2. 7.3.11.2 VCP 欠压锁定 (CPUV)
        3. 7.3.11.3 过流保护 (OCP)
          1. 7.3.11.3.1 锁存关断 (OCP_MODE = 0b)
          2. 7.3.11.3.2 自动重试 (OCP_MODE = 1b)
        4. 7.3.11.4 开路负载检测 (OL)
        5. 7.3.11.5 热关断 (OTSD)
          1. 7.3.11.5.1 锁存关断 (OTSD_MODE = 0b)
          2. 7.3.11.5.2 自动恢复 (OTSD_MODE = 1b)
        6. 7.3.11.6 过热警告 (OTW)
        7. 7.3.11.7 低温警告 (UTW)
        8.       52
    4. 7.4 器件功能模式
      1. 7.4.1 睡眠模式 (nSLEEP = 0)
      2. 7.4.2 禁用模式（nSLEEP = 1，DRVOFF = 1）
      3. 7.4.3 工作模式（nSLEEP = 1，DRVOFF = 0）
      4. 7.4.4 nSLEEP 复位脉冲
      5.      58
    5. 7.5 编程
      1. 7.5.1 串行外设接口 (SPI) 通信
        1. 7.5.1.1 SPI 格式
        2. 7.5.1.2 用于单个从器件的 SPI
        3. 7.5.1.3 用于多个从器件的并行配置 SPI
        4. 7.5.1.4 用于多个从器件的菊花链配置 SPI
    6. 7.6 寄存器映射
  8. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 步进电机转速
        2. 8.2.2.2 电流调节
        3. 8.2.2.3 衰减模式
      3. 8.2.3 应用曲线
      4. 8.2.4 热应用
        1. 8.2.4.1 功率损耗
          1. 8.2.4.1.1 导通损耗
          2. 8.2.4.1.2 开关损耗
          3. 8.2.4.1.3 由于静态电流造成的功率损耗
          4. 8.2.4.1.4 总功率损耗
        2. 8.2.4.2 PCB 类型
        3. 8.2.4.3 HTSSOP 封装的热参数
        4. 8.2.4.4 VQFN 封装的热参数
        5. 8.2.4.5 器件结温估算
  9. 9 电源建议
    1. 9.1 大容量电容
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.11.1 VM 欠压锁定 (UVLO)

GUID-CD94A6DF-4F55-45FC-80FB-4084D5E90899-low.gif图 7-19 电源电压斜坡曲线
GUID-99EACCDA-71EF-467F-AA72-9CCB1DC8E695-low.gif图 7-20 电源电压斜坡曲线

无论 VM 引脚电压何时降至 UVLO 下降阈值电压以下，都会禁用所有输出（高阻态）以及电荷泵 (CP)。当 VM 电压恢复至 UVLO 上升阈值电压以上时，将恢复正常运行（电机驱动器和电荷泵）。

当 VM 引脚上的电压低于 UVLO 下降阈值电压（典型值 4.25V），但高于 VM UVLO 复位电压（VRST，最大值 3.9V）时，可进行 SPI 通信，器件的数字内核有效，FAULT 和 UVLO 位在 SPI 寄存器中被设为高电平，并且 nFAULT 引脚被驱动为低电平，如图 7-19所示。在这种条件下，如果 VM 电压恢复至高于 UVLO 上升阈值电压（典型值 4.35V），nFAULT 引脚将会释放（上拉至外部电压），FAULT 位会复位，但 UVLO 位会保持锁存为高电平，直到通过 CLR_FLT 位或 nSLEEP 复位脉冲被清除为止。

当 VM 引脚电压低于 VM UVLO 复位电压（VRST，最大值 3.9V）时， SPI 通信不可用，数字内核关断，FAULT 和 UVLO 位为低电平，并且 nFAULT 引脚为高电平。在后续的上电期间，当 VM 电压超过 VRST 电压时，数字内核变为有效，UVLO 位保持低电平，但 FAULT 位设为高电平；并且 nFAULT 引脚被拉至低电平，如图 7-20所示。当 VM 电压超过 VM UVLO 上升阈值时，FAULT 位会复位，UVLO 位保持低电平，并且 nFAULT 引脚被拉高。