ZHCSXV4A September   2024  – March 2025 DRV81080-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 SPI 时序要求
    7. 6.7 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 控制引脚
        1. 7.3.1.1 输入引脚
        2. 7.3.1.2 nSLEEP 引脚
      2. 7.3.2 电源
        1. 7.3.2.1 运行模式
          1. 7.3.2.1.1 上电
          2. 7.3.2.1.2 睡眠模式
          3. 7.3.2.1.3 空闲模式
          4. 7.3.2.1.4 工作模式
          5. 7.3.2.1.5 跛行回家模式
        2. 7.3.2.2 复位条件
      3. 7.3.3 功率级
        1. 7.3.3.1 开关电阻性负载
        2. 7.3.3.2 电感式输出钳位
        3. 7.3.3.3 最大负载电感
        4. 7.3.3.4 反向电流行为
        5. 7.3.3.5 并联开关通道
        6. 7.3.3.6 灯泡浪涌模式 (BIM)
        7. 7.3.3.7 集成 PWM 发生器
      4. 7.3.4 保护和诊断
        1. 7.3.4.1 VM 欠压
        2. 7.3.4.2 过流保护
        3. 7.3.4.3 过热保护
        4. 7.3.4.4 过热警告
        5. 7.3.4.5 跛行回家模式下的过热和过流保护
        6. 7.3.4.6 反极性保护
        7. 7.3.4.7 过压保护
        8. 7.3.4.8 输出状态监控
        9. 7.3.4.9 开启状态下提供开路负载检测
          1. 7.3.4.9.1 开启时的开路负载 - 直接通道诊断
          2. 7.3.4.9.2 开启时的开路负载 - 诊断回路
          3. 7.3.4.9.3 OLON 位
      5. 7.3.5 SPI 通信
        1. 7.3.5.1 SPI 信号说明
          1. 7.3.5.1.1 片选 (nSCS)
            1. 7.3.5.1.1.1 逻辑高电平到逻辑低电平转换
            2. 7.3.5.1.1.2 逻辑低电平到逻辑高电平转换
          2. 7.3.5.1.2 串行时钟 (SCLK)
          3. 7.3.5.1.3 串行数据输入 (SDI)
          4. 7.3.5.1.4 串行数据输出 (SDO)
        2. 7.3.5.2 菊花链功能
        3. 7.3.5.3 SPI 协议
        4. 7.3.5.4 SPI 寄存器
          1. 7.3.5.4.1  标准诊断寄存器
          2. 7.3.5.4.2  输出控制寄存器
          3. 7.3.5.4.3  灯泡浪涌模式寄存器
          4. 7.3.5.4.4  输入 0 映射寄存器
          5. 7.3.5.4.5  输入 1 映射寄存器
          6. 7.3.5.4.6  输入状态监控寄存器
          7. 7.3.5.4.7  开路负载电流控制寄存器
          8. 7.3.5.4.8  输出状态监控寄存器
          9. 7.3.5.4.9  开启时开路负载寄存器
          10. 7.3.5.4.10 EN_OLON 寄存器
          11. 7.3.5.4.11 配置寄存器
          12. 7.3.5.4.12 输出清除锁存寄存器
          13. 7.3.5.4.13 FPWM 寄存器
          14. 7.3.5.4.14 PWM0 配置寄存器
          15. 7.3.5.4.15 PWM1 配置寄存器
          16. 7.3.5.4.16 PWM_OUT 寄存器
          17. 7.3.5.4.17 MAP_PWM 寄存器
          18. 7.3.5.4.18 配置 2 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 建议的外部元件
      2. 8.1.2 应用曲线图
    2. 8.2 典型应用
    3. 8.3 布局
      1. 8.3.1 布局指南
      2. 8.3.2 封装尺寸兼容性
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.2 电源

DRV81080-Q1 由四个电源电压供电：

  • VM（模拟电源电压，也用于逻辑）
  • VM1（模拟电源电压用作通道 0、2、4 和 6 的漏极）
  • VM2（模拟电源电压用作通道 1、3、5 和 7 的漏极）

  • VDD（数字电源电压）

VM 电源连接到电池馈电，并与 VDD 电源一起用于功率级驱动电路。在 VM 电压降至低于 VDD 电压的情况下（例如启动事件降至 3V 期间），VDD 引脚的电流消耗可能会增加。VM 和 VDD 电源电压具有欠压检测电路。

  • VM 和 VDD 电源电压同时欠压会阻止功率级激活和任何 SPI 通信（SPI 寄存器复位）
  • VDD 电源欠压会阻止任何 SPI 通信。SPI 读取/写入寄存器复位为默认值。
  • VM 电源欠压会强制器件从 VDD 电源消耗逻辑所需的所有电流。所有通道均被禁用，一旦 VM ≥ VM_OP，就会再次启用。

下图展示了电源引脚 VM 和 VDD、输出级驱动器和 SDO 电源线之间相互作用的基本概念图。

DRV81080-Q1 内部电源架构图 7-3 内部电源架构

当 3V ≤ VM ≤ VDD - VMDIFF 时，器件在启动工作范围 (COR) 内运行。在这种情况下，来自 VDD 引脚的电流消耗会增加，而来自 VM 引脚的电流消耗会减少。总电流消耗保持在指定限值范围内。

图 7-4 显示了 VM 引脚上器件进出 COR 的电压电平。在 COR 转换期间，IVM 和 IVDD 在为正常运行和 COR 运行定义的两个值之间变化。两个电流的总和保持在 节 6.5 中指定的限值范围内。

DRV81080-Q1 启动工作范围图 7-4 启动工作范围

当 VM_UVLO ≤ VM ≤ VM_OP 时，可能无法开启先前关闭的通道。所有已开启的通道均保持状态，除非通过 SPI 或 IN 引脚关闭通道。表 7-2、表 7-3 和 表 7-4 概述了不同 VM 和 VDD 电源电压下的通道行为（这些表在成功上电后有效）。

表 7-2 通道控制作为 VM 和 VDD 的函数
VDD ≤ VDD_UVLO VDD > VDD_UVLO
VM ≤ 3V 通道无法控制 可打开和关闭通道（SPI 控制）（可能存在 RDS(ON) 偏差）
3V < VM ≤ VM_OP 通道无法由 SPI 控制 可打开和关闭通道（SPI 控制）（可能存在 RDS(ON) 偏差）
VM > VM_OP 通道无法由 SPI 控制 可打开和关闭通道
表 7-3 跛行回家模式作为 VM 和 VDD 的函数
VDD ≤ VDD_UVLO VDD > VDD_UVLO
VM ≤ 3V 不可用 可用（可能存在 RDS(ON) 偏差）
3V < VM ≤ VM_OP 可用（可能存在 RDS(ON) 偏差） 可用（可能存在 RDS(ON) 偏差）
VM > VM_OP 可用 可用
表 7-4 SPI 寄存器和 SPI 通信作为 VM 和 VDD 的函数
VDD ≤ VDD_UVLO VDD > VDD_UVLO

SPI 寄存器

 复位 可用

SPI 通信

 不可用 (fSCLK = 0MHz) 可能 (fSCLK = 5MHz)