ZHCSMI0E September   2020  – November 2022 DP83TG720S-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 引脚配置和功能
    1.     引脚功能
    2. 5.1 引脚状态
    3. 5.2 引脚电源域
  6. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 LED 驱动特性
  7. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 诊断工具套件
        1. 7.3.1.1 信号质量指示器
        2. 7.3.1.2 时域反射计
        3. 7.3.1.3 数据路径内置自检
          1. 7.3.1.3.1 环回模式
          2. 7.3.1.3.2 数据生成器
          3. 7.3.1.3.3 编程数据路径 BIST
        4. 7.3.1.4 温度和电压检测
        5. 7.3.1.5 静电放电检测
      2. 7.3.2 合规性测试模式
        1. 7.3.2.1 测试模式 1
        2. 7.3.2.2 测试模式 2
        3. 7.3.2.3 测试模式 4
        4. 7.3.2.4 测试模式 5
        5. 7.3.2.5 测试模式 6
        6. 7.3.2.6 测试模式 7
    4. 7.4 器件功能模式
      1. 7.4.1  断电
      2. 7.4.2  复位
      3. 7.4.3  待机
      4. 7.4.4  正常
      5. 7.4.5  睡眠
      6. 7.4.6  状态转换
        1. 7.4.6.1 状态转换 #1 - 待机到正常
        2. 7.4.6.2 状态转换 #2 - 正常到待机
        3. 7.4.6.3 状态转换 #3 - 正常到睡眠
        4. 7.4.6.4 状态转换 #4 - 睡眠到正常
      7. 7.4.7  媒体相关接口
        1. 7.4.7.1 MDI 主模式和 MDI 从模式配置
        2. 7.4.7.2 自动极性检测和校正
      8. 7.4.8  MAC 接口
        1. 7.4.8.1 简化千兆位媒体独立接口
        2. 7.4.8.2 串行千兆位媒体独立接口
      9. 7.4.9  串行管理接口
      10. 7.4.10 直接寄存器访问
      11. 7.4.11 扩展寄存器空间访问
      12. 7.4.12 写入地址操作
        1. 7.4.12.1 示例 - 写入地址操作
      13. 7.4.13 读取地址操作
        1. 7.4.13.1 示例 - 读取地址操作
      14. 7.4.14 写入操作（无后增量）
        1. 7.4.14.1 示例 - 写入操作（无后增量）
      15. 7.4.15 读取操作（无后增量）
        1. 7.4.15.1 示例 - 读取操作（无后增量）
      16. 7.4.16 写入操作（有后增量）
        1. 7.4.16.1 示例 - 写入操作（有后增量）
      17. 7.4.17 读取操作（有后增量）
        1. 7.4.17.1 示例 - 读取操作（有后增量）
    5. 7.5 编程
      1. 7.5.1 搭接配置
      2. 7.5.2 LED 配置
      3. 7.5.3 PHY 地址配置
    6. 7.6 寄存器映射
      1. 7.6.1 寄存器访问汇总
      2. 7.6.2 DP83TG720 Registers
        1. 7.6.2.1 基址寄存器
  8. 8 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
  9. 9 电源相关建议
  10. 10与 TI 的 100BT1 PHY 兼容
  11. 11布局
    1. 11.1 布局指南
      1. 11.1.1 信号布线
      2. 11.1.2 返回路径
      3. 11.1.3 物理媒体连接
      4. 11.1.4 金属浇注
      5. 11.1.5 PCB 层堆叠
  12. 12器件和文档支持
    1. 12.1 接收文档更新通知
    2. 12.2 支持资源
    3. 12.3 商标
    4. 12.4 Electrostatic Discharge Caution
    5. 12.5 术语表
  13. 13机械、封装和可订购信息
    1. 13.1 封装选项附录
      1. 13.1.1 封装信息
      2. 13.1.2 卷带封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

引脚功能

表 5-1 引脚功能
引脚状态(1)说明(2)
名称编号
MAC 接口

RX_D3
RX_M

23S、PD、O

接收数据：对电缆上接收的符号进行解码并将其从这些引脚发出，发送操作与 RX_CLK 的上升沿同步。当 RX_DV（从 RX_CTL 解码）置位时，这些符号包含有效数据。半字节 RX_D[3:0] 在 RGMII 模式下发送。

RX_M/RX_P：差分 SGMII 数据输出。这些引脚将 PHY 数据发送至 MAC。

RX_D2
RX_P

24

RX_D1

25

RX_D0

26
RX_CLK27O

接收时钟：在 RGMII 模式下，PHY 为 MAC 提供该 125MHz 时钟。

在 SGMII 模式下未使用。

RX_CTRL15S、PD、O

RGMII 接收控制：接收控制将接收数据有效指示和接收错误指示组合成单个信号。RX_DV 在 RX_CLK 的上升沿出现，RX_ER 在 RX_CLK 的下降沿出现。

在 SGMII 模式下仅用作自举

TX_CLK28I

发送时钟：在 RGMII 模式下，MAC 为 PHY 提供该 125MHz 时钟。

在 SGMII 模式下未使用

TX_CTRL29I

RGMII 发送控制：发送控制将发送启用和发送错误指示组合成单个信号。TX_EN 在 TX_CLK 的上升沿之前出现；TX_ER 在 TX_CLK 的下降沿出现。

在 SGMII 模式下未使用

TX_D330I

发送数据：在 RGMII 模式下，发送数据半字节 TX_D[3:0] 接收自 MAC。

TX_M/TX_P：差分 SGMII 数据输入。这些引脚接收从 MAC 发送到 PHY 的数据。

TX_D231

TX_D1
TX_P

32

TX_D0
TX_M

33
串行管理接口
MDC1I

管理数据时钟：MDIO 串行管理输入和输出数据的同步时钟。

MDIO36OD、IO

管理数据输入/输出：可由管理站或 PHY 提供的双向管理数据信号。该引脚需要外部上拉电阻器（建议值 = 2.2kΩ）。

控制接口
INT2PU、OD、O

中断：低电平有效输出，发生中断时置位为低电平。这个引脚有一个弱内部上拉电阻。必须访问寄存器才可启用各种中断触发。一旦设置中断事件标志，就需要访问寄存器来清除该引脚上的中断事件。

可使用寄存器 [0x0011] 将该引脚配置为高电平有效输出。

为可靠捕获中断源，建议在 int_n 引脚置位为中断之后再读取中断寄存器 x12、x13、x18 的状态。

RESET3PU、I

复位：低电平有效输入，用于初始化或重新初始化 DP83TG720S-Q1。将该引脚置位为低电平至少 10μs，可强制执行复位过程。所有内部寄存器都将重新初始化为寄存器映射部分为每一位规定的默认状态。取消置位复位后，将对所有自举引脚重新采样。

INH10PMOS OD

INH：高电平有效 PMOS 开漏输出。PHY 进入睡眠状态时，PHY 将释放 INH 引脚，允许外部下拉电阻器（建议值 = 10kΩ）将线路拉至接地。处于任何其他状态时，INH 引脚都会将高电平状态驱动至 VSLEEP 电源轨。

WAKE8PD、I

唤醒：唤醒引脚上的高电平有效（该引脚用于 VSLEEP 域）脉冲将 PHY 从睡眠状态唤醒。有关脉冲宽度，请参阅时序部分。睡眠状态未使用或悬空时，该引脚可直接与 VSLEEP 电源轨相连。

STRP_114I

Strap 1：该引脚用于搭接 PHY_AD 位。

时钟接口
XI5I

基准时钟输入：基准时钟 25MHz ± 100ppm 容差晶振或振荡器输入。该器件支持通过引脚 XI 和 XO 连接的外部晶振谐振器，或仅连接至引脚 XI 且 XO 悬空的外部 CMOS 电平振荡器。

XO4O

基准时钟输出：XO 引脚仅用于晶振。CMOS 电平振荡器与 XI 相连时，该引脚应悬空。

LED/GPIO 接口
LED_0/GPIO_035S、PD、IO

LED_0：链路状态

LED_1/GPIO_16S、PD、IO

LED_1：链路状态，针对 TX/RX 活动闪烁

CLKOUT/GPIO_216IO

时钟输出：默认为 25MHz 基准时钟（XI 的缓冲复制）。如未使用，可通过写入寄存器 0x0453 = 0x0006 来禁用时钟输出。

媒体相关接口
TRD_M13IO

差分发送和接收：为 1000BASE-T1 运行配置的双向差分信号，符合 IEEE 802.3bp 标准。

TRD_P12
电源和接地引脚
VDDA3P311SUPPLY

内核电源：3.3V。请参阅去耦网络的电源建议。

VDDIO22、34SUPPLY

IO 电源：1.8V、2.5V 或 3.3V。请参阅去耦网络的电源建议。

VDD1P09、21SUPPLY

内核电源：1.0V。请参阅去耦网络的电源建议。

VSLEEP7SUPPLY

睡眠电源：3.3V。请参阅去耦网络的电源建议。

如未使用睡眠功能，则应将该引脚连接至 VDDA3P3。

GROUND （接地）DAPGROUND （接地）

接地

请勿连接
DNC17、18、19、20DNC

DNC：请勿连接（连接至这些引脚的测试结构应保持悬空，以避免损坏或进入错误的 PHY 模式）

(1) 类型：I = 输入
O = 输出
IO = 输入/输出
OD = 开漏
PD = 内部下拉
PU = 内部上拉
S = 搭接：配置引脚（所有配置引脚都具有内部上拉或下拉弱电阻）
(2) 未使用引脚时，请遵循上表中提供的建议连接要求。如果引脚无所需终端，则可保持悬空。