ZHCSRS9 December   2024 DLP991U

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  存储条件
    3. 5.3  ESD 等级
    4. 5.4  建议运行条件
    5. 5.5  热性能信息
    6. 5.6  电气特性
    7. 5.7  开关特性
    8. 5.8  时序要求
    9. 5.9  系统安装接口负载
    10. 5.10 微镜阵列物理特性
    11. 5.11 微镜阵列光学特性
    12. 5.12 窗口特性
    13. 5.13 芯片组元件使用规格
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 电源接口
      2. 6.3.2 时序
    4. 6.4 器件功能模式
    5. 6.5 光学接口和系统图像质量注意事项
      1. 6.5.1 数字光圈和杂散光控制
      2. 6.5.2 光瞳匹配
      3. 6.5.3 照明溢出
    6. 6.6 DMD 温度计算
      1. 6.6.1 关闭状态热差 (TDELTA_MIN)
      2. 6.6.2 打开状态热差 (TDELTA_MAX)
    7. 6.7 微镜功率密度计算
    8. 6.8 微镜着陆开/着陆闭占空比
      1. 6.8.1 微镜着陆开/着陆关占空比的定义
      2. 6.8.2 DMD 的着陆占空比和使用寿命
      3. 6.8.3 着陆占空比和运行 DMD 温度
      4. 6.8.4 估算产品或应用的长期平均着陆占空比
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
    3. 7.3 DMD 内核温度检测
    4. 7.4 电源相关建议
      1. 7.4.1 DMD 电源上电过程
      2. 7.4.2 DMD 电源断电过程
    5. 7.5 布局
      1. 7.5.1 布局指南
        1. 7.5.1.1 PCB 设计标准
        2. 7.5.1.2 常规 PCB 布线
          1. 7.5.1.2.1 布线阻抗和布线优先级
          2. 7.5.1.2.2 PCB 层堆叠示例
          3. 7.5.1.2.3 布线宽度、间距
          4. 7.5.1.2.4 电源和接地平面
          5. 7.5.1.2.5 布线长度匹配
            1. 7.5.1.2.5.1 HSSI 输入总线偏移
            2. 7.5.1.2.5.2 其他时序关键型信号
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 器件命名规则
      2. 8.1.2 器件标识
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 封装选项附录
      1. 10.1.1 封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.4.2 DMD 电源断电过程

  • 在断电期间，必须提供 VDD 和 VDDA，直到 VBIAS、VRESET 和 VOFFSET 放电至指定的接地限制范围内。请参阅表 7-3。
  • 在断电期间，严格要求 VBIAS 和 VOFFSET 之间的电压差值必须处于节 5.4 中所示的指定限值范围内。
  • 在断电期间，针对 VRESET 相对于 VBIAS 的时序没有要求。
  • 断电期间的电源压摆率是灵活的，前提是瞬态电压电平符合节 5.1、节 5.4和图 7-3中规定的要求。
  • 在断电期间，LVCMOS 输入引脚电压必须小于节 5.4中指定的值。
DLP991U DMD 电源要求图 7-3 DMD 电源要求
  1. 请参阅节 4。
  2. 为了防止电流过大，电源电压差值 |VBIAS – VOFFSET| 必须小于节 5.4中指定的值。
  3. 为了防止电流过大，电源电压差值 |VBIAS – VRESET| 必须小于节 5.4中指定的限值。
  4. 根据表 7-3中的 Delay1 规范，VBIAS 应该在 VOFFSET 上电后上电。
  5. DLP 控制器软件启动全局 VBIAS 命令。
  6. DMD 微镜停放序列完成后，DLP 控制器软件启动硬件断电，从而激活 DMD_EN_ARSTZ 并禁用 VBIAS、VRESET 和 VOFFSET。
  7. 在断电情况下，DLP 控制器硬件执行紧急 DMD 微镜停放程序，DMD_EN_ARSTZ 变为低电平。
  8. VDD/VDDA 必须保持高于 6.4 节中指定的最小值，直到 VOFFSET、VBIAS 和 VRESET 变为低电平（根据表 7-3中的 Delay2 规范）之后。
  9. 为了防止电流过大，电源电压差值 |VDDA – VDD| 必须小于节 5.4中指定的限值。
表 7-3 DMD 电源要求
参数 说明 最小值 标称值 最大值 单位
Delay1 从 VOFFSET 稳定至建议工作电压到 VBIAS 和 VRESET 上电的延迟。 1 2 ms
Delay2 VOFFSET、VBIAS 和 VRESET 上电后 VDD 必须保持高电平的延迟。 50 μs
Delay3 从 VBIAS 和 VRESET 稳定至建议工作电压到 DMD_EN_ARSTZ 置为有效的延迟。 20 μs