ZHCSRX3A April   2023  – July 2025 DAC63202W

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性：电压输出
    6. 5.6  电气特性：电流输出
    7. 5.7  电气特性：比较器模式
    8. 5.8  电气特性：通用
    9. 5.9  时序要求：I2C 标准模式
    10. 5.10 时序要求：I2C 快速模式
    11. 5.11 时序要求：I2C 超快速模式
    12. 5.12 时序要求：SPI 写入操作
    13. 5.13 时序要求：SPI 读取和菊花链操作 (FSDO = 0)
    14. 5.14 时序要求：SPI 读取和菊花链操作 (FSDO = 1)
    15. 5.15 时序要求：GPIO
    16. 5.16 时序图
    17. 5.17 典型特性：电压输出
    18. 5.18 典型特性：电流输出
    19. 5.19 典型特性：比较器
    20. 5.20 典型特性：通用
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 智能数模转换器 (DAC) 架构
      2. 6.3.2 数字输入/输出
      3. 6.3.3 非易失性存储器 (NVM)
    4. 6.4 器件功能模式
      1. 6.4.1 电压输出模式
        1. 6.4.1.1 电压基准和 DAC 传递函数
          1. 6.4.1.1.1 内部基准
          2. 6.4.1.1.2 外部基准
          3. 6.4.1.1.3 电源作为基准
      2. 6.4.2 电流输出模式
      3. 6.4.3 比较器模式
        1. 6.4.3.1 可编程迟滞比较器
        2. 6.4.3.2 可编程窗口比较器
      4. 6.4.4 故障转储模式
      5. 6.4.5 应用特定模式
        1. 6.4.5.1 电压裕量和调节
          1. 6.4.5.1.1 高阻抗输出和 PROTECT 输入
          2. 6.4.5.1.2 可编程压摆率控制
          3. 6.4.5.1.3 PMBus 兼容模式
        2. 6.4.5.2 函数生成
          1. 6.4.5.2.1 三角波形生成
          2. 6.4.5.2.2 锯齿波形生成
          3. 6.4.5.2.3 正弦波形生成
      6. 6.4.6 器件复位和故障管理
        1. 6.4.6.1 上电复位 (POR)
        2. 6.4.6.2 外部复位
        3. 6.4.6.3 寄存器映射锁定
        4. 6.4.6.4 NVM 循环冗余校验 (CRC)
          1. 6.4.6.4.1 NVM-CRC-FAIL-USER 位
          2. 6.4.6.4.2 NVM-CRC-FAIL-INT 位
      7. 6.4.7 断电模式
    5. 6.5 编程
      1. 6.5.1 SPI 编程模式
      2. 6.5.2 I2C 编程模式
        1. 6.5.2.1 F/S 模式协议
        2. 6.5.2.2 I2C 更新序列
          1. 6.5.2.2.1 地址字节
          2. 6.5.2.2.2 命令字节
        3. 6.5.2.3 I2C 读取序列
      3. 6.5.3 通用输入/输出 (GPIO) 模式
    6. 6.6 寄存器映射
      1. 6.6.1  NOP 寄存器（地址 = 00h）[复位 = 0000h]
      2. 6.6.2  DAC-X-MARGIN-HIGH 寄存器（地址 = 13h、01h）[复位 = 0000h]
      3. 6.6.3  DAC-X-MARGIN-LOW 寄存器（地址 = 14h、02h）[复位 = 0000h]
      4. 6.6.4  DAC-X-VOUT-CMP-CONFIG 寄存器（地址 = 15h、03h）[复位 = 0000h]
      5. 6.6.5  DAC-X-IOUT-MISC-CONFIG 寄存器（地址 = 16h、04h）[复位 = 0000h]
      6. 6.6.6  DAC-X-CMP-MODE-CONFIG 寄存器（地址 = 17h、05h）[复位 = 0000h]
      7. 6.6.7  DAC-X-FUNC-CONFIG 寄存器（地址 = 18h、06h）[复位 = 0000h]
      8. 6.6.8  DAC-X-DATA 寄存器（地址 = 1Ch、19h）[复位 = 0000h]
      9. 6.6.9  COMMON-CONFIG 寄存器（地址 = 1Fh）[复位 = 0FFFh]
      10. 6.6.10 COMMON-TRIGGER 寄存器（地址 = 20h）[复位 = 0000h]
      11. 6.6.11 COMMON-DAC-TRIG 寄存器（地址 = 21h）[复位 = 0000h]
      12. 6.6.12 GENERAL-STATUS 寄存器（地址 = 22h）[复位 = 00h、DEVICE-ID、VERSION-ID]
      13. 6.6.13 CMP-STATUS 寄存器（地址 = 23h）[复位 = 0000h]
      14. 6.6.14 GPIO-CONFIG 寄存器（地址 = 24h）[复位 = 0000h]
      15. 6.6.15 DEVICE-MODE-CONFIG 寄存器（地址 = 25h）[复位 = 0000h]
      16. 6.6.16 INTERFACE-CONFIG 寄存器（地址 = 26h）[复位 = 0000h]
      17. 6.6.17 SRAM-CONFIG 寄存器（地址 = 2Bh）[复位 = 0000h]
      18. 6.6.18 SRAM-DATA 寄存器（地址 = 2Ch）[复位 = 0000h]
      19. 6.6.19 BRDCAST-DATA 寄存器（地址 = 50h）[复位 = 0000h]
      20. 6.6.20 PMBUS-PAGE 寄存器 [复位 = 0300h]
      21. 6.6.21 PMBUS-OP-CMD-X 寄存器 [复位 = 0000h]
      22. 6.6.22 PMBUS-CML 寄存器 [复位 = 0000h]
      23. 6.6.23 PMBUS-VERSION 寄存器 [复位 = 2200h]
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • YBH|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.6 电气特性：电流输出

所有最小/最大规格的条件为 –40°C ≤ TA ≤ +125°C；所有典型规格的条件为 TA = 25°C，1.7V ≤ VDD ≤ 5.5V，±250µA 输出范围，且数字输入处于 VDD 或 AGND（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
静态性能
分辨率 8 位
INL 积分非线性 ，DAC 代码介于 0d 和 255d 之间 -1 1 LSB
DNL 微分非线性 ，DAC 代码介于 0d 和 255d 之间 -1 1 LSB
偏移误差 DAC 输出范围：±25µA、±50µA、±125µA 和 ±250µA；DAC 为中标度 ±1 %FSR
增益误差 DAC 输出范围：±25µA、±50µA、±125µA 和 ±250µA；DAC 代码介于 0d 和 255d 之间 ±1.3 %FSR
输出
输出顺从电压(1) DAC 输出范围：±25µA、±50µA、±125µA 和 ±250µA；至 VDD 和至 AGND 400 mV
ZO IOUT 直流输出阻抗(2) DAC 处于中标度，DAC 输出保持在 VDD/2 60 MΩ
电源抑制比（直流） DAC 处于中标度，所有双极范围，VDD 从 4.5V 更改为 5.5V 0.23 LSB/V
动态性能
tsett 输出电流稳定时间 在 8 位分辨率下，1/4 至 3/4 标度和 3/4 至 1/4 标度趋稳至 1 LSB，VDD = 5.5V，OUTx 引脚上的共模电压为 VDD/2 60 µs
Vn 输出噪声电流（峰峰值） 0.1Hz 至 10Hz，DAC 处于中标度，
VDD = 5.5V，±250µA 输出范围		 150 nAPP
输出噪声密度 f = 1kHz，DAC 处于中标度，
VDD = 5.5V，±250µA 输出范围		 1 nA/√Hz
电源抑制比（交流）(3) ±250µA 输出范围，200mV 50Hz 或 60Hz 正弦波叠加在电源电压上，DAC 处于中标度 0.65 LSB/V
POWER
IDD 流入 VDD 的电流(3) (4) 正常工作，DAC 满量程，±25µA 输出范围，数字引脚静态 42 50 µA/ch
正常工作，DAC 满量程，±50µA 输出范围，数字引脚静态 56 70
正常工作，DAC 满量程，±125µA 输出范围，数字引脚静态 98 120
正常工作，DAC 满量程，±250µA 输出范围，数字引脚静态 167 200
(1) 在 DAC 代码 0d 和 255d 之间测得。
(2) 根据设计和特征确定；未经生产测试。
(3) 流入 VDD 的电流不考虑 OUTx 引脚上拉取或灌入的负载电流。VREF 引脚连接到 VDD。
(4) 总功耗的计算方式为 IDD × (上电通道总数) + (睡眠模式电流)。