ZHCSYD5 June   2025 DAC39RF20

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 直流规格
    6. 6.6  电气特性 - 交流规格
    7. 6.7  电气特性 - 功耗
    8. 6.8  时序要求
    9. 6.9  开关特性
    10. 6.10 SPI 接口时序图
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  DAC 输出模式
        1. 7.3.1.1 NRZ 模式
        2. 7.3.1.2 RF 模式
        3. 7.3.1.3 DES 模式
      2. 7.3.2  DAC 内核
        1. 7.3.2.1 DAC 输出结构
        2. 7.3.2.2 调整满量程电流
      3. 7.3.3  DEM 和抖动
      4. 7.3.4  偏移量调整
      5. 7.3.5  时钟子系统
        1. 7.3.5.1 转换器锁相环 (CPLL)
        2. 7.3.5.2 时钟和 SYSREF 延迟
        3. 7.3.5.3 SYSREF 采集和监控
          1. 7.3.5.3.1 SYSREF 频率要求
          2. 7.3.5.3.2 用于完全对齐的 SYSREF 脉冲
          3. 7.3.5.3.3 自动 SYSREF 校准和跟踪
            1. 7.3.5.3.3.1 SYSREF 自动校准过程
            2. 7.3.5.3.3.2 多器件对齐
            3. 7.3.5.3.3.3 校准失败
            4. 7.3.5.3.3.4 SYSREF 跟踪
        4. 7.3.5.4 触发时钟
      6. 7.3.6  数字信号处理块
        1. 7.3.6.1  旁路模式
        2. 7.3.6.2  DUC 模式
          1. 7.3.6.2.1 数字上变频器 (DUC)
            1. 7.3.6.2.1.1 内插滤波器
            2. 7.3.6.2.1.2 数控振荡器 (NCO)
              1. 7.3.6.2.1.2.1 相位连续 NCO 更新模式
              2. 7.3.6.2.1.2.2 相位同调 NCO 更新模式
              3. 7.3.6.2.1.2.3 相位同步 NCO 更新模式
              4. 7.3.6.2.1.2.4 NCO 同步
                1. 7.3.6.2.1.2.4.1 JESD204C LSB 同步
        3. 7.3.6.3  DDS SPI 模式
        4. 7.3.6.4  DDS 矢量模式
          1. 7.3.6.4.1 二阶振幅支持
          2. 7.3.6.4.2 矢量顺序和对称矢量模式
          3. 7.3.6.4.3 初始启动
          4. 7.3.6.4.4 触发队列
          5. 7.3.6.4.5 触发突发
          6. 7.3.6.4.6 保持模式
          7. 7.3.6.4.7 索引模式
          8. 7.3.6.4.8 索引模式中的已排队或突发触发
          9. 7.3.6.4.9 启用 DDS 时写入矢量
        5. 7.3.6.5  DDS 流模式
        6. 7.3.6.6  DSP 触发
          1. 7.3.6.6.1 触发延迟
        7. 7.3.6.7  NCO 方波模式
          1. 7.3.6.7.1 方波启用
        8. 7.3.6.8  DSP 静音功能
        9. 7.3.6.9  DSP 输出增益
        10. 7.3.6.10 复杂输出支持
        11. 7.3.6.11 通道接合器
        12. 7.3.6.12 可设定 FIR 滤波器
          1. 7.3.6.12.1 PFIR 系数
          2. 7.3.6.12.2 PFIR 反射消除模式
          3. 7.3.6.12.3 PFIR 节能
          4. 7.3.6.12.4 PFIR 使用情况
        13. 7.3.6.13 DES 内插器
          1. 7.3.6.13.1 DAC 静音功能
      7. 7.3.7  串行器/解串器物理层
        1. 7.3.7.1 串行器/解串器 PLL
          1. 7.3.7.1.1 启用串行器/解串器 PLL
          2. 7.3.7.1.2 参考时钟
          3. 7.3.7.1.3 PLL VCO 校准
          4. 7.3.7.1.4 串行器/解串器 PLL 环路带宽
        2. 7.3.7.2 串行器/解串器接收器
          1. 7.3.7.2.1 串行器/解串器数据速率选择
          2. 7.3.7.2.2 串行器/解串器接收器端接
          3. 7.3.7.2.3 串行器/解串器接收器极性
          4. 7.3.7.2.4 串行器/解串器时钟数据恢复
          5. 7.3.7.2.5 串行器/解串器均衡器
            1. 7.3.7.2.5.1 自适应均衡
            2. 7.3.7.2.5.2 固定均衡
            3. 7.3.7.2.5.3 前标和后标分析
          6. 7.3.7.2.6 串行器/解串器接收器眼图扫描
            1. 7.3.7.2.6.1 Eyescan 程序
            2. 7.3.7.2.6.2 构建眼图
        3. 7.3.7.3 串行器/解串器 PHY 状态
      8. 7.3.8  JESD204C 接口
        1. 7.3.8.1 偏离 JESD204C 标准
        2. 7.3.8.2 链路层
          1. 7.3.8.2.1 串行器/解串器纵横制
          2. 7.3.8.2.2 误码率测试仪
          3. 7.3.8.2.3 扰频器和解码器
          4. 7.3.8.2.4 64b 和 66b 解码链路层
            1. 7.3.8.2.4.1 同步报头对齐
            2. 7.3.8.2.4.2 扩展多块对齐
            3. 7.3.8.2.4.3 数据完整性
          5. 7.3.8.2.5 8B 和 10B 编码链路层
            1. 7.3.8.2.5.1 代码组同步 (CGS)
            2. 7.3.8.2.5.2 初始通道对齐序列 (ILAS)
            3. 7.3.8.2.5.3 多帧和本地多帧时钟 (LMFC)
            4. 7.3.8.2.5.4 帧和多帧监控
            5. 7.3.8.2.5.5 链路重新启动
            6. 7.3.8.2.5.6 链路错误报告
            7. 7.3.8.2.5.7 看门狗计时器 (JTIMER)
        3. 7.3.8.3 子类 1 模式下需要 SYSREF 对齐
        4. 7.3.8.4 传输层
        5. 7.3.8.5 JESD204C 调试捕获 (JCAP)
          1. 7.3.8.5.1 物理层调试捕获
          2. 7.3.8.5.2 链路层调试捕获
          3. 7.3.8.5.3 传输层调试捕获
        6. 7.3.8.6 JESD204C 接口模式
          1. 7.3.8.6.1 JESD204C 格式图
            1. 7.3.8.6.1.1 16 位格式
            2. 7.3.8.6.1.2 12 位格式
            3. 7.3.8.6.1.3 8 位格式
          2. 7.3.8.6.2 DUC 和 DDS 模式
      9. 7.3.9  数据路径延迟
      10. 7.3.10 多器件同步和确定性延迟
        1. 7.3.10.1 对 RBD 进行编程
        2. 7.3.10.2 多帧长度小于 32 个八字节（256 字节）
        3. 7.3.10.3 用于确定 RBD 值的建议算法
        4. 7.3.10.4 在子类 0 系统中运行
      11. 7.3.11 链路复位
      12. 7.3.12 生成警报
        1. 7.3.12.1 超范围检测
        2. 7.3.12.2 超范围屏蔽
      13. 7.3.13 静音功能
        1. 7.3.13.1 报警数据路径静音
        2. 7.3.13.2 发送启用
    4. 7.4 器件功能模式
      1. 7.4.1 电源模式
  9. 8 编程
    1. 8.1 使用标准 SPI 接口
      1. 8.1.1 SCS
      2. 8.1.2 SCLK
      3. 8.1.3 SDI
      4. 8.1.4 SDO
      5. 8.1.5 串行接口协议
      6. 8.1.6 流模式
    2. 8.2 使用快速重新配置接口
    3. 8.3 寄存器映射
      1. 8.3.1  Standard_SPI-3.1 寄存器
      2. 8.3.2  系统寄存器
      3. 8.3.3  触发寄存器
      4. 8.3.4  CPLL_AND_CLOCK 寄存器
      5. 8.3.5  SYSREF 寄存器
      6. 8.3.6  JESD204C 寄存器
      7. 8.3.7  JESD204C_Advanced 寄存器
      8. 8.3.8  SerDes_Equalizer 寄存器
      9. 8.3.9  SerDes_Eye-Scan 寄存器
      10. 8.3.10 SerDes_Lane_Status 寄存器
      11. 8.3.11 SerDes_PLL 寄存器
      12. 8.3.12 DAC_and_Analog_Configuration 寄存器
      13. 8.3.13 Datapath 寄存器
      14. 8.3.14 NCO_and_Mixer 寄存器
      15. 8.3.15 警报寄存器
      16. 8.3.16 Fuse_Control 寄存器
      17. 8.3.17 Fuse_Backed 寄存器
      18. 8.3.18 DDS_Vector_Mode 寄存器
      19. 8.3.19 Programmable_FIR 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 启动步骤
      2. 9.1.2 方波模式的带宽优化
    2. 9.2 典型应用：Ku 频带雷达发送器
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 上电和断电时序
    4. 9.4 布局
      1. 9.4.1 布局指南和示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ANH|289
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3.2 系统寄存器

表 8-10 列出了系统寄存器的存储器映射寄存器。表 8-10 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 8-10 SYSTEM 寄存器
偏移首字母缩写词寄存器名称部分
0x20SYS_EN节 8.3.2.1
0x21FR_EN节 8.3.2.2
0x22PWR_RAMP节 8.3.2.3
0x23PWR_IDLE节 8.3.2.4
0x24CMOS_BOOST节 8.3.2.5
0x25TX_EN_SEL节 8.3.2.6
0x26TX_EN节 8.3.2.7
0x27TX_PIN_FUNC节 8.3.2.8
0x28SYNCB_PIN_FUNC节 8.3.2.9
0x2AAPP_SLEEP0节 8.3.2.10
0x2BAPP_SLEEP1节 8.3.2.11
0x2CAPP_SLEEP0_EN节 8.3.2.12

复杂的位访问类型经过编码可适应小型表单元。表 8-11 展示了适用于此部分中访问类型的代码。

表 8-11 系统访问类型代码
访问类型代码说明
读取类型
RR读取
R-0R
-0		读取
返回 0
写入类型
WW写入
复位或默认值
-n复位后的值或默认值

8.3.2.1 SYS_EN 寄存器（偏移 = 0x20）[复位 = 0x00]

SYS_EN 如表 8-12 所示。

返回到汇总表。

表 8-12 SYS_EN 寄存器字段说明
位字段类型复位说明
7-1RESERVEDR0x0
0SYS_ENR/W0x0当 SYS_EN=0 时，所有从 DAC 时钟运行的电路（除了熔丝控制器）被保持在复位状态。时钟关闭以省电。LMFC/LEMC 计数器也保持在复位状态，因此 SYSREF 不会对齐 LMFC/LEMC。
注释：仅当 FUSE_DONE=1 时，才应将该寄存器从 0 更改为 1。
注释：如果 CPLL_EN=1，则在 CPLL_LOCKED=1 之前不应设置该位。
  • 0x0 = 禁用系统运行
  • 0x1 = 启用系统运行

8.3.2.2 FR_EN 寄存器（偏移 = 0x21）[复位 = 0x00]

FR_EN 如表 8-13 所示。

返回到汇总表。

表 8-13 FR_EN 寄存器字段说明
位字段类型复位说明
7-1RESERVEDR0x0
0FR_ENR/W0x0FRI 利用 TRIG 引脚，使其不可用于触发 DSP。用户可以使用 TX_PIN_FUNC 或 SYNCB_PIN_FUNC 将其他引脚作为触发输入分配。
注意：在更改 FR_EN 之前和之后，TRIGCLK 输入应是静态的，TRIG[4] 应保持高电平 30ns。
注意：仅当 FRI 接口空闲时，才应更改该寄存器。
  • 0x0 = 禁用 FRI。PFIR 和 NCO 参数通过 SPI 控制。
  • 0x1 = 启用 FRI。PFIR 和 NCO 参数通过 FRI 控制。

8.3.2.3 PWR_RAMP 寄存器（偏移 = 0x22）[复位 = 0x00]

PWR_RAMP 如表 8-14 所示。

返回到汇总表。

表 8-14 PWR_RAMP 寄存器字段说明
位字段类型复位说明
7-2RESERVEDR0x0
1-0PWR_RAMPR/W0x0该寄存器控制在启用数字元件时设计如何斜升功率。使用该寄存器可避免大浪涌电流。较高的设置将减小浪涌电流。设计将由于以下操作中的任一个将功率斜升：
1) 设置 SYS_EN=1
2) 将 MODE 调整到更高的功耗状态
3) 使用引脚退出 APP 睡眠模式（请参阅 TX_PIN_FUNC / SYNCB_PIN_FUNC）
4) 通过 APP_SLEEP0/1 功能让元件退出睡眠模式。
所有功耗区的最大波动时间：
0：4376 DACCLK 周期
1：20256 DACCLK 周期
2：252576 DACCLK 周期
3：3969696 个 DACCLK 周期

8.3.2.4 PWR_IDLE 寄存器（偏移 = 0x23）[复位 = 0x0X]

PWR_IDLE 如表 8-15 所示。

返回到汇总表。

表 8-15 PWR_IDLE 寄存器字段说明
位字段类型复位说明
7-1RESERVEDR0x0
0PWR_IDLERX当功率控制器处于空闲状态（没有处于打开或关闭过程中的功耗区）时，此项会返回 1。该位也可驱动至 ALARM 引脚。请参阅 ALARM_TSEL。

8.3.2.5 CMOS_BOOST 寄存器（偏移 = 0x24）[复位 = 0x00]

CMOS_BOOST 如表 8-16 所示。

返回到汇总表。

表 8-16 CMOS_BOOST 寄存器字段说明
位字段类型复位说明
7-2RESERVEDR0x0
1TRIGC_BOOSTR/W0x0启用 TRIGCLK 输出的升压特性。仅当 TRIGCLK 配置为输出引脚时有效。
0SDO_BOOSTR/W0x0启用 SDO 输出的升压特性。

8.3.2.6 TX_EN_SEL 寄存器（偏移 = 0x25）[复位 = 0x00]

TX_EN_SEL 如表 8-17 所示。

返回到汇总表。

表 8-17 TX_EN_SEL 寄存器字段说明
位字段类型复位说明
7-4RESERVEDR0x0
3IDLE_STATICR/W0x0选择禁用传输时 DAC 使用的方法（通过 txenable 或 TX_EN）
  • 0x0 = 使用防老化静态输出在 DEM 和抖动之后禁用传输。对于某些配置和频率，与静态中标度代码通常产生的噪声相比，这将在 DAC 输出上产生更多的噪声。然而，该模式从发送使能到 DAC 输出的延迟最低。
  • 0x1 = 通过将 DEM 的输入静音以及抖动来禁用传输，从而尽可能减少输出噪声。这增加了从传输启用到 DAC 输出的延迟（请参阅传输启用 A/C 规范）。
2-0RESERVEDR0x0

8.3.2.7 TX_EN 寄存器（偏移 = 0x26）[复位 = 0x00]

TX_EN 如表 8-18 所示。

返回到汇总表。

表 8-18 TX_EN 寄存器字段说明
位字段类型复位说明
7-2RESERVEDR0x0
1TX_EN1R/W0x0如果为低电平，则根据 IDLE_STATIC 将 DACB 静音。
0TX_EN0R/W0x0如果为低电平，则根据 IDLE_STATIC 将 DACA 静音。

8.3.2.8 TX_PIN_FUNC 寄存器（偏移 = 0x27）[复位 = 0x00]

TX_PIN_FUNC 如表 8-19 所示。

返回到汇总表。

表 8-19 TX_PIN_FUNC 寄存器字段说明
位字段类型复位说明
7-4TX_PIN_FUNC1R/W0x0定义 TXENABLE[1] 引脚的功能。当该引脚为低电平时会应用这些操作。
注意：这些设置可与 TRIG_TYPEx=4 搭配使用。它们提供备用引脚来驱动触发器系统，但不影响 FRI 接口（FRI 接口始终使用物理 TRIG 引脚）。如果将多个引脚配置为同一 TRIG[x] 引脚的备用输入，则行为未定义。
注意：仅当 SYS_EN=0 时，才应更改该寄存器。
  • 0x0 = 忽略引脚（默认）
  • 0x1 = 根据 IDLE_STATIC 值将 DACA 静音。引脚为低电平有效。
  • 0x2 = 根据 IDLE_STATIC 值将 DACB 静音。引脚为低电平有效。
  • 0x3 = 根据 IDLE_STATIC 值将 DACA 和 DACB 静音。引脚为低电平有效。
  • 0x4 = 根据 APP_SLEEP 休眠整个应用层。引脚为低电平有效。
  • 0x5 = 根据 APP_SLEEP0 休眠整个应用层。引脚为低电平有效。
  • 0x6 = 根据 APP_SLEEP1 休眠整个应用层。引脚为低电平有效。
  • 0x7 = 引脚应用 DAC_SRC_ALT0 绑定。低电平有效。
  • 0x8 =应用 DAC_SRC_ALT1 绑定。引脚为低电平有效。
  • 0x9 =应用 DAC_SRC_ALT0 和 DAC_SRC_ALT1 绑定。引脚为低电平有效。
  • 0xA = TRIG[0] 的替代输入。可与设置为 4 的 TRIG_TYPEx 搭配使用。
  • 0xB = TRIG[1] 的替代输入。可与设置为 4 的 TRIG_TYPEx 搭配使用。
  • 0xC = TRIG[2] 的替代输入。可与设置为 4 的 TRIG_TYPEx 搭配使用。
  • 0xD = 保留
  • 0xE = 屏蔽超范围事件。引脚为低电平有效。
  • 0xF = 保留
3-0TX_PIN_FUNC0R/W0x0定义 TXENABLE[0] 引脚的功能。当该引脚为低电平时会应用这些操作。
注意：这些设置可与 TRIG_TYPEx=4 搭配使用。它们提供备用引脚来驱动触发器系统，但不影响 FRI 接口（FRI 接口始终使用物理 TRIG 引脚）。如果将多个引脚配置为同一 TRIG[x] 引脚的备用输入，则行为未定义。
注意：仅当 SYS_EN=0 时，才应更改该寄存器。
  • 0x0 = 忽略引脚（默认）
  • 0x1 = 根据 IDLE_STATIC 值将 DACA 静音。引脚为低电平有效。
  • 0x2 = 根据 IDLE_STATIC 值将 DACB 静音。引脚为低电平有效。
  • 0x3 = 根据 IDLE_STATIC 值将 DACA 和 DACB 静音。引脚为低电平有效。
  • 0x4 = 根据 APP_SLEEP 休眠整个应用层。引脚为低电平有效。
  • 0x5 = 根据 APP_SLEEP0 休眠整个应用层。引脚为低电平有效。
  • 0x6 = 根据 APP_SLEEP1 休眠整个应用层。引脚为低电平有效。
  • 0x7 =应用 DAC_SRC_ALT0 绑定。引脚为低电平有效。
  • 0x8 =应用 DAC_SRC_ALT1 绑定。引脚为低电平有效。
  • 0x9 =应用 DAC_SRC_ALT0 和 DAC_SRC_ALT1 绑定。引脚为低电平有效。
  • 0xA = TRIG[0] 的替代输入。可与设置为 4 的 TRIG_TYPEx 搭配使用。
  • 0xB = TRIG[1] 的替代输入。可与设置为 4 的 TRIG_TYPEx 搭配使用。
  • 0xC = TRIG[2] 的替代输入。可与设置为 4 的 TRIG_TYPEx 搭配使用。
  • 0xD = 保留
  • 0xE = 屏蔽超范围事件。引脚为低电平有效。
  • 0xF = 保留

8.3.2.9 SYNCB_PIN_FUNC 寄存器（偏移 = 0x28）[复位 = 0x00]

SYNCB_PIN_FUNC 如表 8-20 所示。

返回到汇总表。

表 8-20 SYNCB_PIN_FUNC 寄存器字段说明
位字段类型复位说明
7-4RESERVEDR0x0
3-0SYNCB_PIN_FUNCR/W0x0定义了 JENC=1 (64b/66b) 时 SYNCB 引脚的功能。当 JENC=0 (8b/10b) 时，该寄存器无效（SYNCB 由 JESD 接口使用）。
当该引脚为低电平时会应用这些操作。注意：这些设置可与 TRIG_TYPEx=4 搭配使用。
它们提供备用引脚来驱动触发器系统，但不影响 FRI 接口（FRI 接口始终使用物理 TRIG 引脚）。如果将多个引脚配置为同一 TRIG[x] 引脚的备用输入，则行为未定义。
如果未使用 JESD 接口，则所有 DSP 都处于 DDS 模式且 JESD_M=0。但是，您仍必须设置 JENC=1 才能允许 SYNCB 引脚用作输入信号。
注意：仅当 SYS_EN=0 时，才应更改该寄存器。
  • 0x0 = 忽略引脚（默认）
  • 0x1 = 根据 IDLE_STATIC 值将 DACA 静音。引脚为低电平有效。
  • 0x2 = 根据 IDLE_STATIC 值将 DACB 静音。引脚为低电平有效。
  • 0x3 = 根据 IDLE_STATIC 值将 DACA 和 DACB 静音。引脚为低电平有效。
  • 0x4 = 根据 APP_SLEEP 休眠整个应用层。引脚为低电平有效。
  • 0x5 = 根据 APP_SLEEP0 休眠整个应用层。引脚为低电平有效。
  • 0x6 = 根据 APP_SLEEP1 休眠整个应用层。引脚为低电平有效。
  • 0x7 =应用 DAC_SRC_ALT0 绑定。引脚为低电平有效。
  • 0x8 =应用 DAC_SRC_ALT1 绑定。引脚为低电平有效。
  • 0x9 =应用 DAC_SRC_ALT0 和 DAC_SRC_ALT1 绑定。引脚为低电平有效。
  • 0xA = TRIG[0] 的替代输入。可与设置为 4 的 TRIG_TYPEx 搭配使用。
  • 0xB = TRIG[1] 的替代输入。可与设置为 4 的 TRIG_TYPEx 搭配使用。
  • 0xC = TRIG[2] 的替代输入。可与设置为 4 的 TRIG_TYPEx 搭配使用。
  • 0xD = 保留
  • 0xE = 屏蔽超范围事件。引脚为低电平有效。
  • 0xF = 保留

8.3.2.10 APP_SLEEP0 寄存器（偏移 = 0x2A）[复位 = 0x00]

表 8-21 展示了 APP_SLEEP0。

返回到汇总表。

表 8-21 APP_SLEEP0 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0
5DACB_SLEEP0R/W0x0这些位控制在引脚或寄存器激活 APP_SLEEP0 功能时将哪些元件置于睡眠状态（请参阅 TX_PIN_FUNC、SYNCB_PIN_FUNC、APP_SLEEP0_EN）。
注意：当 APP_SLEEP0/APP_SLEEP1 功能停用时，元件将逐渐重新启用，以防止电源欠压。
注意：当 MODE 寄存器为 1 或更高时，整个应用层处于睡眠状态，因此该寄存器无效。
注意：当 PFIR 为 DSP 输入生成样本时，PFIR 通道在 DSP 通道处于睡眠状态时处于睡眠状态。
注意：当 PFIR 为编码器生成样本时，PFIR 通道在编码器处于睡眠状态时处于睡眠状态：
注意：当 PFIR 通道 0 正在向两个编码器广播时，仅在两个编码器都处于睡眠状态的情况下，PFIR 才处于睡眠状态（请参阅 PFIR_BC）。
当 APP_SLEEP0 功能激活时，DACB 静音（根据 IDLE_STATIC），编码器 1 处于睡眠状态。
当 DSP 处于睡眠状态时，如果 MODE 寄存器配置为正常运行，它仍然可以处理触发事件。
4DACA_SLEEP0R/W0x0当 APP_SLEEP0 功能激活时，DACA 被静音（根据 IDLE_STATIC），并且相关的编码器处于睡眠状态。
注意：如果 APP_SLEEP0 和 APP_SLEEP1 功能同时处于活动状态，则任一功能请求元件（逻辑或）时，元件处于睡眠状态。
3DSP3_SLEEP0R/W0x0当 APP_SLEEP0 功能激活时，DSP 通道 3 处于睡眠状态。
2DSP2_SLEEP0R/W0x0当 APP_SLEEP0 功能激活时，DSP 通道 2 处于睡眠状态。
1DSP1_SLEEP0R/W0x0当 APP_SLEEP0 功能激活时，DSP 通道 1 处于睡眠状态。
0DSP0_SLEEP0R/W0x0当 APP_SLEEP0 功能激活时，DSP 通道 0 处于睡眠状态。

8.3.2.11 APP_SLEEP1 寄存器（偏移 = 0x2B）[复位 = 0x00]

表 8-22 展示了 APP_SLEEP1。

返回到汇总表。

表 8-22 APP_SLEEP1 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0x0
5DACB_SLEEP1R/W0x0当 APP_SLEEP1 功能激活时，DACB 被静音（根据 IDLE_STATIC），并且相关的编码器处于睡眠状态。请参阅 APP_SLEEP0 的说明。
4DACA_SLEEP1R/W0x0当 APP_SLEEP1 功能激活时，DACA 被静音（根据 IDLE_STATIC），并且编码器 0 处于睡眠状态。
3DSP3_SLEEP1R/W0x0当 APP_SLEEP1 功能激活时，DSP 通道 3 处于睡眠状态。
2DSP2_SLEEP1R/W0x0当 APP_SLEEP1 功能激活时，DSP 通道 2 处于睡眠状态。
1DSP1_SLEEP1R/W0x0当 APP_SLEEP1 功能激活时，DSP 通道 1 处于睡眠状态。
0DSP0_SLEEP1R/W0x0当 APP_SLEEP1 功能激活时，DSP 通道 0 处于睡眠状态。

8.3.2.12 APP_SLEEP0_EN 寄存器（偏移 = 0x2C）[复位 = 0x00]

表 8-23 展示了 APP_SLEEP0_EN。

返回到汇总表。

表 8-23 APP_SLEEP0_EN 寄存器字段说明
位字段类型复位说明
7-1RESERVEDR0x0
0APP_SLEEP0_ENR/W0x0设置后，根据 APP_SLEEP0 寄存器，元件将进入睡眠状态。当需要对应用程序睡眠进行精细控制，但不需要专用引脚来激活时，可使用此选项。您可以保留该寄存器设置并修改 APP_SLEEP0 寄存器以动态休眠/唤醒元件（当 SYS_EN=1 时）。