ZHCSXL5 December 2024 AFE5401-EP
PRODUCTION DATA
表 6-1 和表 6-2 分别提供了 DRVDD = 3.3V 和 DRVDD = 1.8V 时的 4 倍串行化时序要求详细信息。表 6-3 和表 6-4 分别提供了 DRVDD = 3.3V 和 DRVDD = 1.8V 时的 3 倍串行化时序要求详细信息。表 6-5 提供了 DRVDD = 1.8V 至 3.3V 时的 2 倍和 1 倍串行化时序要求详细信息
| 输入时钟频率 (MHz) | 输出时钟 (DCLK) 频率 (MHz) | 测试条件 | 建立时间 (ns) tSU | 保持时间 (ns) tHO | tOUT (ns) | ||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | |||
| 12.5 | 50 | CLOAD = 5pF, STR_CTRL_CLK、STR_CTRL_DATA = 0 | 9.1 | 7.9 | 6.7 | 9.5 | |||||
| 15 | 60 | CLOAD = 5pF, STR_CTRL_CLK、STR_CTRL_DATA = 0 | 7.1 | 6.1 | 6.7 | 9.5 | |||||
| 20 | 80 | CLOAD = 5pF, STR_CTRL_CLK、STR_CTRL_DATA = 0 | 5.3 | 4.1 | 6.7 | 9.5 | |||||
| 25 | 100 | CLOAD = 5pF, STR_CTRL_CLK、STR_CTRL_DATA = 0 | 4.1 | 2.8 | 6.7 | 9.5 | |||||
| 25 | 100 | CLOAD = 15pF, STR_CTRL_CLK、STR_CTRL_DATA = 6 | 3.5 | 2.6 | 6.4 | 9.0 | |||||
| 输入时钟频率 (MHz) | 输出时钟 (DCLK) 频率 (MHz) | 测试条件 | 建立时间 (ns) tSU | 保持时间 (ns) tHO | tOUT (ns) | ||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | |||
| 12.5 | 50 | CLOAD = 5pF, STR_CTRL_CLK 和 STR_CTRL_DATA = 5 | 9.2 | 7.9 | 5.6 | 10.6 | |||||
| 15 | 60 | CLOAD = 5pF, STR_CTRL_CLK 和 STR_CTRL_DATA = 5 | 7.2 | 6.1 | 5.6 | 10.6 | |||||
| 20 | 80 | CLOAD = 5pF, STR_CTRL_CLK 和 STR_CTRL_DATA = 5 | 5.3 | 3.9 | 5.6 | 10.6 | |||||
| 25 | 100 | CLOAD = 5pF, STR_CTRL_CLK 和 STR_CTRL_DATA = 5 | 3.7 | 2.7 | 5.6 | 10.6 | |||||
| 25 | 100 | CLOAD = 15pF, STR_CTRL_CLK 和 STR_CTRL_DATA = 14 | 2.6 | 2.7 | 5.3 | 10.0 | |||||
| 输入时钟频率 (MHz) | 输出时钟 (DCLK) 频率 (MHz) | 测试条件 | 建立时间 (ns) tSU | 保持时间 (ns) tHO | tOUT (ns) | ||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | |||
| 12.5 | 37.5 | CLOAD = 5pF, STR_CTRL_CLK、STR_CTRL_DATA = 0 | 12.4 | 11.8 | 20.1 | 23.2 | |||||
| 15 | 45 | CLOAD = 5pF, STR_CTRL_CLK、STR_CTRL_DATA = 0 | 9.9 | 9.1 | 17.4 | 20.4 | |||||
| 20 | 60 | CLOAD = 5pF, STR_CTRL_CLK、STR_CTRL_DATA = 0 | 7.2 | 6.3 | 15.1 | 18.0 | |||||
| 25 | 75 | CLOAD = 5pF, STR_CTRL_CLK、STR_CTRL_DATA = 0 | 5.7 | 4.1 | 13.4 | 16.0 | |||||
| 25 | 75 | CLOAD = 15pF, STR_CTRL_CLK 和 STR_CTRL_DATA = 6 | 5.1 | 3.8 | 12.8 | 15.3 | |||||
| 输入时钟频率 (MHz) | 输出时钟 (DCLK) 频率 (MHz) | 测试条件 | 建立时间 (ns) tSU | 保持时间 (ns) tHO | tOUT (ns) | ||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | |||
| 12.5 | 37.5 | CLOAD = 5pF, STR_CTRL_CLK 和 STR_CTRL_DATA = 5 | 12.5 | 11.9 | 19.2 | 23.6 | |||||
| 15 | 45 | CLOAD = 5pF, STR_CTRL_CLK 和 STR_CTRL_DATA = 5 | 10.0 | 9.3 | 16.6 | 20.1 | |||||
| 20 | 60 | CLOAD = 5pF, STR_CTRL_CLK 和 STR_CTRL_DATA = 5 | 7.3 | 6.4 | 14.0 | 18.4 | |||||
| 25 | 75 | CLOAD = 5pF, STR_CTRL_CLK 和 STR_CTRL_DATA = 5 | 5.7 | 4.7 | 12.4 | 16.7 | |||||
| 25 | 75 | CLOAD = 15pF, STR_CTRL_CLK 和 STR_CTRL_DATA = 14 | 4.7 | 4 | 12.1 | 16.4 | |||||
| 输入时钟频率 (MHz) | 输出时钟 (DCLK) 频率 (MHz) | 测试条件 | 建立时间 (ns) tSU | 保持时间 (ns) tHO | tOUT (ns) | ||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | |||
| 25 | 50 | 2 倍串行化模式:CLOAD = 5pF。 对于 DRVDD = 1.8V、STR_CTRL_CLK 和 STR_CTRL_DATA = 5。 对于 DRVDD = 3.3V、STR_CTRL_CLK 和 STR_CTRL_DATA = 0。 | 7.3 | 8.0 | 5.5 | 10.5 | |||||
| 25 | 25 | 1 倍串行化模式:CLOAD = 5pF。 对于 DRVDD = 1.8V、STR_CTRL_CLK 和 STR_CTRL_DATA = 5。 对于 DRVDD = 3.3V、STR_CTRL_CLK 和 STR_CTRL_DATA = 0。 | 18.5 | 17.5 | 25.2 | 30.1 | |||||