ZHCSP09C December   2023  – March 2025 ADS9227 , ADS9228 , ADS9229

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  热性能信息
    4. 6.4  建议运行条件
    5. 6.5  电气特性
    6. 6.6  时序要求
    7. 6.7  开关特性
    8. 6.8  时序图
    9. 6.9  典型特性：所有器件
    10. 6.10 典型特性：ADS9229
    11. 6.11 典型特性：ADS9228
    12. 6.12 典型特性：ADS9227
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  模拟输入
      2. 7.3.2  模拟输入带宽
      3. 7.3.3  ADC 传递函数
      4. 7.3.4  参考
        1. 7.3.4.1 内部基准电压
        2. 7.3.4.2 外部基准电压
      5. 7.3.5  温度传感器
      6. 7.3.6  数据平均
      7. 7.3.7  数字下变频器
      8. 7.3.8  数据接口
        1. 7.3.8.1 数据帧宽度
        2. 7.3.8.2 ADC 输出数据随机数发生器
        3. 7.3.8.3 同步多个 ADC
      9. 7.3.9  数据接口测试图形
        1. 7.3.9.1 固定图形
        2. 7.3.9.2 数字斜坡
        3. 7.3.9.3 交替测试图形
      10. 7.3.10 ADC 采样时钟输入
    4. 7.4 器件功能模式
      1. 7.4.1 复位
      2. 7.4.2 断电选项
      3. 7.4.3 正常运行
      4. 7.4.4 初始化序列
    5. 7.5 编程
      1. 7.5.1 寄存器写入
      2. 7.5.2 寄存器读取
      3. 7.5.3 多个器件：SPI 配置的菊花链拓扑
        1. 7.5.3.1 菊花链中的寄存器写入
        2. 7.5.3.2 菊花链中的寄存器读取
  9. 8 寄存器映射
    1. 8.1 寄存器组 0
    2. 8.2 寄存器组 1
    3. 8.3 寄存器组 2
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 ≤20kHz 输入信号带宽的数据采集 (DAQ) 电路
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 ≤100kHz 输入信号带宽的数据采集 (DAQ) 电路
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 应用曲线
      3. 9.2.3 ≤1MHz 输入信号带宽的数据采集 (DAQ) 电路
        1. 9.2.3.1 设计要求
        2. 9.2.3.2 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.7 数字下变频器

ADS922x 具有可通过寄存器地址 FBh 至 FEh 配置的可选片上数字下变频器 (DDC)。如图 7-5 所示，DDC 包含一个数字混频器和一个 24 位数控振荡器 (NCO)。数字混频器可生成 24 位 I 和 Q 输出，这两个输出表示 ADC 输出数据与 NCO 输出频率的复杂混合。ADC 的每个通道都通过数字混频器分别生成与 24 位 I 和 Q 输出相对应的 48 位输出。

ADS9227 ADS9228 ADS9229 使用数字下变频器时的数据路径图 7-5 使用数字下变频器时的数据路径

NCO 对于 ADC A 和 ADC B 都是通用的。NCO 的输出频率（由方程式 2 给出）通过 NCO_FREQUENCY 寄存器（地址 0xFD 和 0xFE）来配置。

方程式 2. f N C O = f S M P L _ C L K 2 24 × N C O _ F R E Q U E N C Y 23 : 0   &   0 x F F F F F 0   H z

通过在 SMPL_SYNC 引脚上施加一个脉冲，可以复位 NCO 的输出相位；请参阅图 6-7。如方程式 3 和表 7-5 所示，使用 NCO_PHASE 寄存器（地址 0xFC 和 0xFD）配置 NCO 输出的初始相位。

方程式 3. N C O _ P H A S E 23 : 0 = I n i t i a l   p h a s e 2 π × 2 24 &   0 x F F F F F 0
表 7-5 初始 NCO 相位
NCO_PHASE[23:0] 初始阶段
0x000000 0
0x7FFFF0 π
0xFFFFF0 2π

在 DDC 中使用抽取因子 2、4、8 或 16。表 7-6 显示了用于抽取 DDC 输出的寄存器配置。

表 7-6 DDC 的抽取设置
DECIMATION 寄存器 值
2 OSR_EN (0x0D[6]) 1
OSR (0x0D[5:2] 0
OSR_CLK (0xC0[9:7]) 0
抽取因子 4、8 和 16 的常见设置 CLK3 (0xC5[9]) 1
OSR_INIT1 (0xC0[11:10]) 1
OSR_INIT2 (0xC4[5:4]) 2
OSR_INIT3 (0xC4[1]) 1
OSR_EN (0x0D[6]) 1
OSR_RD (0xC5[6:5]) 1
4 OSR (0x0D[5:2] 1
OSR_CLK (0xC0[9:7]) 0
8 OSR (0x0D[5:2] 2
OSR_CLK (0xC0[9:7]) 4
16 OSR (0x0D[5:2] 3
OSR_CLK (0xC0[9:7]) 5