

## Application Note

## 在伪差分工作模式下与 ADC168M102R-SEP 的接口连接



Taiwo Arojoye

## 摘要

本应用手册介绍了多种用于与 ADC168M102R-SEP 接口的方法；该器件是一款双路、16 位、2x2 或 4x2 通道、耐辐射、同步采样模数转换器 (ADC)。本应用手册重点介绍在 C2000 DSP 上使用多通道缓冲串行端口 (McBSP) 以及串行外设接口 (SPI) 与脉宽调制器 (PWM) 外设相结合的方式，与伪差分工作模式下的 ADC168M102R-SEP 进行接口，以突显该接口的兼容性。本应用手册中的源代码均基于 F28377D-SEP 实验套件提供。

## 内容

1 简介.....	2
2 硬件平台.....	2
3 硬件接口.....	3
3.1 通过 McBSP 进行通信.....	3
3.2 通过 SPI 和 ePWM 进行通信.....	5
4 软件接口.....	7
4.1 McBSP 设置.....	7
4.2 SPI 和 ePWM 设置.....	8
4.3 软件流程.....	9
5 总结.....	10
6 参考资料.....	10

## 插图清单

图 3-1. 通过 McBSP 进行的硬件连接.....	3
图 3-2. 使用 McBSP 的模式 II 波形.....	4
图 3-3. 放大的模式 II 波形.....	4
图 3-4. 模式 II 下的连续转换.....	5
图 3-5. 通过 SPI 和 ePWM 实现模式 II 的硬件连接.....	5
图 3-6. 使用 SPI 和 ePWM 的模式 II 波形.....	6
图 3-7. 放大后的第一个转换周期.....	6
图 3-8. 使用不带缓冲器的 8 位 SPI 与 ADC168M102R-SEP 接口.....	6
图 4-1. 软件流程图.....	9

## 表格清单

表 1-1. 通道选择.....	2
表 4-1. McBSP 的关键寄存器设置.....	7
表 4-2. SPI 的关键寄存器设置.....	8
表 4-3. ePWM 的关键寄存器设置.....	8

## 1 简介

ADC168M102R-SEP 是一款双路、16 位、1MSPS、耐辐射的 SAR ADC，具有八个输入通道，可配置为八个伪差分输入 (4x2) 或四个全差分输入 (2x2)。8 个输入通道分为两对，每对后接两个独立的采样保持电路，用于实现同步信号采集。根据 MODE 引脚 M0/M1 配置，此器件可配置为手动或自动排序通道选择的任意组合，并支持双路或单路串行数据输出，如表 1-1 所示。

表 1-1. 通道选择

M0	M1	通道选择	使用的输出引脚
0	0	手动 ( 通过 SDI )	SDOA 和 SDOB
0	1	手动 ( 通过 SDI )	仅限 SDOA
1	0	自动	SDOA 和 SDOB
1	1	自动	仅限 SDOA

通道信息位 ( 一位通道指示位，后跟一位 ADC 指示位，位于转换结果的最高有效位之前 ) 仅在全差分工作模式下可用。出于通道识别的考虑，当 ADC168M102R-SEP 处于伪差分工作模式时，应使用手动通道选择模式。此外，为了与大多数处理器兼容，本应用手册选择了单串行数据输出模式，因此以下各节主要讨论模式 II。

## 2 硬件平台

ADC168M102REVM-PDK 提供了一个用于评估 ADC168M102R-SEP ADC 功能的平台。该 EVM 可用于连接 TI 的各种 DSP 或微控制器，同时允许访问模拟和数字信号，以满足定制化的终端用户应用需求。有关该 EVM 的更多信息，请参阅 [ADC168M102REVM-PDK 用户指南](#)。

德州仪器 (TI) 的 C2000 实验套件是用于初期器件探索和测试的理想产品。*DelfinoF28377D* 实验套件配有一个扩展坞，该扩展坞具有板载 USB JTAG 仿真功能，并可访问所有控制卡信号、试验电路板区域以及 RS-232 和 JTAG 连接器。有关此套件的更多详细信息，请参阅 <http://www.ti.com/tool/tmdxdock28377d>。

将 *DelfinoF28377D* 实验套件与 *ADC168M102REVM-PDK* 相结合，是体验 F28377D-SEP DSP 与 ADC168M102R-SEP 接口的便捷方式。

### 3 硬件接口

F28377D-SEP 附带 McBSP 和 SPI 接口，用于与 ADC168M102R-SEP 等串行器件进行通信。此外，它本身还集成了多通道增强型脉宽调制器 (ePWM) 外设，该外设具有灵活的同步功能。以下各节将介绍两种与 ADC168M102R-SEP 接口的方法。

硬件连接图 ( 见图 3-1 ) 中所所示的 DSP 与 ADC168M102R-SEP 之间的电阻是为了提醒高速数字信号可能会在数字系统中引起不必要的振铃，最终降低系统性能。该电阻的需求取决于最终设计中的时钟速度、走线长度以及实际的 PCB 布局。

#### 3.1 通过 McBSP 进行通信

McBSP 包含通往外部器件的数据路径和控制路径。借助独立的发送和接收引脚，该端口支持全双工缓冲数据通信，并可选择多种数据位宽：8、12、16、20、24、和 32 位。McBSP 还有四个引脚，专用于接收和发送的独立时钟与帧同步。更重要的是，它集成了一个可编程采样率发生器，用于在内部生成和控制时钟信号和帧同步信号。由于这些特性，McBSP 能够轻松地与不同类型的设备进行通信。

##### 3.1.1 使用 McBSP1

ADC168M102R-SEP 的 3.3V 兼容数字接口可实现 F28377D-SEP 实验套件与 ADC168M102REVM-PDK 之间的无缝连接。图 3-1 展示了硬件连接。芯片选择 (CS) 引脚由 F28377D DSP 上的 GPIO 引脚控制，以便在任何操作之前使能 ADC168M102R-SEP，从而允许多个器件共享 McBSP 外设。配置 McBSP 中的内部采样率发生器 (SRG) 以生成发送时钟信号 (CLKX)。帧同步发送 (FSX) 脉冲可用作数据读取 (RD) 信号，因为它与 CLKX 信号同步，并且其宽度可设置为 1 个 CLKX 周期。McBSP 中的 CLKR 和 FSR 定义为用于接收的时钟和帧同步信号。为了尽可能地减小接收数据 (DR) 与接收时钟 (CLKR) 之间的相移，CLKR 在非常靠近 ADC168M102R-SEP 的位置连接到 CLKX。FSR 以相同方式连接。

在模式 II 下，ADC168M102R-SEP 需要 40 个时钟周期才能输出两个 ADC 的转换结果。如果像模式 I 一样每 20 个时钟周期 ( 此时需要 RD 信号 ) 发出一次转换开始 (CONVST) 信号，则每第二个脉冲会被自动忽略，CONVST 信号也可以连接至 FSX。为了验证功能正常并避免输出数据损坏，FSX 信号不应超过一个时钟周期。




图 3-1. 通过 McBSP 进行的硬件连接

如图 3-1 所示，配置命令通过 McBSP 的 DX 引脚发送至 ADC168M102R-SEP SDI 引脚，包括参考电压配置、电源模式配置、输入模式配置、输入通道选择等。在模式 II 下，两个 ADC 的转换结果通过 SDOA 发送到 DR 引脚，在此特定工作模式下，不使用 SDOB 引脚。

对于模式 II 操作，使用 GPIO 控制 M1，同时将 M0 接地，以便通过处理器精确控制从模式 I 切换到模式 II 的时间。通过这种方法，可以预判串行输出的通道信息，从而尽可能地减少识别转换结果通道信息的软件开销。

图 3-2 显示了使用前述硬件设置的模式 II 初始化过程。图 3-3 放大了单个转换周期。RD 和 CONVST 信号的上升沿与转换时钟的上升沿同步，宽度设置为一个时钟周期，整个周期每 27 个时钟周期重复一次。




图 3-2. 使用 McBSP 的模式 II 波形




图 3-3. 放大的模式 II 波形

前述接口方案也可用于全差分输入模式，唯一需要更改的是 PDE 位，该位必须在 CONFIG 寄存器中清零。

### 3.1.2 通道识别

串行端口的固定输出序列可用于识别转换结果的通道信息。在模式 II 操作中，在开始通过 SDI 选择转换通道后，还需要一个转换周期来转换所选通道。接下来的两个转换周期用于输出转换结果。在工作模式下进行通道扫描的连续转换时，需要在 BUSY 信号为低电平的读取周期内发送通道选择命令，在这种情况下，CONVST 信号会被忽略。

为了尽可能地提高工作效率，建议在图 3-4 所示的前两个 RD/CONVST 信号之间将 M1 设置为高电平，这样第一个转换周期用于设置通道，这些通道将在第二个转换周期进行转换，此时实际的模式 II 操作开始。有效的转换结果输出从第三个转换周期的通道 Ax 开始（“x”取决于第一个转换周期的通道配置，在图 3-4 中为 A0）。




图 3-4. 模式 II 下的连续转换

## 3.2 通过 SPI 和 ePWM 进行通信

对于未配备 McBSP 外设的处理器，可以同时使用 SPI 和 ePWM 外设与 ADC168M102R-SEP 进行接口。此处使用的 ePWM 外设需要包含至少两个模块，且具备相互同步的功能。

### 3.2.1 使用 SPI 和 ePWM

在此接口方案中，将一个 SPI 端口和两个 ePWM 模块组合在一起，用于与 ADC168M102R-SEP 进行接口连接，如图 3-5 所示。SPI 端口配置为从器件，时钟信号由其中一个 ePWM 模块提供，另一个 ePWM 模块用于控制 RD 和 CONVST 信号。这两个 ePWM 模块通过时基计数器同步方案相互同步。




图 3-5. 通过 SPI 和 ePWM 实现模式 II 的硬件连接

如图 3-5 所示，ADC168M102R-SEP 的 SDI 和 SDOA 信号分别连接至 SPI 端口的 MISO 和 MOSI。由于 RD 信号需要验证时钟下降沿，因此 SPI 端口的发送数据需要右移 1 位。软件实现细节在节 4 中讨论。图 3-6 显示了一个具有八个转换周期的突发转换系列以及相应的六个有效转换结果。放大后的第一个转换周期如图 3-7 所示。




图 3-6. 使用 SPI 和 ePWM 的模式 II 波形




图 3-7. 放大后的第一个转换周期

如果应用中有两个可用的串行端口 ( McBSP + SPI 或 2 个 SPI )，则可以同时通过 SDOA 和 SDOB 串行输出与 ADC168M102R-SEP 进行通信。详细信息请参见 SLAA167 的第 3.2 章。

### 3.2.2 SPI 外设要求

ADC168M102R-SEP 需要至少 20 个时钟周期才能完成一个转换周期。为了确保转换精度或保持恒定的转换速度，如果此处使用的 SPI 外设能够处理至少 20 位的数据大小，或集成了发送和接收缓冲器，将会很有帮助。否则，软件实现中应明确指定两个转换部分之间的空闲时间  $t_{idle}$  小于最大时钟周期 ( ADC168M102R-SEP 在半时钟模式下工作时为  $2\mu s$  )。图 3-8 显示了使用不带发送和接收缓冲器的 8 位 SPI 与 ADC168M102R-SEP 接口时的波形。




图 3-8. 使用不带缓冲器的 8 位 SPI 与 ADC168M102R-SEP 接口

## 4 软件接口

所有软件均采用 C 语言编写，并使用 Code Composer Studio 5.5 版进行编译。以下各节将介绍 McBSP 端口的设置，以及用于与 ADC168M102R-SEP 的模式 II 操作进行接口的 SPI 和 ePWM 外设的设置。源代码中同时采用了轮询和中断两种方式来处理 McBSP 的接收数据。

### 4.1 McBSP 设置

McBSP 编程为串行端口，其内部采样率发生器 (SRG) 配置为生成内部数据时钟 (CLKG) 以用作内部发送时钟 (CLKX)。发送器和接收器设置为 16 位操作，在帧同步之后、帧的第一位发送/接收之前，有一个 1 位的延迟。

发送帧同步脉冲 (FSX) 由 SRG 生成，FSX 的宽度应设置为一个 CLKX 时钟周期。根据使用轮询机制还是中断机制来处理发送和接收数据，FSX 需要设置为：(1) 在对发送寄存器进行写入时生成或 (2) 基于 SRGR2 寄存器中 FPER 位的设置周期性生成。表 4-1 列出了使用轮询或中断方法时，McBSP 与 ADC168M102R-SEP 接口的关键寄存器设置。

表 4-1. McBSP 的关键寄存器设置

寄存器	轮询操作设置	中断操作设置	注释
SRGR2.bit.CLKSM	1	1	SRG 使用 LSPCLK 作为输入时钟
PCR.bit.SCLKME	0	0	
SRGR1.bit.CLKGDV	9	9	时钟分频器
PCR.bit.CLKXM	1	1	CLKX 由 CLKG 驱动
RCR1.bit.RWDLEN1	2	2	设置为 16 位操作
XCR1.bit.XWDLEN1	2	2	
RCR2.bit.RDATDLY	1	1	数据接收和发送的 1 位延迟
XCR2.bit.XDATDLY	1	1	
PCR.bit.FSXM	1	1	FSX 由 CLKG 驱动
SRGR1.bit.FWID	0	0	FSX 为 1 个 CLKG 周期
SRGR2.bit.FSGM	0	0	生成 FSX 的不同方式
SRGR2.bit.FPER	-	21	两个 FSX 信号之间的周期
MFFINT.bit.XINT	-	1	使能发送/接收中断。
MFFINT.bit.RINT	-	1	

在示例代码中，ADC168M102R-SEP 以 20MHz 的串行时钟运行，这是通过对低速外设时钟 (LSPCLK) 进行 10 分频实现的。ADC168M102R-SEP 的固定数据速率连续转换通过使用中断机制处理 McBSP 中的数据来实现，而 ADC168M102R-SEP 的配置则是使用轮询机制来处理 McBSP 中的数据，如以下代码行所示。

```

for(loopcount = 0; loopcount<5; loopcount ++)
{
    mcbsp_xmit(Txdata[Txcounter++],0);
    while(McbspaRegs.SPCR1.bit.RRDY == 0 ) { ; } // Check for receive available?
    Rxdata[Rxcounter++] = McbspaRegs.DRR1.a1; // read out result.
    while(McbspaRegs.SPCR2.bit.XRDY == 0){ ; } // Check for transmit ready?
}

```

## 4.2 SPI 和 ePWM 设置

F28377D-SEP 集成了高速同步 SPI，支持将编程长度（1 至 16 位）的串行比特流移入和移出器件。此外，它还支持 16 级接收和发送 FIFO。

在该接口方案中，SPI 端口配置为从器件，采用 4 线模式运行。为了与 ADC168M102R-SEP 时序图兼容，SPI 端口设置为在上升沿输出数据，在下降沿输入数据，且使用非延迟时钟。

在源代码中，SPI 端口的字符长度设置为 11 位。发送和接收采用缓冲器，前一个字传输完成后立即传输缓冲器中的下一个字，从而将两次 SPI 传输合并为一个 ADC168M102R-SEP 转换周期；以下几行代码显示了它们之间的转换。表 4-2 列出了前述 SPI 端口的关键寄存器设置。

```

1.One ADC168M102R-SEP configure command split into two SPI transmission cycles:
   for(Cnt=0; Cnt < number; Cnt++)
   {
       SpiaRegs.SPITXBUF = (*(data+Cnt) >> 1) & 0x7FE0 ;
       SpiaRegs.SPITXBUF = (*(data+Cnt) << 10) & 0xFC00;
   }

2. Two SPI reception cycles combine together to be one ADC168M102R-SEP conversion result:
   for(Counteri = 0; Counteri < Rxcounter/2; Counteri ++ )
   {
       RxInterpreter[Counteri] = ( Rxdata[Counteri * 2] << 6 )
                                   | ( Rxdata[Counteri * 2 +1] >> 5 );
   }

```

表 4-2. SPI 的关键寄存器设置

寄存器	设置	注释
SPICTL.all	0x0002	作为从器件，使用标准 SPI 时钟方案，无延迟
SPIPRI.bit.TRIWIRE	0	标准 4 线 SPI 模式
SPIFFCT	0x0000	缓冲器中的前一个字传输完成后立即传输下一个字
SPICCR.all	0x008A	11 位；上升沿输出数据，下降沿输入数据

所使用的两个 ePWM 模块设置为相同时钟频率和计数模式，但计数周期不同，因此可以用作 RD/CONVST 信号或时钟信号。当 ePWM1 模块的计数值达到零时，ePWM2 模块的计数值同步为零。ePWM 模块的关键寄存器设置如表 4-3 所示。

表 4-3. ePWM 的关键寄存器设置

寄存器	ePWM1 设置	PWM2 设置	注释
TBCTL.bit.HSPCLKDIV	1	1	设置时基时钟速率
TBCTL.bit.CLKDIV	1	1	
TBCTL.bit.CTRMODE	0	0	将计数模式设置为递增计数模式
TBPRD	219	9	设置时基计数器的周期
AQCTLA.bit.ZRO	2	2	设置 ePWM 模块输出操作
AQCTLA.bit.CAU	1	1	
CMPA.half.CMPA	10	5	设置比较寄存器以控制占空比
TBCTL.bit.PHSEN	0	1	同步控制，ePWM1 作为主器件，ePWM2 作为从器件
TBCTL.bit.SYNCOSEL	1	0	
TBPHS.half.TBPHS	0	0	设置同步后的计数值

### 4.3 软件流程

本应用报告中提供的示例代码包含两个项目文件和两个工作空间，分别对应使用 McBSP 端口与 ADC168M102R-SEP 接口，或将 SPI 端口与 ePWM 外设相结合来与 ADC168M102R-SEP 接口。

在使用 McBSP 端口与 ADC168M102R-SEP 连接的程序中，一旦进入主函数，就会对 McBSP 和其他外设进行适当配置。发送 ADC168M102R-SEP 的配置命令后，McBSP 端口会被重置，以使用中断而非轮询来处理发送和接收数据。此时，可以发送通道配置命令，并通过中断例程获取相应的转换结果。程序在接收到 1026 个数据后结束（每个通道 128 个数据，外加开头的两个无效数据）。图 4-1 展示了示例流程图。




图 4-1. 软件流程图

## 5 总结

本应用手册概述了 ADC168M102R-SEP 的多种连接方法。具体而言，本文档探讨了伪差分工作模式，并通过 McBSP 端口以及 SPI/PWM 外设组合两种方式，展示了该器件与 C2000 DSP 的接口兼容性。

## 6 参考资料

1. 德州仪器 (TI), [ADC168M102R-SEP 耐辐射 8 通道 1MSPS 16 位 ADC](#), 数据表。
2. 德州仪器 (TI), [TMS320F2837xD 双核实时微控制器](#), 技术参考手册。
3. 德州仪器 (TI), [TMS320x281x DSP 多通道缓冲串口 \(McBSP\) 参考指南](#), 参考指南。
4. 德州仪器 (TI), [F2837xD 固件开发包用户指南 \(F2837xD-FRM-EX-UG-100\)](#), 用户指南。

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月