



摘要

本应用手册概述了 M-LVDS 标准，介绍了德州仪器 (TI) 当前的 M-LVDS 产品系列，描述了常见的 M-LVDS 应用，并详述了重要的设计指南。

内容

1 引言.....	2
2 M-LVDS 标准概述.....	2
3 驱动器特性.....	2
4 接收器特性.....	4
5 M-LVDS 产品组合.....	5
6 M-LVDS 应用.....	6
7 AdvancedTCA 系统中的时钟分配.....	6
8 MicroTCA 系统中的时钟分配.....	7
9 M-LVDS 作为短距离 RS-485 备选器件.....	9
10 通过点对点链路进行信号分配.....	10
11 “线或”式实施.....	11
12 设计指南.....	11
13 结论.....	12
14 参考文献.....	12
15 修订历史记录.....	12

插图清单

图 2-1. 多点网络.....	2
图 3-1. 驱动器 VOD 和 VOS 比较.....	3
图 3-2. 点对点链路.....	3
图 4-1. M-LVDS 标准定义了两种接收器类型.....	4
图 5-1. DS91D176 驱动器输出幅值与输出直流负载的函数关系.....	5
图 7-1. AdvancedTCA 时钟分配接口示例.....	7
图 8-1. MicroTCA 非冗余时钟分配接口示例.....	7
图 8-2. MicroTCA 冗余时钟分配接口示例.....	8
图 9-1. Cat5e 长度是 M-LVDS 和 RS-485 点对点链路比特率的函数.....	9
图 10-1. 通过点对点链路进行信号分配.....	10
图 11-1. 具有三个 M-LVDS 驱动器和一个 2 类接收器的“线或”式电路.....	11

表格清单

表 3-1. 驱动器关键参数比较.....	4
表 4-1. 接收器主要参数比较.....	5
表 5-1. TI 第一代 M-LVDS 器件汇总.....	5
表 5-2. TI 第二代 M-LVDS 器件汇总.....	5
表 10-1. TI 扇出缓冲器汇总.....	10

商标

所有商标均为其各自所有者的财产。

1 引言

TIA/EIA-899 (多点低电压差分信令, 即 M-LVDS) 自 2002 年初正式批准以来, 已成为在多点时钟分配和数据总线上进行二进制数据交换所遵循的常用电气标准。M-LVDS 电路不仅保留了 LVDS 电路的许多优势 (高速、低功耗和出色的抗噪性), 而且还包含其他配置, 如更强大的驱动能力、可控制的转换时间、扩展的输入共模电压范围和失效防护, 所有这些都是实现可靠的多点网络所必需的。

2 M-LVDS 标准概述

M-LVDS 标准指定了线路驱动器和接收器的电气特性, 用于通过多点总线 (最多可连接 32 个节点, 如图 2-1 所示) 进行通用数据传输。更具体地说, 它定义了驱动器输出特性和两种接收器类型的输入特性。以下两个部分总结了 M-LVDS 驱动器和接收器的主要特性, 并将其与符合以下两种其他常见差分标准的驱动器和接收器的特性进行比较: RS-485 (TIA/EIA-485-A) 和 LVDS (TIA/EIA-644-A)。




图 2-1. 多点网络

3 驱动器特性

根据 TIA/EIA-899 标准, M-LVDS 驱动器生成幅值为 480mV – 650mV 且偏移量在 0.3V 至 2.1V 范围内的差分信号。信号的 10%-90% 转换时间 (上升和下降) 必须为 1ns 或以上, 且最多为单位间隔的一半 (t_{UI})。

与 RS-485 驱动器相比, M-LVDS 驱动器可显著降低信号幅值 (请参阅图 3-1), 从而降低功耗和电磁干扰 (EMI)。较低的信号幅值可实现较高的信令速率或信号频率。虽然 M-LVDS 标准根据 1ns 最小转换时间指定 500Mbps 的最大信令传输速率, 但目前市售 M-LVDS 驱动器的峰值传输速率为 250Mbps。另一方面, 最快的 RS-485 驱动器的峰值速率通常为 10Mbps, 而一些独特的器件的速率可达到 30Mbps 至 50Mbps。速度更快、功耗更低和 EMI 更低的这些优势以降低噪声容限为代价, 但是, 通过遵循本应用手册后面提供的必要设计指南, 无需通过很大的工作量即可成功设计 M-LVDS 网络。




图 3-1. 驱动器 VOD 和 VOS 比较

与 LVDS 驱动器相比，M-LVDS 驱动器可提供更强的驱动能力（更大的 IOD）。凭借更强的驱动能力，M-LVDS 驱动器能够在通常双端接的多点网络中驱动信号。双端接网络会给驱动器带来更大的负载，因此需要更大的驱动能力来保持所需的信号幅值。M-LVDS 和 RS-485 驱动器输出幅值通常在 $50\ \Omega$ 差分负载下指定。在具有双端接的多点网络中，驱动器通常会遇到此大小的负载，如图 2-1 所示。LVDS 驱动器输出幅值在 $100\ \Omega$ 差分负载下指定。在具有单端接的点对点链路中，驱动器通常会遇到此大小的负载，如图 3-2 所示。M-LVDS 驱动器还具有可控制的转换时间，这一特性非常适合多点网络。另一方面，转换时间通常为 100ps 到仅几百 ps 的 LVDS 驱动器很少适合除点对点拓扑之外的任何拓扑。



图 3-2. 点对点链路

表 3-1 比较了 RS-485、M-LVDS 和 LVDS 驱动器的主要特性：


表 3-1. 驱动器关键参数比较

参数	RS-485	M-LVDS	LVDS
VOD (V)	1.5 至 5.0	0.48 至 0.65	0.25 至 0.45
VOS (V)	-1.0 至 3.0	0.3 至 2.1	1.125 至 1.375
IOD (mA)	28 至 93	9 至 13	2.5 至 4.5
IOS (mA)	<250	<43	<24
t_{RISE} / t_{FALL} 最小值 (ns)	不适用	1	不适用
t_{RISE} / t_{FALL} 典型值 (ns)	5 至 50	1 至 5	<1
t_{RISE} / t_{FALL} 最大值 (ns)	$0.3 t_{UI}$	$0.5 t_{UI}$	$0.3 t_{UI}$
典型数据速率 (Mbps)	DC 到 10	DC 到 500	DC 到 3125

4 接收器特性

接收器主要规格包括输入电压阈值、输入共模范围和输入漏电流。输入阈值电平将两种 M-LVDS 接收器区分开来。1 类接收器的阈值电平以 0V 差分为中心，提供比 2 类接收器更高的噪声容限。1 类接收器用于需要应用特定的外部失效防护网络或根本不需要失效防护功能的时钟或数据传输应用。2 类接收器的阈值电平具有 +100mV 差分偏差。当总线或传输线未驱动且具有 0V 差分偏置时，该偏差会降低噪声容限，但会提供已知的低输出状态。除了失效防护之外，线或功能也是 2 类接收器的另一种可能应用。更多有关使用 M-LVDS 器件的“线或”式实施的信息，请参阅本手册的后面部分。

与 RS-485 和 LVDS 接收器相比，M-LVDS 接收器具有最严格的阈值电平。图 4-1 展示了 RS-485、LVDS 和两种 M-LVDS 接收器的阈值电平和建议的最大差分输入幅值电平。


图 4-1. M-LVDS 标准定义了两种接收器类型

M-LVDS 接收器输入共模范围为 $-1.4V$ 至 $3.8V$ ，因此成为连接子系统的可靠接口，这些子系统的接地基准之间可能存在 $\pm 1V$ 的电位差。鉴于许多 M-LVDS 驱动器的 VOS 规格比标准规定的更加严格，网络节点之间不必要的电位差可能大于 $\pm 1V$ 。RS-485 接收器适用于更恶劣的环境，其 $-7V$ 至 $12V$ 的共模范围允许节点之间产生 $\pm 7V$ 的不必要电位差。鉴于 LVDS 接收器的输入共模范围为 $0V$ 至 $2.4V$ (0 至 V_{DD} 也很常见)，因此最不可靠，然而，LVDS 驱动器具有严格的 VOS 规格，使驱动器和接收器电路之间通常存在 $\pm 1V$ 的电位差。

由于所有 M-LVDS、LVDS 和 RS-485 器件都可用于多点网络，因此接收器必须作为运行驱动器的轻负载，以便多个接收器连接到单根总线上。根据这一要求，所有三个标准都规定了最大输入漏电流，从而允许总线上最多有 32

个负载 (接收器或不运行的驱动器)。单个器件的负载或 M-LVDS 和 LVDS 接收器的单个单元负载相当于为 0V 至 2.4V 电压源提供 120k Ω 电阻。RS-485 接收器的一个单位负载相当于为 0V 至 5V 电压源提供 12k Ω 电阻。此外, RS-485 器件可提供 1/2、1/4 和 1/8 单位负载, 允许在一条总线上最多使用 256 个器件。表 4-1 显示了 RS-485、M-LVDS 和 LVDS 接收器的主要特性。

表 4-1. 接收器主要参数比较

参数	RS-485	M-LVDS	LVDS
VID (V)	0.4 至 5.0	0.1 至 2.4	0.2 至 2.4
VCM (V)	-5.0 至 12.0	-1.4 至 3.8	0 至 2.4
IIN (μ A)	<1000	<32	<20

5 M-LVDS 产品组合

TI 当前的 M-LVDS 产品系列包括各种器件, 从单通道收发器和驱动器/接收器对到四通道收发器、驱动器和 1:4 中继器/扇出缓冲器, 不一而足。

2006 年推出的第一代 TI M-LVDS 器件包括四个单通道器件, 提供 100MHz/200Mbps 收发器和具有 1 类和 2 类接收器选项的驱动器/接收器对。表 5-1 汇总了提供的选项。有关每个器件的详细信息, 请访问 www.ti.com。

表 5-1. TI 第一代 M-LVDS 器件汇总

器件型号	说明	封装	特性
DS91D176	100MHz 单通道 M-LVDS 收发器	SOIC-8	176 引脚分配, 1 类接收器
DS91C176	100MHz 单通道 M-LVDS 收发器	SOIC-8	176 引脚分配, 2 类接收器
DS91D180	100MHz 单通道 M-LVDS 线路驱动器/接收器对	SOIC-8	180 引脚分配, 1 类接收器
DS91C180	100MHz 单通道 M-LVDS 线路驱动器/接收器对	SOIC-8	180 引脚分配, 2 类接收器

第一代 M-LVDS 器件具有转换时间为 1.8ns 典型值的驱动器, 该转换时间针对多点网络 (更具体地说, 针对 ATCA 时钟分配网络) 进行了优化。此外, 驱动器还具有输出幅值控制电路, 可在宽负载范围内保持恒定的 VOD, 如图 5-1 所示。此特性有助于提高重载背板中的噪声容限。




图 5-1. DS91D176 驱动器输出幅值与输出直流负载的函数关系

2008 年推出的第二代 M-LVDS 器件包括四个四通道 125MHz/250Mbps 器件。表 5-2 汇总了提供的选项。与第一代类似, 这些器件还具有可控制的转换时间 (典型值为 2.0ns) 和输出幅值控制电路, 用于在宽负载范围内保持恒定 VOD。

表 5-2. TI 第二代 M-LVDS 器件汇总

器件型号	说明	封装	特性
DS91M040	125MHz 四通道 M-LVDS 收发器	LLP-32	节省空间的封装、引脚可设置接收器类型、每通道输出使能

表 5-2. TI 第二代 M-LVDS 器件汇总 (continued)

器件型号	说明	封装	特性
DS91M047	125MHz 四通道 M-LVDS 线路驱动器	SOIC-16	'047 引脚分配、每通道输出使能
DS91M124	具有 LVCMOS 输入的 125MHz 1:4 M-LVDS 中继器	SOIC-16	低偏斜、每通道输出使能
DS91M125	具有 LVDS 输入的 125MHz 1:4 M-LVDS 中继器	SOIC-16	LVDS 输入、每通道输出使能

6 M-LVDS 应用

M-LVDS 器件主要用于时钟分配网络，例如基于 AdvancedTCA (ATCA) 和 MicroTCA (μ TCA) 的系统的时钟分配接口。然而，M-LVDS 器件提供的众多特性使其成为许多其他应用的理想选择，这些应用可受益于高速率、低功耗、更低的 EMI、可控制的转换时间和失效防护配置。本应用手册的这一部分简要概述了常见的 M-LVDS 应用。

7 AdvancedTCA 系统中的时钟分配

AdvancedTCA 是 PCI 工业计算机制造商集团 (PICMG) 的开放式标准，适用于容量高达 2.5Tbps 的模块化通信系统。该标准指定了一系列系统级设计方面和参数，包括机械尺寸、配电、散热注意事项和数据传输。

与许多通信系统一样，基于 AdvancedTCA (ATCA) 的系统需要同步其内部和外部网络。同步时钟接口是 ATCA 基本规范 (PICMG 3.0) 的一部分，它将 M-LVDS 指定为所选的信令技术。在 ATCA 系统中，有 3 个冗余时钟 (总共 6 个) 以多点方式分布到最多 16 个背板插槽：

- CLK1A 和 CLK1B 用于冗余 8kHz 标准数字电话传输系统时钟。
- CLK2A 和 CLK2B 用于 19.44MHz 时钟，以实现 SONET/SDH 网络的同步。
- CLK3A 和 CLK3B 用于用户定义的信号 (时钟或数据) 。

每个 ATCA 时钟网络由多达 16 个 M-LVDS 端口组成，这些端口连接到一个公共时钟总线，如图 7-1 所示。时钟总线物理上位于标准背板上，是一个 130 Ω 差分微带，两侧端接 80 Ω 电阻。M-LVDS 端口是位于线路卡上的 M-LVDS 器件的 I/O。将 M-LVDS 端口连接到时钟总线的互连称为无端桩线。标准 ATCA 时钟分配多点网络中的桩线由差分布线组成，该布线将 M-LVDS 器件的 I/O 引脚连接到线路卡的标准区域 2 连接器引脚和连接器导体。标准 ATCA 区域 2 连接器是高级差动结构 (ADF) 连接器，例如 Tyco 的 HM-ZD 连接器。更大限度地减小 ATCA 时钟分配网络中桩线的电气长度至关重要，稍后在设计指南中对此进行讨论。ATCA 标准规定最大桩线长度为 1 英寸 (25.4mm)。




图 7-1. AdvancedTCA 时钟分配接口示例

8 MicroTCA 系统中的时钟分配

MicroTCA 标准为容量高达 144Gbps 的中低范围电信和数据通信设备提供模块化开放式平台。MicroTCA 系统针对更小的物理尺寸和对成本更为敏感的应用进行了优化。

与 ATCA 标准类似，MicroTCA (Utca) 标准还指定了时钟分配网络使用 M-LVDS 技术。MicroTCA 规范 (PICMG MTCA.0) 定义了非冗余和冗余时钟架构。非冗余时钟架构适用于具有单个 MicroTCA 载波集线器 (MCH) 的系统。此架构允许每个高级夹层卡 (AMC) 最多支持三个点对点链路，每个 MCH 最多支持 36 个链路。图 8-1 显示了非冗余背板中 MCH 和 AMC 之间的单点对点时钟链路。请注意，时钟总线在 MCH 卡和 AMC 卡的背板上端接。在点对点链路中，M-LVDS 器件传输具有最大噪声容限的时钟信号。




图 8-1. MicroTCA 非冗余时钟分配接口示例

冗余时钟架构适用于以冗余方式运行的双 MCH 系统。在此时钟架构中，每个 MCH 使用点对点链路连接到每个 AMC，如图 8-1 所示。但是，AMC 与每个 MCH 卡之间的连接是通过多点网络实现的，如图 8-2 所示。通过使用串联电阻器，可以更大限度地降低该多点拓扑变体中无端桩线的影响。M-LVDS 器件的受控信号边沿进一步协助将时钟分配到系统中的所有卡。




图 8-2. MicroTCA 冗余时钟分配接口示例

9 M-LVDS 作为短距离 RS-485 备选器件

虽然 RS-485 多点差分总线距离很远，通常通过电缆作为传输介质来实现，但 M-LVDS 器件适用于背板环境中的应用。利用电缆作为互连的多点链路也可以通过 M-LVDS 实现。但是，系统设计人员需要特别注意残桩长度、总线阻抗以及节点之间的潜在差异。使残桩尽可能短、使负载间距均匀，并确保节点之间的电位差小于 $\pm 1V$ ，从而实现了背板领域外 M-LVDS 多点网络的稳健设计。

RS-485 和 M-LVDS 接口共用的另一个常见应用领域是通过电缆进行点对点信号传输。在通过长电缆驱动信号方面，RS-485 的更大摆幅尤其是更宽的输入共模范围有助于实现更长的传输距离；但是，M-LVDS 器件的优势是更高的速度、更低的功耗和更低的 EMI。这些关键的 M-LVDS 特性在许多应用中都很有用。

图 9-1 显示了 RS-485 和 M-LVDS 点对点链路的典型 CAT5e 电缆长度与比特率的函数关系。RS-485 曲线的倾斜部分是根据 $1/t_{UI}$ 频率（以赫兹为单位）下 9dB 的最大衰减确定的，其中 t_{UI} 是给定信令速率下的单位间隔。这是确定 RS-485 点对点链路的最大信令速率的公认行业指南。RS-485 曲线的平坦部分基于典型 CAT5e 电缆 ($9\Omega / 100m$) 的欧姆损耗。

对于使用低电压差动驱动器 (M-LVDS、LVDS) 的网络，在确定给定电缆长度的最大信号传输速率时，可将 $1/t_{UI}$ 赫兹下的 6dB 最大衰减用作通用指南。本指南假定直流平衡数据、点对点链路、零串扰和对间偏移，并且无外部干扰。请注意 M-LVDS 曲线的虚线部分。理论上，M-LVDS 接口可通过数百米的 CAT5e 电缆传输低于 Mbps 的信号，但是 M-LVDS 接收器只能处理 $\pm 1V$ 的接地噪声。通过长电缆构建 M-LVDS 接口的系统设计人员需要确保接地噪声不超过 $\pm 1V$ 限制，或者他们需要通过实施交流耦合或变压器耦合接口来完全消除信号的直流分量。




图 9-1. Cat5e 长度是 M-LVDS 和 RS-485 点对点链路比特率的函数

10 通过点对点链路进行信号分配

通过多点网络进行信号分配具有多种优势，比如减小连接器尺寸和电缆直径、减少导体数量和 PCB 厚度，并最终降低系统成本。这些优势以牺牲信号完整性、最大传输距离和速度为代价。当无法使用多点网络实现令人满意的信号完整性、传输距离或速度时，或许只能使用点对点链路进行信号分配。要使用点对点链路进行信号分配，可通过扇出缓冲器来实现，如图 10-1 所示。




图 10-1. 通过点对点链路进行信号分配

当前的 M-LVDS 产品系列提供两个 1:4 扇出缓冲器/信号中继器：DS91M124 和 DS91M125。

DS91M124 是具有 LVCMOS 输入和四路 M-LVDS 输出的扇出缓冲器。它提供 LVCMOS 至 M-LVDS 电平转换和 1:4 信号分配。它非常适合从本地信号源获取 LVCMOS 信号并将其分配到本地或远程 M-LVDS 接收器。

DS91M125 是具有 LVDS 输入和四路 M-LVDS 输出的扇出缓冲器。它可以通过点对点或多点链路从本地或远程源获取与 LVDS 兼容的信号，并将其分配到四个本地或远程 M-LVDS 接收器或 M-LVDS 多点网络。

除了 M-LVDS 扇出缓冲器，还有几个 LVDS 和总线 LVDS 扇出缓冲器。表 10-1 提供了汇总。

表 10-1. TI 扇出缓冲器汇总

器件型号	说明	封装	特性
DS91M124	具有 LVCMOS 输入的 125MHz 1:4 M-LVDS 中继器	SOIC-16	低偏斜、每通道输出使能
DS91M125	具有 LVDS 输入的 125MHz 1:4 M-LVDS 中继器	SOIC-16	LVDS 输入、每通道输出使能
DS92CK16	125MHz 总线 LVDS 1:6 时钟缓冲器/总线收发器	薄型小外形尺寸 (TSSOP)-24 封装	1:6 LVCMOS 输出，总线 LVDS I/O
DS90LV110T	1:10 LVDS 时钟/数据分配器	TSSOP-28	200MHz / 400Mbps 工作频率，低偏斜
DS90LV110AT	具有失效防护功能的 1:10 LVDS 时钟/数据分配器	TSSOP-28	失效防护运行
DS10BR254	1.5 Gbps 2:4 LVDS 中继器	LLP-40	LOS, 8kV ESD
DS25BR204	具有发送预强调和接收均衡功能的 3.125Gbps 2:4 LVDS 中继器	LLP-40	输入均衡、输出预加重、LOS

11 “线或”式实施

M-LVDS 驱动器和 2 类接收器可用于实现“线或”式逻辑函数。图 11-1 所示为使用三个 M-LVDS 驱动器和一个与双端接多点总线互连的 2 类接收器实现的示例。所有驱动器输入均设置为 H，而驱动器输出使能 (DE) 引脚用作输入。接收器输出用作函数的输出。当被禁用时，驱动器输出为总线提供一个 0V 差分偏置并且 2 类接收器检测到逻辑 L。当任一驱动器被启用时，总线被偏置为一个 H 并且接收器检测到逻辑 H。




图 11-1. 具有三个 M-LVDS 驱动器和一个 2 类接收器的“线或”式电路

12 设计指南

多点网络为设计人员提供了一种经济而简单的方法，来使用单个互连或总线连接多个器件。虽然简单性和低成本使得多点网络对许多人很有吸引力，但设计这些网络绝不是一项简单的任务。以下列表提供了实现可靠 M-LVDS 多点网络的设计指南。

- 设计或选择最适合多点网络的互连。在多点网络中，每个端口都向总线施加负载。负载通常是容性的，由 M-LVDS I/O 电容和残桩的固有电容组成。总线上具有一致阻抗的容性负载可降低端口位置总线的阻抗，并造成阻抗失配。当多个负载连接到负载之间间距相对一致的总线上时，总线的总体特性阻抗会变低。总线的较低特性阻抗需要较低阻值的终端电阻。值较低的终端电阻意味着信号驱动器的直流负载较低，最终降低信号幅值。尽管 M-LVDS 驱动器具有使输出幅值保持恒定的控制电路，但输出幅值仅对 40 Ω 或更高的负载保持恒定。这意味着带负载总线的差分特性阻抗需要为 80 Ω 或更高。为此，请选择或设计具有高于标称（100 Ω 差分）特性阻抗的总线，以便其阻抗在满载时不会低于 80 Ω。
- 选择转换时间最慢、可满足系统带宽要求的 M-LVDS 驱动器。在所需比特率下转换时间为单位间隔 (UI) 一半的驱动器可提供最高的噪声容限。例如，M-LVDS 驱动器的典型转换时间为 2ns。这使得它们非常适合在 250Mbps/125MHz (4ns UI) 下运行。在 250Mbps 速率下，总线中只能在奈奎斯特频率 (125MHz) 的倍数频率下反射能量。在这种信号能量分布下，不存在具有高于奈奎斯特频率的能量的反射。在高于奈奎斯特频率的频率下反射能量会对多点网络中的信号分配构成严重威胁。
- 尽可能缩短残桩的长度。M-LVDS 器件通常适合使用 1 英寸 (2.5cm) 或更短的残桩（在确定总残桩长度时，应考虑连接器电气长度）。超过此值可能导致系统发生故障。应用手册 AN-1503 中提供的实验数据表明，将残桩从 1 英寸缩短到 1/2 英寸可能会将噪声容限增加多达 50%。此外，当噪声容限处于高位时，应考虑尽可能提高残桩阻抗。这可以通过增加材料的电介质厚度、减小残桩宽度以及对残桩的各个布线进行解耦或松散耦合来实现。
- 在其他系统限制允许的情况下，请将 M-LVDS 驱动器放置在终端电阻旁边。最不理想的驱动器位置是在多点网络的中间；驱动器附近的接收器始终具有最差的噪声容限。通过将驱动器放置在靠近两个终端电阻之一的网络一端，可以创建具有更长信号路径的网络拓扑。信号路径越长，损耗越大，因此信号从驱动器传播到最远的接收器时，传输时间也会增加。遇到不连续阻抗时，较慢的转换时间更“宽容”一些。
- 任何电源噪声都会降低可用的噪声容限。确保 M-LVDS 器件已正确去耦。M-LVDS 器件的每个 V_{DD} 或 GND 引脚应通过低电感路径连接到印刷电路板 (PCB)。为了获得更好的结果，应使用一个或多个过孔将 V_{DD} 或 GND 引脚连接到附近的平面。理想情况下，过孔放置在与引脚紧邻的位置，以避免增加固有布线电感。旁路电容器应靠近 V_{DD} 引脚放置。应使用小尺寸电容器（例如 0402、X7R）和表面贴装电容器来尽可能减小电容器的封装电感。每个旁路电容器应通过与电容器焊盘相切的过孔连接到电源平面和接地平面。尺寸为 0402 的 X7R 表面贴装电容器具有大约 0.5nH 的体电感。在高于 30MHz 左右的频率下，X7R 电容器充当低阻抗电感器。为了

将工作频率范围扩展到几百 MHz，通常并联使用一系列不同的电容器值，例如 100pF、1nF、0.03μF 和 0.1μF。最有效的旁路电容器可使用夹在电源和接地之间的 2mil - 3mil 隔层来构建。使用 2mil FR-4 电介质时，PCB 的每平方英寸约为 500pF。对于采用 LLP 封装的器件（例如 DS91M040），芯片连接焊盘 (DAP) 应通过一组过孔连接到接地平面。过孔阵列可降低接地的有效电感，并提高 LLP 封装的热性能。

13 结论

M-LVDS 是一种通用接口技术，适合一系列应用，包括流行的 AdvancedTCA 和 MircoTCA 背板中的时钟分配系统。对于希望解决点对点 and 多点网络难题的工程师而言，TI 当前的 M-LVDS 产品系列器件为其提供了所有标准特性以及某些独特的 M-LVDS 特性。

14 参考文献

DS91M040 125MHz 四通道 M-LVDS 收发器 (SNLS283)

应用手册 AN-1503 - 设计符合 ATCA 标准的 M-LVDS 时钟分配网络 (SNLA082)

LVDS Owner's Manual 4th Edition, National Semiconductor Corporation, Summer 2008

TIA/EIA-899, Electrical Characteristics of Multipoint Low Voltage Differential Signaling (M-LVDS) Interface Circuits, Telecommunications Industry Association. March 2002

TIA/EIA-644-A, Electrical Characteristics of Low Voltage Differential Signaling (LVDS) Interface Circuits, Telecommunications Industry Association. February 2001

TIA/EIA-485-A, Electrical Characteristics of Generators and Receivers for Use in Balanced Digital Multipoint Systems, Telecommunications Industry Association. March 1998

PICMG 3.0 Revision 2.0, AdvancedTCA Base Specification, PCI Industrial Computer Manufacturers Group. March 2005

PICMG MTCA.0 R1.0, Micro Telecommunications Computing Architecture Base Specification, PCI Industrial Computer Manufacturers Group. July 2006

15 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision B (April 2013) to Revision C (June 2023)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2023，德州仪器 (TI) 公司