Application Note 适用于 TI 超声 AFE 的模拟时间增益控制 (ATGC) 解决方案

TEXAS INSTRUMENTS

Bill Xu, Wendy Wang, Sanjay Pithadia

摘要

TI 低噪声模拟前端 (AFE) 具有时间增益控制 (TGC) 功能,该功能有助于面向超声应用实现出色信噪比 (SNR)。本应用手册介绍了一种电路的规格和设计注意事项,该电路用于生成时变 V_{CNTL} 来驱动多个 AFE 接收器芯片。本文档讨论了实现噪声性能的三种不同建议。此外,还包括电路的详细说明以及如何使用 PSPICE 仿真进行噪声分析。

内容

1 引言	2
2 建议的拓扑结构	5
2.1 建议 1:使用 R-2R DAC (DAC8830)	5
2.2 建议 2:使用 M-DAC (DAC8801)	9
2.3 建议 3:使用低噪声 R-2R DAC (DAC81001)	13
3 结论	16
4参考	16

插图清单

2
3
3
4
6
7
8
8
9
10
11
11
11
12
12
13
14
15
15

表格清单

表 3-1. TGC 电路不同方法的比较......

商标

所有商标均为其各自所有者的财产。

1 引言

超声成像基于脉冲回波法,具体原理是向成像物体发送超声并接收回波信号。另外,众所周知,发射的超声波波幅会随着波穿透物体组织而变小,这种现象称为衰减。传输后立即反射的信号非常强,因为信号是靠近物体表面反射的;在发射脉冲之后很长时间发生的反射则非常弱,因为这些信号是从物体内部反射的。如果超声图像直接由原始返回回波形成,则图像在浅表层中更亮,在深层中更暗。克服超声衰减的一种方法是时间增益控制或补偿(TGC),在这种方法中,信号增益随着发射波脉冲的时间逐渐增加。这种校正使等回声组织看起来相同,即使组织位于不同深度。TI的低噪声模拟前端(AFE)具有 TGC 功能,可支持超声应用,因为 AFE 会随时间改变接收器增益。入射到接收器上的超声信号的振幅随着传输时间的增长而减小,并且 TGC 有助于实现更佳信噪比(SNR),即使信号振幅不断减小也是如此。

本应用手册介绍了用于生成时变控制电压以驱动多个 AFE 接收器芯片的三种建议电路的规格和设计注意事项。图 1-1 显示了 AFE58JD48 模拟前端的信号链。TGC 功能是集成的,并使用可通过控制电压 V_{CNTL} 进行控制的衰减器来实现。由数模转换器 (DAC) 和运算放大器组成的外部电路会生成控制信号。DAC 的输入信号是来自现场可编程门阵列 (FPGA) 的时变数字控制,也可以处理超声应用中所需的波束形成操作。



图 1-1. AFE58JD48 的信号链和 TGC 运行的模拟控制

AFE 的 VCNTL 属性在下文中介绍。

AFE 控制引脚上的信号电平:对于 AFE58JD48, V_{CNTL} (= V_{CNTLP} - V_{CNTLM}) 是用于控制电压衰减的差分输入,范围为 -0.4V 至 0.4V。V_{CNTLP} 的共模电压 V_{CNTLM} 通常为 1.3V。该控制电压根据 dB 线性特性来改变衰减器的衰减。对于单端运行,V_{CNTLP} 可固定为 1.3V,V_{CNTLP} 可从 0.9V 扫描至 1.7V。对于全差分运行,(V_{CNTLP}, V_{CNTLM})从 (1.1V, 1.5V)变为 (1.5V, 1.1V)。图 1-2 显示了 V_{CNTL} 电压和 VCAT 衰减之间的关系。当差分电压电平 (V_{CNTLP} - V_{CNTLM})超过(-0.4V 至 0.4V)范围时,衰减器将继续在最大或最小衰减水平下运行。

2 适用于 TI 超声 AFE 的模拟时间增益控制 (ATGC) 解决方案





图 1-2. V_{CNTL} 电压和衰减之间的关系

输入参考噪声:随着接收到的超声信号随经过的时间而降低, V_{CNTL}也会降低,以减少衰减并增加通道增益。 图 1-3 所示为 TGC 电路的优势。随着 V_{CNTL} 的增加和通道增益的增加,接收器的输入参考噪声也会继续降低。更低的噪声有助于抑制与接收器信号振幅下降相关的 SNR 下降。



图 1-3. 低噪声模式下输入参考噪声与 V_{CNTL} 和 LNA 增益间的关系

多通道的噪声要求:V_{CNTL} 驱动电路设计中的一个关键考虑因素是 V_{CNTL} 上的噪声规格。由于 V_{CNTL} 是 AFE 的多个通道之间(并可能与其他 AFE 芯片的通道共享)的公共控制电压,因此 V_{CNTL} 上的任何噪声都显示为 与共享同一 V_{CNTL} 的多个 AFE 通道相关的噪声源。V_{CNTL} 引脚上的噪声必须足够低以获得良好的系统性能,因为此噪声在各个通道之间是相关的。图 1-4 显示了 V_{CNTL} 上允许的噪声和共享同一 V_{CNTL} 驱动的通道数量之间的函数关系。





图 1-4. V_{CNTL} 信号上允许的噪声与频率和不同通道间的关系

2 建议的拓扑结构

如前所述,模拟 TGC (ATGC) 电路的设计需要满足各种要求,例如噪声性能、电平要求、控制精度要求等。因此,为了满足客户的不同需求并帮助他们完成设计,TI 提供了三种不同的 TGC 设计,工程师可以根据通道数量、噪声性能要求和自己产品的成本对其进行全面评估,然后根据需要选择合适的 ATGC 驱动器电路。TGC 控制电路 有多种基于 DAC 类型的方法。

2.1 建议 1:使用 R-2R DAC (DAC8830)

2.1.1 重点产品

2.1.1.1 DAC8830

DAC8830 是一款单路 16 位电压输出 DAC,可由 2.7V 至 5.5V 单电源供电运行。该器件可在 -40°C 至 +85°C 的额定温度范围内提供出色的线性度 (1LSB INL)、低干扰、低噪声和快速稳定 (1.0 µ s 至 1/2 LSB 满量程输出)。输出未经缓冲,这降低了功耗和缓冲器引入的误差。输出为 0V 至 V_{REF}。DAC 具有 1 µ s 稳定时间和 10nV/√Hz 输出点噪声。

2.1.1.2 OPA2210

OPA2210 精密运算放大器基于 TI 的精密超 ß 互补双极半导体工艺进行构建,可实现非常低的电压噪声密度 (1kHz 时为 2.2nV/ √Hz),具有轨至轨输出摆幅功能,从而更大限度地扩大动态范围。此运算放大器可在 ±2.25V 至 ±18V 的宽双电源电压范围内额定运行。

2.1.1.3 THS4130

THS4130 是一款全差分放大器,噪声极低 (1.25nV/√Hz),可提供最大 SNR 和动态范围。该器件具有 51V/ μs 的压摆率和 215MHz 的增益带宽积,能够在 ±2.5V 至 ±15V 电源下工作。

2.1.1.4 REF5040

REF5040 是一种低噪声、低温漂、超精密电压基准。该基准同时支持灌电流和拉电流,并且具有出色的线路和负载调节性能。REF5040 具有出色的温漂 (3ppm/°C) 和高精度 (0.05%)。噪声为 3 µ V_{PP}/V。



2.1.2 设计电路

图 2-1 显示了使用 R-2R-DAC 生成 V_{CNTL} 驱动的拓扑的简要方框图。该方法使用 REF5040 作为基准电压源,通过电阻分压器获得 VOCM (1.3V),输出电压具有典型的低噪声和快速稳定要求。



图 2-1. 用于生成 TGC 信号的 R-2R DAC

首先缓冲 DAC 的输出,然后再进行衰减,这有助于衰减来自基准电路和 DAC 的噪声。图 2-2 显示了控制电压的整个驱动电路。



图 2-2. 建议 1 V_{CNTL} 驱动电路



2.1.3 PSpice-TI 仿真

从 https://www.ti.com 下载相关元件的 PSpice-TI 仿真模型。图 2-3 显示了整个建议 1 电路的 PSpice-TI 仿真。









图 2-4 显示了建议 1 电路的噪声贡献, 1kHz 时 4.0811nV/ √Hz 的输出噪声表明,此类驱动电路可同时驱动至少 16 个通道。



2.2 建议 2:使用 M-DAC (DAC8801)

2.2.1 重点产品

2.2.1.1 DAC8801

DAC8801 乘法数模转换器可由 2.7V 至 5.5V 单电源供电运行。施加的外部基准输入电压 V_{REF} 确定满标量程输出 电流。与外部电流转电压精密放大器结合使用时,内部反馈电阻器 (RFB) 可为满量程输出提供温度跟踪。DAC 具 有 0.5 μ s 稳定时间和 12nV/√Hz 输出点噪声。

2.2.1.2 OPA2210

OPA2210 精密运算放大器基于 TI 的精密超 ß 互补双极半导体工艺进行构建,可实现非常低的电压噪声密度 (1kHz 时为 2.2nV/ √ Hz),具有轨至轨输出摆幅功能,从而更大限度地扩大动态范围。此运算放大器可在 ±2.25V 至 ±18V 的宽双电源电压范围内额定运行。

2.2.1.3 THS4130

THS4130 是一款全差分放大器,噪声极低 (1.25nV/ √ Hz),可提供最大 SNR 和动态范围。该器件具有 51V/ μs 的压摆率和 215MHz 的增益带宽积,能够在 ±2.5V 至 ±15V 电源下工作。

2.2.1.4 REF5010

REF5010 是一种低噪声、低温漂、超精密 10V 电压基准。该基准同时支持灌电流和拉电流,并且具有出色的线路和负载调节性能。REF5010 具有出色的温漂 (3ppm/°C) 和高精度 (0.05%)。噪声为 3 µ V_{PP}/V。

2.2.2 设计电路

本节建议对具有倍增 DAC (MDAC)的 TGC 控制电路采用另一种方法来生成 V_{CNTL} 驱动。图 2-5 展示了该拓扑的 简要方框图。即使 V_{CNTL} 范围在 -0.4V 至 0.4V 之间,DAC 也会使用更高的基准电压 V_{REF} = 10V。对基准电压 进行滤波可消除高频噪声,DAC 会生成 0 至 V_{REF} 的输出范围。使用运算放大器将 DAC 的输出缓冲至 - VREF 至 0 的电平。额外的信号调节可能涉及使用低通滤波来降低噪声带宽。最后,衰减电路使用 R-2R-DAC 生成 V_{CNTL} 驱动,将范围缩小到所需的 VCNTL 范围。



图 2-5. 电流输出 MDAC 用于生成 TGC 信号

前面的方法从高基准电压和高 DAC 满量程范围开始,然后进行衰减,这有助于衰减来自基准电路和 DAC 以及用于信号调节的其他运算放大器的噪声。图 2-6 使用此拓扑显示了控制电压的驱动电路。





图 2-6. 建议 2 V_{CNTL} 驱动电路

REF5010 会生成 10V 基准电压,该基准电压经过滤波和缓冲以生成 VREF_10V。这用作 DAC8801 的基准电压,它在与数字输入代码相对应的 I_{OUT} 上生成电流输出。DAC8801 的 I_{OUT} 引脚连接到 OPA2210 的虚拟接地(负极端子);反馈电阻器(RFB 在 DAC8801 内部)连接到 OPA2210 的输出,从而实现电流电压转换。OPA2210 的输出电压范围为 - 10V 至 0V,它是 THS4130 的输入,THS4130 配置为 Sallen-Key 滤波器。最后,使用电阻衰减器将 10V 范围衰减至 - 0.4V 至 0.4V 范围,共模电压为 1.3V。

2.2.3 PSpice-TI 仿真

从 https://www.ti.com 下载相关元件的 PSpice-TI 仿真模型。图 2-6 所示电路的参考部分可在 PSpice-TI 中进行仿 真(如图 2-7 所示),并可执行噪声分析。





该噪声通过在输出端使用电阻器-电容器 (R-C) 滤波器进行带宽限制。图 2-8 显示了 REF5010 噪声贡献的仿真结果。图 2-9 显示了 DAC8801 在最大输出电流下的噪声贡献建模值。





图 2-10 显示了整个电路的 PSpice-TI 仿真。



图 2-10. 建议 2 V_{CNTL} 驱动电路的 PSpice-TI 仿真

图 2-11 显示了建议 2 电路的噪声贡献,1kHz 时 1.703nV/ √Hz 的输出噪声表明,此类驱动电路可同时驱动大约 64 至 128 个通道。



图 2-11. 建议 2 电路的噪声贡献

2.3 建议 3: 使用低噪声 R-2R DAC (DAC81001)

2.3.1 重点产品

2.3.1.1 DAC81001

DAC81001 是一款单通道 16 位电压输出 DAC。该器件根据设计具有单调性,可以在所有范围内提供低于 4LSB (最大值)的出色线性度。非缓冲电压输出可提供低噪声性能 (7nV/√Hz) 和快速稳定时间 (1µs),因此这款器件 非常适合低噪声、快速控制环路和波形生成应用。

2.3.1.2 OPA2210

OPA2210 精密运算放大器基于 TI 的精密超 ß 互补双极半导体工艺进行构建,可实现非常低的电压噪声密度(1kHz 时为 2.2nV/√Hz),具有轨至轨输出摆幅功能,从而更大限度地扩大动态范围。此运算放大器可在±2.25V 至±18V 的宽双电源电压范围内额定运行。

2.3.1.3 THS4130

THS4130 是一款全差分放大器,噪声极低 (1.25nV/ √Hz),可提供最大 SNR 和动态范围。该器件具有 51V/ μs 的压摆率和 215MHz 的增益带宽积,能够在 ±2.5V 至 ±15V 电源下工作。

2.3.1.4 REF5010

REF5010 是一种低噪声、低温漂、超精密 10V 电压基准。该基准同时支持灌电流和拉电流,并且具有出色的线路和负载调节性能。REF5010 具有出色的温漂 (3ppm/°C) 和高精度 (0.05%)。噪声为 3 µ V_{PP}/V。

2.3.2 设计电路

该方法将低噪声 R-2R-DAC 用于 TGC 控制电路。图 2-12 展示了拓扑的简要方框图。DAC 有两个基准电压: V_{REF+} = 10V、V_{REF} = - 10V。DAC81001 输出未经缓冲,在这种情况下,必须使用低噪声外部缓冲器。图 2-13 显示了控制电压的驱动电路。



图 2-12. 用于生成 TGC 信号的低噪声 R-2R DAC









2.3.3 PSpice-TI 仿真

从 https://www.ti.com 下载相关元件的 PSpice-TI 仿真模型。图 2-14 显示了整个电路的 PSpice-TI 仿真。









图 2-15 所示为电路的噪声贡献。1kHz 时 0.968nV/ √Hz 的输出噪声表明,此类驱动电路能够同时驱动少于 192 个通道。

3 结论

本文介绍了为 TGC 应用生成控制电压的低噪声驱动电路的三种设计方法。对于任何超声应用, TGC 都是一种重要功能。超声接收 AFE 包括一个压控衰减器,用于实现 TGC 功能,该衰减器使用由外部电路生成的控制电压运行。控制电压特性用于定义外部 DAC 和放大器规格。本应用手册解释了每种方法的详细信息。表 3-1 比较了每种方法。

机制	建议 1 (R-2R DAC)	建议 2 (M-DAC)	建议 3 (低噪声 R-2R DAC)
DAC 器件	DAC8830	DAC8801	DAC81001
DAC 分辨率和类型	16 位(具有非缓冲电压的 R-2R- DAC)	14 位(具有非缓冲电流的 M- DAC)	16 位(具有非缓冲电流的 R-2R- DAC)
DAC 噪声 (nV/)	10	12	7
运算放大器数量	2 (OPA2210)	2 (OPA2210)	2 (OPA2210)
FDA 数量	1 (THS4130)	1 (THS4130)	1 (THS4130)
基准电压	4.096V (REF5040)	10V (REF5010)	10V (REF5010)
1kHz 时的仿真总输出噪声 (nV/)	4.08	1.70	0.97
需要电源	 运算放大器电源和 REF 为 ±6V 	 运算放大器电源和 REF 为 ±12.5V 	 运算放大器电源和 REF 为 ±12.5V
	• DAC VDD 为 5V	• DAC VDD 为 5V	• DAC VDD 为 5V
驱动通道	16	32-64	≤ 192

表 3-1. TGC 电路不同方法的比较

4 参考

- 1. 德州仪器 (TI), 设计和分析时间增益控制 (TGC) 电路来驱动 TI 超声 AFE 的控制电压 模拟应用期刊
- 2. 德州仪器 (TI), 适用于超声应用的 2.3nV/ √Hz、差分、时间增益控制 DAC 参考设计 设计指南
- 3. 德州仪器 (TI), *AFE58JD48 具有* 140mW/通道功耗、0.8nV/ √*Hz 噪声*、16 位 125MSPS ADC、JESD 或 LVDS 接口、数字解调器和无源 CW 混频器的 16 通道超声 AFE 数据表
- 4. Pithadia, S. 和 Prakash, R., (2016 年 12 月)。*超声应用中的时间增益控制(补偿)*。资料来源:https://www.ti.com/cn/lit/pdf/SLAA724

重要声明和免责声明

TI"按原样"提供技术和可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源, 不保证没有瑕疵且不做出任何明示或暗示的担保,包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担 保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任:(1) 针对您的应用选择合适的 TI 产品,(2) 设计、验 证并测试您的应用,(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更,恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。 您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成 本、损失和债务,TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2023,德州仪器 (TI) 公司