

# USB Type-C PD 上电 debug 流程及常见问题分析

Kelly Bai

China KAT

## ABSTRACT

TPS6598x 和 TPS6599x 系列是 TI 常见的 USB Type-C PD 控制器，作为 notebook 上外设接口和 CPU 通信的桥梁，同时承担着数据通信与电源控制的功能。也因其应用的复杂性，给设计开发过程带来了极大的挑战。本文针对 USB Type-C PD 控制器上电后的测试过程以及在该过程中常见的问题进行分析介绍，帮助用户顺利完成初步测试。

## Contents

<b>1</b>	基本硬件测试项 .....	<b>2</b>
<b>2</b>	检查 CC 电压 .....	<b>3</b>
<b>3</b>	检查 Firmware 状态.....	<b>3</b>
	3.1 Firmware 导入成功判断依据.....	<b>3</b>
	3.2 检查 I2C 地址和 GUI 以及硬件设置是否匹配.....	<b>4</b>
	3.3 FW 配置流程 .....	<b>6</b>
	3.4 清 Dead Battery Flag.....	<b>9</b>
<b>4</b>	参考文献 .....	<b>9</b>

## Figures

Figure 1.	PD Firmware 中 CC 配置设置 .....	<b>2</b>
Figure 2.	DRP 配置下 CC 波形 .....	<b>2</b>
Figure 3.	TypeC Current 配置设置 .....	<b>3</b>
Figure 4.	TypeC Current 与 CC 电压对应关系 .....	<b>3</b>
Figure 5.	0x03 寄存器内容.....	<b>3</b>
Figure 6.	ADCINx 配置.....	<b>4</b>
Figure 7.	ADCINx 解码表 .....	<b>4</b>
Figure 8.	ADCINx 与 I2C Index 对应关系.....	<b>5</b>
Figure 9.	Port 口 I2C1 地址与 I2C Index 对应关系 .....	<b>5</b>
Figure 10.	EC 配置 FW 流程.....	<b>7</b>
Figure 11.	NegotiateHighVoltage 模式下 EC 配置 FW 流程.....	<b>8</b>
Figure 12.	DBfg 4CC 命令 .....	<b>9</b>

## 1 基本硬件测试项

基本硬件测试项需要保证此时没有外设连接，只有适配器供电或者电池供电的条件下，对以下项目逐个进行测试，当以下 4 个项目完全测试通过之后方可进入下一步。

- VIN\_3V3 引脚处有 3.3V 输入电压
- LDO\_3V3 和 LDO\_1V8 引脚处有分别 3.3V 和 1.8V 的输出
- I2C\_SCL 和 I2C\_SDA 有信号输出
- 检查 CC1 和 CC2 电平与 Firmware 中 Port Configuration (0x28)的对应情况，如 Figure1 所示
  - DRP: CC 在高低电平之间不断切换，波形如 Figure2 所示
  - DFP: CC 电压保持在 3.3V
  - UFP: CC 电压保持为低，

Port Configuration ( 0x28 )	
Field	Value
TypeC State machine	DRP state machine
Crossbar Type	Sink state machine only
TypeC Support Options	Source state machine only
Disable PP	DRP state machine
	Type-C state-machine is disabled (CC pins are high-z)

Figure 1. PD Firmware 中 CC 配置设置




Figure 2. DRP 配置下 CC 波形

## 2 检查 CC 电压

当有 Type C 的设备插上时，检查 CC 引脚的偏压是否和 Firmware 中 Port Control(0x29)寄存器配置是否一致，如 Figure3 所示，与 CC 引脚电压的对应关系如 Figure4 所示。

Port Control ( 0x29 )	
Field	Value
TypeC Current	3.0 A
Process Swap to Sink	USB Default Current
Initiate Swap to Sink	1.5 A
	3.0 A
	Reserved

Figure 3. TypeC Current 配置设置

Detection	Min voltage	Max voltage	Threshold
vRa	-0.25 V	0.15 V	0.2 V
vRd-Connect	0.25 V	2.04 V	
vRd-USB	0.25 V	0.61 V	0.66 V
vRd-1.5	0.70 V	1.16 V	1.23 V
vRd-3.0	1.31 V	2.04 V	

Figure 4. TypeC Current 与 CC 电压对应关系

## 3 检查 Firmware 状态

### 3.1 Firmware 导入成功判断依据

- 读取 0x03 寄存器，检查读回的 ASCII 码是否为“APP”，即“0x41, 0x50, 0x50”，如 Figure5 所示，如果读回的信息为“BOOT”或者“PTCH”，则说明 Firmware 导入失败，需要 3.3 节 Firmware 导入步骤重新进行导入 Firmware。

0x03	Mode <sup>(2)</sup>	RO	4CC	Indicates the operational state of the port. 'APP' = The PD Controller is fully functioning in the application firmware. 'BOOT' = Device booting in dead battery. 'PTCH' = Device in patch mode. Any other value indicates the PD Controller is functioning in a limited capacity.
------	---------------------	----	-----	--

Figure 5. 0x03 寄存器内容

- 读取 0x2D 寄存器 bit[7:0]=0x18, 0x78, 0x1C,或者 0x7C，说明成功导入了 FW code。
- 读取 0x06 寄存器，对比 FW 版本，检查版本是否正确

### 3.2 检查 I2C 地址和 GUI 以及硬件设置是否匹配

- 检查 ADCIN1 和 ADCIN2 配置是否正确。如 Figure6 所示，ADCIN1 和 ADCIN2 是用于配置 I2C1 地址的，通过 ADCINx 引脚读取的电阻分压值来确定 I2C1 的配置，电阻分压与 ADCINx 解码关系如 Figure7 所示（注意这里是比值不是电压值）。再根据 Figure7 中得到的 ADCINx 解码值对应到 Figure8 中的 I2C Index 即可确定此时的电阻配置对应的 I2C1 地址号，再利用该地址号对应 Figure9 中的对应关系即可最终导出 I2C1 的地址。
- 例如：ADCIN1 上分压电阻  $R_{UP}=100Kohm$ ，下分压电阻  $R_{DOWN}=12Kohm$ ，ADCIN2 直接接到 LDO3V3，那么 ADCIN1 解码值= $12/(100+12)=0.107 \Rightarrow 2$ ，ADCIN2 解码值= $\Rightarrow 7$ ，再根据 Figure8，2/7 对应 Index#4，那么依据 Figure9，Index#4 对应的 I2C1 地址为 PortA=0x23，PortB=0x27




Figure 6. ADCINx 配置

DIV = $R_{DOWN} / (R_{UP} + R_{DOWN})^{(1)}$			Without using $R_{UP}$ or $R_{DOWN}$	ADCINx decoded value
MIN	Target	MAX		
0	0.0114	0.0228	tie to GND	0
0.0229	0.0475	0.0722	N/A	1
0.0723	0.1074	0.1425	N/A	2
0.1425	0.1899	0.2372	N/A	3
0.2373	0.3022	0.3671	N/A	4
0.3672	0.5368	0.7064	tie to LDO_1V5	5
0.7065	0.8062	0.9060	N/A	6
0.9061	0.9530	1.0	tie to LDO_3V3	7

Figure 7. ADCINx 解码表

ADCIN1 decoded value (2)	ADCIN2 decoded value (2)	I <sup>2</sup> C address Index (1)	Dead Battery Configuration
7	5	#1	AlwaysEnableSink: The device always enables the sink path regardless of the amount of current the attached source is offering. USB PD is disabled until configuration is loaded.
5	5	#2	
2	0	#3	
1	7	#4	
7	4	#1	SinkRequires_3.0A: The device only enables the sink path if the attached source is offering at least 3.0A. USB PD is disabled until configuration is loaded.
4	4	#2	
3	0	#3	
2	7	#4	
7	6	#1	SinkRequires_1.5A: The device only enables the sink path if the attached source is offering at least 1.5A. USB PD is disabled until configuration is loaded.
6	6	#2	
6	5	#3	
6	7	#4	
7	3	#1	NegotiateHighVoltage: The device always enables the sink path during the initial implicit contract regardless of the amount of current the attached source is offering. The PD controller will enter the 'APP' mode, enable USB PD PHY and negotiate a contract for the highest power contract that is offered up to 20 V. This cannot be used when a patch is loaded from EEPROM.
3	3	#2	
4	0	#3	
3	7	#4	
7	0	#1	SafeMode: The device does not enable the sink path. USB PD is disabled until configuration is loaded. Note that the configuration could put the device into a source-only mode. This is recommended when the application loads the patch from EEPROM.
0	0	#2	
6	0	#3	
5	7	#4	

**Figure 8. ADCINx 与 I2C Index 对应关系**

I <sup>2</sup> C address index (decoded from ADCIN1 and ADCIN2) <sup>(1)</sup>	Port	Slave Address								Available During BOOT
		Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
#1	A	0	1	0	0	0	0	0	R/W	Yes
#1	B	0	1	0	0	1	0	0	R/W	No
#2	A	0	1	0	0	0	0	1	R/W	Yes
#2	B	0	1	0	0	1	0	1	R/W	No
#3	A	0	1	0	0	0	1	0	R/W	Yes
#3	B	0	1	0	0	1	1	0	R/W	No
#4	A	0	1	0	0	0	1	1	R/W	Yes
#4	B	0	1	0	0	1	1	1	R/W	No

**Figure 9. Port 口 I2C1 地址与 I2C Index 对应关系**

- **Deadbattery mode** 的选择。当 PD 的 FW 还没有 Load 成功时，PD 会按照 **deadbattery** 的设置进行工作，如 **Figure8** 所示。在 EC 写 FW 的应用下，我们通常选前四种 **deadbattery** 模式，如果此时 **charger** 选择的是 **BQ248xx** 系列，则必须选择“**NegotiateHighVoltage**”模式；在 EEPROM 推 FW 的应用下，推荐选择“**SafeMode**”模式

### 3.3 FW 配置流程

PD 配置 FW 的方式有两种，通过 I2C1 连接到 EC 或者通过 I2C3 连接到 slave address 为 0x50 的外部 EEPROM 上。在有 EEPROM 的情况下 PD 会自动进行读取 EEPROM 里的内容，无需做其他操作。下面就利用 EC 配置 FW 的方式进行介绍。

3.3.1 SafeMode 模式下 EC 配置流程。如 **Figure 10** 所示为 SafeMode 下 EC 配置 FW 的流程



3.3.2 NegotiateHighVoltage 模式下 EC 需要先增加如下步骤再进行 3.3.1 节所示内容进行配置：




Figure 11. NegotiateHighVoltage 模式下 EC 配置 FW 流程

### 3.4 清 Dead Battery Flag

在 FW 配置成功后，需要写一笔 4CC 命令来清 Dead Battery Flag, 如 Figure12 所示。方式为写给 0x08 写 ASCII 码 “DBfg”，注意区分大小写。随后检查 0x2D 寄存器 bit 2: Dead Battery Flag。若为 0，则说明命令执行成功。

**Table 4-34. 'DBfg' - Clear Dead Battery Flag**

<b>Description</b>	The 'DBfg' Task is used to clear the dead battery flag. This Task does not disable the PP_EXT input switch that can have been enabled during dead battery operation.
<b>INPUT DATAx</b>	None
<b>OUTPUT DATAx</b>	None
<b>Task Completion</b>	The 'DBfg' Task completes after the effects of clearing the Dead Battery Flag are complete.
<b>Side Effects</b>	The Dead Battery Flag causes the PD Controller to take specific actions, so clearing this flag will have side effects. PD Controller's power input is forced to VBUS until the Dead Battery Flag is cleared, so executing this Task will change PD Controller's power input.
<b>Additional Information</b>	None

**Figure 12. DBfg 4CC 命令**

至此前期工作全部完成，可以连接不同的外设进行进一步测试。

## 4 参考文献

1. *TPS65994BF datasheet (SLVSG33)*
2. *TPS65994BF TRM (SLVUC95)*

## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2023，德州仪器 (TI) 公司