



Willy Massoth

摘要

BQ769x2 系列电池监控器（包括 BQ76952、BQ76942 和 BQ769142）的典型原理图显示了一种以串联形式排列的高侧 FET。然而，许多设计人员需要在其设计中并联 FET，以提高电流控制能力或散热能力。本文档讨论并展示了使用 BQ76952 器件切换多个 FET 的结果，并通过一个示例向设计人员介绍了如何使用该器件或 BQ769x2 系列中的其他器件来实现多个 FET。

内容

1 引言	3
2 反向充电电路	4
3 反向充电元件选型	5
4 电荷泵（和 FET 导通）	6
5 并联 FET 测试电路	8
6 CHG 驱动器	10
7 CHG 驱动器电流路径	14
8 DSG 驱动器	16
9 DSG 驱动器电流路径	24
10 结论	26
11 参考文献	27
12 修订历史记录	27

插图清单

图 1-1. 典型 7S 串联 FET 原理图	3
图 2-1. 没有反向充电电路的负 PACK+	4
图 2-2. 具有反向充电电路的负 PACK+	4
图 3-1. 反向充电电流路径	5
图 4-1. 电荷泵和 FET 导通，低电压，470nF	6
图 4-2. 电荷泵启动，低电压，470nF	6
图 4-3. 电荷泵启动，正常，470nF	6
图 4-4. 电荷泵启动和 FET 导通，2μF CP1 电容	6
图 4-5. CP1 下降，24 个 FET，C _{CP1} 470nF	7
图 4-6. CP1 下降，24 个 FET，C _{CP1} 2 μF	7
图 5-1. 多个 FET 测试电路	8
图 5-2. 具有本地电流环路的多 FET 测试电路	9
图 6-1. CHG 导通，单个 FET，5.1kΩ，470nF	10
图 6-2. CHG 关断，单个 FET，5.1kΩ	10
图 6-3. CHG 导通，2 个 FET，5.1kΩ，470nF	10
图 6-4. CHG 关断，2 个 FET，5.1kΩ	10
图 6-5. CHG 导通，单个 FET，1kΩ，470nF	11
图 6-6. CHG 关断，单个 FET，1kΩ	11
图 6-7. CHG 导通，单个 FET，100Ω，470nF	11
图 6-8. CHG 关断，单个 FET，100Ω	11
图 6-9. CHG 关断，4 个 FET，100Ω	11
图 6-10. CHG 关断，4 个 FET，100Ω，PNP	11
图 6-11. CHG 关断，8 个 FET，100Ω	12

图 6-12. CHG 关断 , 8 个 FET , 5.1kΩ , PNP.....	12
图 6-13. CHG 导通 , 8 个 FET , 5.1kΩ , PNP , 470nF.....	12
图 6-14. CHG 导通 , 8 个 FET , 100Ω , PNP , 470nF.....	12
图 6-15. CHG 导通 , 8 个 FET , 100Ω , PNP , 470nF.....	13
图 6-16. CHG 导通 , 8 个 FET , 100Ω , PNP , 2μF.....	13
图 6-17. CHG 导通 , 12 个 FET , 100Ω , PNP , 2μF.....	13
图 6-18. CHG 关断 , 12 个 FET , 100Ω , PNP.....	13
图 7-1. CHG 驱动器开启电流路径.....	14
图 7-2. 装载 36V 电池的 CHG.....	14
图 7-3. CHG 驱动器关断电流路径.....	15
图 7-4. CHG 关断 , 4 个 FET , 100Ω , 无电流.....	15
图 8-1. DSG 导通 , 单个 FET , 10kΩ , 470nF.....	16
图 8-2. DSG 关断 , 单个 FET , R41 100Ω.....	16
图 8-3. 具有单个 FET , R41 100Ω 的电池瞬态.....	17
图 8-4. DSG 导通 , 单个 FET , 10kΩ , 470nF.....	17
图 8-5. DSG 关断 , 单个 FET , R41 1kΩ.....	17
图 8-6. DSG 导通 , 2 个 FET , 10kΩ , 470nF.....	18
图 8-7. DSG 关断 , 2 个 FET , R41 1kΩ.....	18
图 8-8. DSG 导通 , 4 个 FET , 10kΩ , 470nF.....	18
图 8-9. DSG 关断 , 4 个 FET , R41 1kΩ.....	18
图 8-10. DSG 导通 , 8 个 FET , 10kΩ , 470nF.....	18
图 8-11. DSG 关断 , 8 个 FET , R41 1kΩ.....	18
图 8-12. DSG 导通 , 8 个 FET , 10kΩ , 470nF.....	19
图 8-13. DSG 关断 , 8 个 FET , R41 100Ω.....	19
图 8-14. DSG 导通 , 12 个 FET , 10kΩ , 470nF.....	19
图 8-15. DSG 关断 , 12 个 FET , R41 100Ω.....	19
图 8-16. DSG 导通 , 12 个 FET , 10kΩ , PNP , 470nF.....	20
图 8-17. DSG 关断 , 12 个 FET , R41 1kΩ , PNP.....	20
图 8-18. 没有反向充电保护电路的 DSG 驱动.....	20
图 8-19. DSG 导通 , 12 个 FET , 100Ω , 没有反向充电电路 , 470nF.....	21
图 8-20. DSG 关断 , 12 个 FET , 100Ω , 没有反向充电电路.....	21
图 8-21. P-ch DSG 导通电路.....	22
图 8-22. DSG 导通 , 12 个 FET , P-ch , 1k 导通路径 , 470nF.....	22
图 8-23. DSG 关断 , 12 个 FET , P-ch , 1k 导通路径 , 100Ω.....	22
图 8-24. 短路示例.....	23
图 9-1. DSG 开启电流路径.....	24
图 9-2. 装载 36V 电池的 DSG.....	25
图 9-3. DSG 关断电流路径.....	25

表格清单

表 8-1. 各种 FET 的下降时间 , 100Ω.....	19
---------------------------------	----

商标

所有商标均为其各自所有者的财产。

1 引言

电池通常具有一组用于充电和放电的端子，而电流会流经串联排列的充电和放电 FET。电流会流经两个 FET，因此用于充电和放电的 FET 尺寸和数量是相同的。BQ76952 系列电池监视器由 BQ76942 和 BQ76952 组成，支持高侧串联 FET。除非特别说明，否则本文档中对 BQ76952 的引用通常适用于系列中的所有产品。BQ76942 和串联 FET 的典型原理图如图 1-1 所示。该原理图适用于 7 节电池实现方案，包括预充电和预放电 FET。当电池深度放电时，预充电路径用于限制从固定电压充电器流入电池的电流。预放电路径用于在没有高电流尖峰的情况下为高容性负载充电。借助串联 FET，可通过禁用的放电 FET 进行充电或通过禁用的充电 FET 进行放电。流经禁用 FET 体二极管的电流会产生大量热量，因此 BQ76952 器件利用体二极管保护特性，在电流沿不受保护的方向流动时启用 FET。





图 1-1. 典型 7S 串联 FET 原理图

器件低压引脚周围的电池数和电路配置将随实现方式的不同而发生变化，通常不会在本应用报告的详细原理图中显示。与主功率 FET 一样，必须为应用选择预充电和预放电 FET。预充电和预放电电路中的电流相对较低，可避免电池组产生高功率，但这不是本应用报告的重点。

2 反向充电电路

该原理图包括一个由 Q6 及其栅极周围的组件组成的反向充电电路。该电路的目的是将放电功率 FET 的栅极保持在源极电位，以在 PACK+ 端子被拉至低于 VSS 时保持关断。当系统使用通用连接器（例如充电器的同轴电源连接器）时，该电路会发挥重要作用。市场上供应两种极性的适配器，而连接不正确的充电器会导致电池和充电器在同一方向上推动电流。这将导致放电故障，且 PACK+ 端子会被拉至 VSS 和 BAT- 以下。由于 DSG 不会低于 IC 的 VSS，如果没有 Q6，Q5 的栅极将保持在 VSS 附近，同时源 (PACK+) 由充电器下拉。当 Q5 作为源跟随器运行时，电流继续从电池流出，详见图 2-1。

对于 Q6 反向充电电路，当 PACK+ 被拉至低于 VSS 时，Q6 的源极被拉至其由 D7 和 R27 保持的栅极以下。当 Q6 导通时，它将 Q5 栅极拉至其源极，从而使放电 FET 保持关断。U1 的 DSG 不能低于 VSS，因此 R24 上的电压会下降，R24 的大小必须能够耗散所施加电压所需的功率。D4 阻止电流通过较小的 R25，后者因 Q5 的关断速度而被选中。DSG 不用于供电，D3 将承载电流，而不是承载 IC 引脚。类似地，U1 上的 LD 和 PACK 引脚不用于供电，当强制 PACK+ 低于 VSS 时，D6 和 D8 提供电流路径。如果 PACK+ 远低于 VSS，则 D9 将通过 R27 上的附加电压在 Q6 栅极上保持安全的 VGS 电压。当 PACK+ 在正常范围内时，R28 使 Q6 保持关断。图 2-2 展示了反向充电电路操作的示例。



3 反向充电元件选型

原理图 图 1-1 中显示了测试中使用的元件值。重新绘制电路以清楚地显示电流路径后（如图 3-1 所示），便更容易了解电路的运行方式。




图 3-1. 反向充电电流路径

在连接反向充电器的情况下，PACK+ 端子将具有很高的负电压。主电池电流路径不得导电，且放电 FET Q5 必须能够承受电池电压加上反向充电器电压。大多数情况下，这将至少是最大电池电压的两倍。布置在放电 FET 上的任何元件都应具有类似的额定值。

LD 引脚电阻器 R29 应为数据表中推荐的值。当使用具有低额定功率的电阻器时，如果 PACK+ 处于其最低值，需选择串联或并联电阻器组合以实现所需的电阻和适当的功耗。D6 可避免 BQ769x2 LD 引脚在电流和绝对最大电压间产生冲突。



Q6 晶体管将 Q5 放电 FET 栅极钳制到其源极，以在反向充电器应用期间使放电 FET 保持关断。D3 承载电流以避免超出 DSG 引脚的绝对最大电压限值。R24 必须具有足够大的值和额定功率，以便支持反向充电器电压。

R_{CLAMP} 未显示在图 1-1 中，但包含在图 3-1 中，因为它有时用于在 PACK+ 因关断期间负载中的电感而降至 PACK- 以下时减缓 Q5 FET 的关断速度。当使用 R_{CLAMP} 时，它会与 R24 一同构成一个分压器，其值必须足够小，以使 Q5 在反向充电器电压应用期间保持关断。

Q6 晶体管通过 R27 和 R28 构成的分压器开启。通常，R27 较小而 R28 较大，以便在 Q6 栅极电压受 D9 限制的情况下，当 PACK+ 变为负值时使栅极电压快速开启。R27 应足够大，能够承受应用反向充电器时的功耗。D7 可在反向充电器应用期间偏置 R27，但当 PACK+ 上存在正常正电压时会阻断电池组的漏极。D7 的电容还可与 D9 和 Q6 的 C_{iss} 一同构成电容分压器，在 PACK+ 动态移动期间允许 Q6 传导足够大的栅极电压。如果这在设计中是个问题，请为 D7 使用低电容二极管或向 Q6 栅极添加电容。

4 电荷泵 (和 FET 导通)

BQ76952 使用电荷泵提供高于 BAT+ 的电压，以导通系统中使用的高侧 N 沟道 MOSFET。电荷泵的飞跨电容器在内部，电荷存储在器件外部的 CP1 电容器中。CP1 是 CHG 和 DSG 驱动器的电源。在图 4-1 至图 4-4 中，BQ76952 已设为 SHUTDOWN 模式，由 TS2 信号唤醒。当电荷泵达到特定电压时，它将关断，直到电压下降后才会再次运行。CP1 电压通常会产生纹波，先是缓慢下降，然后是快速上升。在图 4-1 中，留意 FET 导通前的缓慢循环和 FET 导通后的更快纹波，以及 R_{GS} 电阻器的负载和附加示波器探头负载的增加。图 4-2 展示了低电压下电荷泵升压的更多细节。正常电压下，电荷泵电压的上升时间较长，如图 4-3 所示。使用较大的 CP1 电容器也会延长上升时间，如图 4-4 所示。注意，在 FET 导通时，电荷泵仍在转换。对于 BQ769x2 系列器件，不建议使用大于 2.2 μF 的 CP1 电容器。



CP1 信号启动时的圆形形状表明电荷泵可以在较低的电压下产生更多电流。CP1 是高侧 FET 驱动器的电源。当 CHG 或 DSG 导通时，CHG 和 DSG 使 FET 导通的电流来自 CP1 电容器。由于理想开关电荷的近似值不会丢失，且导通前 CP1 电容器上的电荷在导通后分布在 CP1 和 FET 栅极电容之间，

$$Q = V1 \times C_{CP1} = V2 \times (C_{CP1} + (N \times C_{iss})) \quad (1)$$


所以导通后的电压将是初始电压的一个比值。

$$V2 = V1 \times C_{CP1} / (C_{CP1} + (N \times C_{iss})) \quad (2)$$

其中

- V1 是导通 FET 之前的电荷泵电压
- V2 是导通 FET 之后的电荷泵和 FET 棚极电压
- C_{CP1} 是电荷泵电容器
- N 是 FET 开关的次数
- C_{iss} 是所用 FET 的栅极电容

电荷泵需要时间来补充传输到栅极的电荷，并将电压恢复到稳定的 CP1 电压范围。图 4-5 展示了使用 470nF C_{CP1} 并导通 24 个 CSD19536KCS FET 时，电荷泵电压下降。图 4-6 展示了使用 2 μF C_{CP1} 并导通同样 24 个 FET 时，电荷泵电压下降的幅度更小。



5 并联 FET 测试电路

当 FET 并联运行时，它们会在切换时发生振荡。通常在单个栅极路径中使用小电阻或铁氧体磁珠，以避免振荡。图 5-1 展示了具有多个 FET 的测试电路。本应用报告的测试电路中使用了 51Ω 电阻器，以将各个栅极与通用 Cgate 和 Dgate 信号相隔离。除非另有说明，否则本文档的图中通常使用 Cgate 和 Dgate，而不是单个栅极电压。如果使用单个 FET， 51Ω 电阻器保持不变。根据需要填充 FET，BQ769x2 原理图的其余部分保持不变。本应用手册中使用的 CSD19536KCS FET 的典型 C_{iss} 为 9.25nF 。根据 FET 数量对 R41 和 R44 进行了调整。并联 FET 测试电路中保留反向充电电路，Q29 是钳位 FET。




图 5-1. 多个 FET 测试电路

BQ769x2 具有内部驱动器电阻，因此对于较大的负载，可以使用本地关断电路。图 5-2 展示了一个电路，在该电路中使用 PNP 晶体管提供用于关断 FET 的本地电流环路。这允许通过晶体管和外部电阻以较小的电流环路关断。在充电 FET 关断期间，CHG 从 Q30 到 R44 消耗基极电流，而集电极电流则通过 R35 对充电 FET 栅极放电。类似地，DSG 通过 R40、R45、R41 和 D7 的组合为 Q31 消耗基极电流。集电极电流通过 R37 对 FET 栅极放电。仍然从电荷泵电容器通过 D4 (用于 CHG) 和 D5 (用于 DSG) 实现导通。当 D4 和 D5 两端的二极管压降成为一个问题时，可以使用肖特基型二极管，或者可以添加一个大值并联电阻器，以便在初始电流浪涌后使栅极达到全电压。




图 5-2. 具有本地电流环路的多 FET 测试电路

6 CHG 驱动器

充电驱动器在 BAT 引脚电平和 CP1 电压之间运行。图 6-1 至图 6-18 展示了充电驱动器使用不同电路连接来切换不同 FET 数量的示例。在很多波形中，电流和一些电压显示纹波，其中所连接的设备在新负载下进入稳定状态。以 20V 和 1A 充电电流下的充电波形为示例。

图 6-1 至图 6-4 展示了 $R_{44} = 5.1\text{k}\Omega$ 时 1 个和 2 个 FET 的导通和关断。第二个栅极的附加电容会减慢导通和关断速度。





图 6-5 至图 6-8 展示了先用 $1\text{k}\Omega$ 、后用 100Ω 替换 R_{44} 时的导通和关断。可以观察到 CHG 引脚和通用电荷栅极 (Cgate) 网络之间的差异。较小的电阻器可以更快地驱动栅极，而较大的栅极负载会减慢引脚转换的速度。




图 6-5. CHG 导通，单个 FET , 1kΩ , 470nF




图 6-6. CHG 关断，单个 FET , 1kΩ




图 6-7. CHG 导通，单个 FET , 100Ω , 470nF




图 6-8. CHG 关断，单个 FET , 100Ω

随着 FET 数量的增多，开关速度变慢，因为电阻作用于栅极电容。图 6-9 展示了使用 R44 在 100Ω 下关断 4 个 FET。为了加快开关速度，由受 BQ769x2 CHG 引脚控制的 PNP 晶体管创建的本地电流环路（如图 5-2 所示）允许栅极通过较低的电阻放电，以实现更快的转换，如图 6-10 所示。在本例中，R44 保持在 100Ω。




图 6-9. CHG 关断，4 个 FET , 100Ω




图 6-10. CHG 关断，4 个 FET , 100Ω , PNP

图 6-11 中显示了在 100Ω 下使用 R44 切换 8 个 FET，且没有 PNP。转换速度慢表明大部分电阻都在 CHG 驱动器内部。图 6-12 表明，即使 R44 为 $5.1k\Omega$ ，也必须以更快的速度关断，因为 CHG 引脚仅吸收 PNP 的基极电流。如图 6-13 所示， $5.1k\Omega$ R44 确实拖慢了导通速度。在图 6-14 中使用 100Ω R44 会加快导通速度，但 100Ω 不需要关断。



图 6-11. CHG 关断 , 8 个 FET , 100Ω 图 6-12. CHG 关断 , 8 个 FET , $5.1k\Omega$, PNP图 6-13. CHG 导通 , 8 个 FET , $5.1k\Omega$, PNP , $470nF$ 图 6-14. CHG 导通 , 8 个 FET , 100Ω , PNP , $470nF$

图 6-15 和图 6-16 中更广泛的时间标度显示了电荷泵电容器大小对切换 8 个 FET 的影响。




图 6-15. CHG 导通，8 个 FET , 100Ω , PNP , 470nF




图 6-16. CHG 导通，8 个 FET , 100Ω , PNP , 2μF

对于 2μF 的 CP1 电容，[图 6-17](#) 和 [图 6-18](#) 展示了 R44 为 100Ω 时 12 个 FET 的导通和关断以及 PNP 电路。本报告中未显示使用 R35 值来调整关断速度。




图 6-17. CHG 导通，12 个 FET , 100Ω , PNP , 2μF




图 6-18. CHG 关断，12 个 FET , 100Ω , PNP

7 CHG 驱动器电流路径

CHG 驱动器的驱动强度是一个常见问题，但没有简单的答案。该驱动器专为通过负载电容以可控方式开启和关断 FET 而设计。它并不像某些通用栅极驱动器那样具有额定电流或电阻，而是以数据表中所示的上升时间和下降时间为特征。在 CHG 上，开启电流从 CP1 电容器的 CHG 引脚流出，并流至 FET 棚极，如图 7-1 所示。在低电流下测量可能会显示 1 至 $2\text{k}\Omega$ 的内部电阻，但开关不呈线性且会限制电流。电荷泵提供的电流有限，因此，用于为 FET 棚极充电的电流来自于 CP1 电容器 C15 并将电荷从 CP1 电容器分配给电容器和棚极电容。如前面的图 6-15 和图 6-16 所示，更大的 CP1 电容器会在开启期间实现更低的压降。来自 CP1 电容器 C15 的电流由 C12 保持并由流经 D1 和 R11 的电流进行补充。不建议使 CHG 引脚电阻器 R_{GATE} ($R17$) 低于 100Ω ，以便在一定程度上使该引脚与电流路径相隔离。




图 7-1. CHG 驱动器开启电流路径

当 BQ769x2 处于关断模式时，允许 CHG 引脚降至 VSS。但在正常电路中，充电 FET 棚源齐纳二极管 D2 和电阻器 R15 会将 CHG 引脚电压保持在电池电压电平。

当电荷泵以 $V_{(FETON_HI)}$ 电平运行时，推荐使用 $10\text{M}\Omega$ 的典型栅源电阻器 ($R15$)，以提供大约 $1.1\mu\text{A}$ 的负载。虽然任何负载都会导致电荷泵电压出现一定的下降，但在驱动器上具有大约 $40\mu\text{A}$ 负载的情况下，电荷泵通常可以保持 10V 电压。电荷泵与 DSG 驱动器共享，因此还必须考虑它的负载。CHG 驱动器加载了负载，因此，它的电压会下降，如果 DSG 也已开启，则还会导致 DSG 引脚电压下降。图 7-2 显示了一个示例。电荷泵可以向短路的栅源电阻器提供大约 $200\mu\text{A}$ 的电流。电源电流存在约为 6 的增益，以提供该短路电流，因此，BAT 引脚电流将增加约 $1200\mu\text{A}$ ，以便向 CHG 提供 $200\mu\text{A}$ 电流。当进一步下拉 CHG 驱动器时，其电压会降至低于 BAT 引脚电压且电流会受到限制。如果通过实现电路的方式来覆盖 CHG 输出，需根据电荷泵能力留出一定的裕量，以确保将充电 FET 关断。另外要注意 DSG 的下拉，降低的电压将会使放电 FET 作为源极跟随器运行。通过 BQ769x2 的 DFETOFF 输入（如果可用）指示 DSG FET 输出的关断可能会有所裨益。




图 7-2. 装载 36V 电池的 CHG

当 CHG 驱动器关断时，会将 CHG 拉至 BAT 引脚，并且充电 FET 的 C_{iss} 会向 BAT 引脚电容 C12 放电，如图 7-3 所示。下拉约为 $1\text{k}\Omega$ ，但会因电压而异。在 BQ769x2 的电源电流负载将 BAT 电压降至正常电平之前，这会暂时提高 BAT 引脚电压。图 7-4 中显示了 4 个 FET 关断时 BAT 引脚上升的示例。C12 不应小于 $1\mu\text{F}$ 典型值以避免 BAT 电压上升。使用本地电流环路会降低发送至 C12 的电流，除了加速充电 FET 的关断外，还会导致电压上升，如图 6-9 和图 6-10 之间的差异所示。




图 7-3. CHG 驱动器关断电流路径





图 7-4. CHG 关断，4 个 FET， 100Ω ，无电流

8 DSG 驱动器

放电驱动器在 VSS 和 CP1 电压之间运行。当驱动器打开时，随着电流流过图 5-1 的 R45 和 R40，DSG 上升至 CP1 电压。R45 和 R40 提供了 $10\text{k}\Omega$ 导通电阻。图 8-1 所示为单个 FET 导通示例。随着 FET 导通，PACK+ 上升且电流流入放电 FET。由于导通电阻和栅极电容的滤波效应，栅极电压将滞后于 DSG 电压。

当 DSG 驱动器被触发关断时，该器件将最先开始趋向 VSS 对 DSG 引脚放电。但是，PACK+ 端子可能不会很快下降到接近 VSS 的电压，因此不应将 DSG FET 栅极驱动到显著低于 PACK+ 的电压，否则 DSG FET 可能会因栅源负电压过高或者 DSG 引脚尝试通过栅源电阻器或齐纳二极管将 PACK+ 放电而受损。因此，器件监控 LD 引脚（通过外部串联电阻器连接到 PACK+）上的电压，并在 DSG 引脚电压低于 LD 引脚电压时停止放电。当放电停止时，引脚电压可能会释放，回到 LD 引脚电压以上，此时器件将再次趋向 VSS 对 DSG 引脚放电，直到 DSG 栅极电压再次降至 LD 引脚电压以下。此过程在一系列脉冲中重复，这些脉冲随着时间的推移将 DSG 栅极放电至 LD 引脚的电压。该脉冲持续约 $200\text{ }\mu\text{s}$ 。在这之后，如果低于 LD 的引脚电压加上约 500mV ，驱动器将保持高阻抗状态。然后，DSG 栅极和源极之间的外部电阻器将剩余电压释放，使 FET 保持关断。

图 8-2 展示了一个关断示例。DSG 拉低从 FET 的栅极通过肖特基二极管 D7 和 R41 获取的电流。额外的电流会流过 R40 和 R45。流入 DSG 引脚的电流被发送到 VSS 引脚，而不是流出 LD 引脚。图 8-1 和图 8-2 展示的是单个 FET 的栅极电压，而非公共栅极网络电压，因为只有 1 个 FET。



检查图 8-3 中的电池电压，脉冲的作用是避免快速关断以及由此产生的大电感尖峰。设计人员必须选择适合电池电感的关断速度。在此测试电流下，电池电压上升了 4V ，较大的 R41 值将被用于进行低 FET 计数比较。





图 8-3. 具有单个 FET , R41 100Ω 的电池瞬态

图 8-4 至图 8-9 展示了反向充电电路的导通和关断示例 (R41 为 $1\text{k}\Omega$ 、分别具有 1 至 4 个 FET)。单个 FET 的导通与 R41 100Ω 的情况类似，因为肖特基二极管在导通期间阻止 R41 中的电流流动。在图 8-4 中，受到监控的是公共栅极网络，而非单个 FET 栅极。






图 8-6. DSG 导通 , 2 个 FET , 10kΩ , 470nF




图 8-7. DSG 关断 , 2 个 FET , R41 1kΩ




图 8-8. DSG 导通 , 4 个 FET , 10kΩ , 470nF




图 8-9. DSG 关断 , 4 个 FET , R41 1kΩ

使用 8 个 FET 时，栅极电容促进了导通时 DSG 和 Dgate 网络的分离，并减缓了上升，如图 8-10 所示。在图 8-11 中，在 DSG 输出的脉冲时间内，FET 不会关断，而是在 DSG 弱下拉之后关断。关断时间明显延长，且关断缓慢。设计中应避免这种状况。




图 8-10. DSG 导通 , 8 个 FET , 10kΩ , 470nF






图 8-11. DSG 关断 , 8 个 FET , R41 1kΩ

用于 DSG 的较小下拉电阻器可能不适用于 FET 数量较少的情况，但在 FET 数量较多时会使关断时间增加。在图 8-12 和图 8-13 中，R41 恢复为 100Ω。导通不会变化，但关断速度得以提高。图 8-14 和图 8-15 中展示了采用此配置开关 12 个 FET 的情况。




对于给定的栅极下拉电阻，添加 FET 会增加电容，并减慢 DSG 引脚初始下降（这是其内部电阻和栅极转换导致的）的转换速度。这种影响很难通过 PACK+ 转换来识别。下表显示了为各种 FET 数量收集的典型值，其中使用 R41 100Ω 将 PACK+ 连接到 BAT+。下降时间为从 90% 到 10%，测量的是示例 FET 栅极而非 Dgate 网络。

表 8-1. 各种 FET 的下降时间 , 100Ω

FET 数量	Ciss 之和 , nF	DSG 初始下降时间 , us	示例 FET 栅极下降时间 , us
1	9.25	0.50	6.4
2	18.5	1.0	9.6
4	37	1.4	16
6	55.5	2.3	21
8	74	5.0	27
10	92.5	6.7	33
12	111	7.2	39

在上图中，DSG 引脚直接对栅极电容放电。通过 DSG 引脚控制，PNP 晶体管可用于对栅极电容放电，如图 5-2 所示。图 8-16 和图 8-17 展示了此电路采用 12 个放电 FET 的导通和关断情况。



读者已经观察到，随着 FET 数量的增加，导通所需的时间也会增加。这是因为 $10\text{k}\Omega$ 电阻 (R40、R45) 可在反向充电条件下将电阻器中的功率保持在合理水平。如果不需要反向充电电路，DSG 可以连接到公共栅极点，用单个电阻器替换图 5-1 的连接网络。肖特基二极管、R40 和 R45、反向充电钳位晶体管和相关元件均已省去。请参阅图 8-18。图 8-19 和图 8-20 中展示了开关情况。




图 8-18. 没有反向充电保护电路的 DSG 驱动




图 8-19. DSG 导通，12 个 FET，100Ω，没有反向充电电路，470nF




图 8-20. DSG 关断，12 个 FET，100Ω，没有反向充电电路

如果需要反向充电电路，可以插入一个 P-ch FET 来代替 R45，其栅极以 LD 引脚为基准，如图 8-21 所示。当 DSG 上升时，FET 将导通，当 DSG 下降到 LD 时，FET 将导通，且 R40 将帮助排出放电 FET 栅极电容，但 R40 将关断，从而使栅极下拉电阻器 R41 完全关断。在图 8-22 和图 8-23 中，R40 为 1kΩ。随着 DSG 关断，P-ch FET Q32 关断，反向充电电压将使 Dgate 网络下降，而 R40 中没有电流流动。导通时，R40 将与栅极电容一同工作，并且可以针对 Dgate 进行调整，以更好地接近 DSG 引脚。请记住，导通电流来自 CP1 电容器，DSG 的下降将取决于内部电阻和电荷从 CP1 电容器到 FET 栅极的转移。此示例使用 470nF CP1 电容器，可以观察到导通后的低电压。关断时，R40 与 R41 和肖特基路径并联，直到电压低到足以使 P-ch FET 关断为止。用户应注意，BQ769x2 不限制导通时 DSG 和 LD 之间的电压。P-ch 电路的目的是允许使用较小的 R40，以便 FET 栅极、PACK+ 和 LD 快速提供 DSG。如果使用的是大 R40 或者放电 FET 导通缓慢，则需要使用源极-栅极连接上的齐纳二极管以及从 Q32 栅极到 LD 连接的较大电阻器，以保护 Q32 栅极。




图 8-21. P-ch DSG 导通电路





图 8-24 中显示了使用单个 FET 和几 $k\Omega$ 的 R41 的短路示例。当施加短路时，BAT+ 和 PACK+ 由 FET 保持在一起，并由负载下拉。BAT 引脚的放电被 BAT 引脚电容器阻止，CP1 电容器将电荷泵电压保持在其之上，作为 CHG 和 DSG 输出的电源。在图 5-1 中，充电和放电 FET 的栅极由 D1 和 D2 保护。将 CHG 和 DSG 加载，并因存在器内电阻而略有下降，但电阻器两端的大部分电压下降到栅极：R44、R40 和 R45。DSG 的电压将随着对短路事件进行计时而下降。若采用更长的 SCD 延迟和更小的栅极电阻器，CHG 和 DSG 将下降，直到 D1 和 D2 停止传导。BQ769x2 使用 REG18 电源对事件进行计时。如前所述，当达到选定的延迟时，DSG 将关断。R41 关断放电 FET，并且必须选中 R41，以迅速关断 FET，从而避免过热，或缓慢关断 FET，以避免 BAT+ 过度上升。




图 8-24. 短路示例

9 DSG 驱动器电流路径

与 CHG 驱动器一样，DSG 驱动器的驱动强度是一个常见问题，但也没有简单的答案。该驱动器专为通过负载电容以可控方式开启和关断 FET 而设计。它并不像某些通用栅极驱动器那样具有额定电流或电阻，而是以数据表中所示的上升时间和下降时间为特征。在 DSG 上，开启电流从 CP1 电容器的 DSG 引脚流出，并流至 FET 棚极，如图 9-1 所示。在低电流下测量可能会显示约 $2\text{k}\Omega$ 的内部电阻，但开关不呈线性且会限制电流。电荷泵提供的电流有限，因此，用于为 FET 棚极充电的电流来自于 CP1 电容器 C15 并将电荷从 CP1 电容器分配给电容器和棚极电容。当棚极电容充电时，放电 FET Q5 开启，负载电容由电池充电，因此 CP1 电容器不需要为负载电容充电。如前面 CHG 驱动器开启时的情况所示，更大的 CP1 电容器会在开启期间实现更低的压降。同样，来自 CP1 电容器 C15 的电流由 C12 保持并由流经 D1 和 R11 的电流进行补充。

读者应注意，如果充电 FET Q2 关断（比如，由于无负载电流，BQ769x2 进入睡眠模式），R26 会将 PACK+ 的电压上拉至近似电荷泵电压。因此，BQ769x2 处于睡眠模式的空载电池组会显示 PACK+ 电压高于电池电压。




图 9-1. DSG 开启电流路径

当电荷泵以 $V_{(\text{FETON_HI})}$ 电平运行时，推荐使用 $10\text{M}\Omega$ 的典型栅源电阻器 (R26)，以提供大约 $1.1\mu\text{A}$ 的负载。虽然任何负载都会导致电荷泵电压出现一定的下降，但在驱动器上具有大约 $40\mu\text{A}$ 负载的情况下，电荷泵通常可以保持 10V 电压。电荷泵与 CHG 驱动器共享，因此还必须考虑它的负载。DSG 驱动器加载了负载，因此，它的电压将会下降，如果 CHG 也已开启，则还会导致 CHG 引脚电压下降。电荷泵可以在 BAT+ 电压下向短路的栅源电阻器提供大约 $200\mu\text{A}$ 的电流。但对于短路的栅源电阻器，放电 FET 将会关断，由于存在负载，PACK+ 电压有可能下降。当将 DSG 拉至低于 BAT+ 电平时，BAT 引脚将会提供额外电流，从 DSG 引脚流出。此电流受到限制，图 9-2 中显示了一个示例。如果通过实现电路的方式来覆盖 DSG 输出，则需要根据电流限值留出一定的裕量，以确保将放电 FET 关断，并且不会作为源极跟随器运行。另外要注意 CHG 的下拉，降低的电压将会使充电 FET 处于关断状态。通过 BQ769x2 的 CFETOFF 输入（如果可用）指示 CHG 输出的关断可能会有所裨益。




图 9-2. 装载 36V 电池的 DSG

当 DSG 驱动器关断时，会将 DSG 引脚的电流拉至 VSS 引脚，并且放电 FET 的 C_{iss} 会放电，如图 9-3 所示。此电流最初约为 70mA。当 DSG 降至 LD 引脚的电平时，电流将会中断并且脉冲为 150 μ s（典型值），如数据表“FET 驱动器关断”部分所示。超时后，负载降至约 1mA，但随着 DSG 引脚电压接近 LD 引脚电平，该负载仍将下降。此方法可关断放电 FET，且 DSG 引脚不再尝试将 C_{LOAD} 快速放电。不建议使 DSG 引脚电阻器 R_{GATE} （仅 R24 或与 R25 结合）低于 100 Ω ，以便在一定程度上使该引脚与电流路径相隔离。




图 9-3. DSG 关断电流路径

10 结论

BQ76952 系列器件提供高侧 FET 驱动，可用于多个 FET 配置。调整 CP1 电容器的大小，以允许在 FET 导通时出现可接受的压降。选择 CHG 和 DSG 引脚中的电阻器来控制连接，以便恰当地导通和关断 FET。需要时，提供可满足应用系统要求的辅助关断或导通电路。本文档中提供的电路和测试结果将帮助设计人员了解设计中需考虑的条件。有关器件和配置信息，请参阅数据表和技术参考手册。

11 参考文献

- 德州仪器 (TI) , [BQ76952 3-16 芯串联电池监控器和保护器数据表](#)
- 德州仪器 (TI) , [BQ769142 3-14 节串联电池监控器和保护器数据表](#)
- 德州仪器 (TI) , [BQ76942 3-10 节串联电池监控器和保护器数据表](#)
- 德州仪器 (TI) , [《BQ76952 技术参考手册》](#)
- 德州仪器 (TI) , [BQ769142 技术参考手册](#)
- 德州仪器 (TI) , [《BQ76942 技术参考手册》](#)
- 德州仪器 (TI) , [《BQ76952EVM 用户指南》](#)
- 德州仪器 (TI) , [《BQ76942EVM 用户指南》](#)
- 德州仪器 (TI) , [《CSD19536KCS 100V N 沟道 NexFET™ 功率 MOSFET》](#)

12 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (September 2020) to Revision A (March 2022)	Page
• 更改了标题和摘要以简化标题列表.....	1
• 添加了有关反向充电电路元件的部分.....	5
• 更改了图 6-14 的标题.....	10
• 添加了有关 CHG 电流的部分.....	14
• 更改了 DSG 引脚的运行说明.....	16
• 添加了有关 DSG 电流的部分.....	24
• 添加了 BQ769142 参考文档.....	27

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2022, 德州仪器 (TI) 公司