



Preston Vanderlight

摘要

随着数据通信速度的提高，我们需要更高的频率来传输数据。此时，电磁 (EM) 辐射开始成为一项设计要求。本应用手册提供了一些简单的步骤，用于在最大限度降低设计复杂性和成本的同时，减少电磁干扰 (EMI)。

内容

1 简介.....2

2 详细说明.....3

 2.1 信号完整性.....3

 2.2 信号滤波.....5

 2.3 屏蔽.....7

 2.4 结果.....7

3 总结.....9

4 参考资料.....10

商标

所有商标均为其各自所有者的财产。

1 简介

随着现代电子系统的工作频率不断提高，PCB 走线所产生的 EMI 日益成为一个关键的设计考虑因素。在高频下，PCB 走线不再只是充当简单的导线，而是作为能够辐射大量电磁能量的传输线路。这种辐射能量可能会干扰附近的电路、降低信号质量，并导致电磁兼容性 (EMC) 标准合规性问题。

在采用长走线、高时钟速度或敏感模拟电路的设计中，EMI 管理挑战变尤为突出。事实证明，在较低频率下行之有效的传统设计方法已无法满足需求，原因是信号反射和过冲变得愈发显著，而且方波的高频成分会高效地产生辐射。

本应用手册介绍了通过两种主要技术来降低 PCB 布线 EMI 辐射的实用方法：正确的信号端接，以及有针对性的信号滤波。通过实施串联源端端接以匹配传输线路阻抗，并采用 RC 滤波来衰减高频成分，设计人员可以有效减少信号反射、过冲和不必要的辐射。本文档提供了分步操作流程，用于表征源阻抗、计算端接电阻值和选择适当滤波器参数。

2 详细说明

2.1 信号完整性





图 2-1. 串联端接传输线路

串联端接的目的是使源阻抗 (Z_S) 和端接电阻 (R_T) 之和等于传输线路的特征阻抗 (Z_O)。如要确定传输线路的阻抗，请使用 TI 的模拟工程师计算器或 Altium 等工具，根据传输线路的物理特性来计算布线阻抗。



下一步是表征驱动器的输出阻抗 (Z_{out})。有时，器件的输出阻抗无法直接从数据手册中获得，必须通过表征来测定。执行此操作的简单设置如 图 2-2 中所示。




图 2-2. 器件阻抗表征设置

如要测量器件阻抗 Z_S ，请确保该器件已通电，并向 V1 施加测试电压。现在，测量 R_{Test} 两端的压降，并计算提供给该器件的电流和电压。请注意，该器件的阻抗在较高频率下会有所增加。为了简化计算，我们可以在大多数应用中将阻抗视为电阻。

计算源阻抗和 PCB 阻抗后，使用以下公式计算端接电阻器的阻抗： $R_T = Z_0 - Z_S$ 。图 2-3 至 图 2-5 展示了欠阻尼、过阻尼和理想阻尼系统的示例。欠阻尼系统会出现过冲和纹波，过阻尼系统具有较长的稳定时间，而理想阻尼系统则是理想之选。




图 2-3. 欠阻尼系统 ($Z_S + R_T < Z_0$) 导致过冲




图 2-4. 完美阻尼系统 ($Z_S + R_T = Z_0$)




图 2-5. 过阻尼系统 ($Z_S + R_T > Z_0$) 导致下冲

2.2 信号滤波

在正确端接 PCB 布线后，EMI 仍然可能是个难题。您可以通过改变信号波形的形状，使方波变圆，以此来衰减信号的高频成分。此操作可通过在 PCB 布线的源端添加一个 RC 滤波器来完成。




图 2-6. RC 滤波方案

首先，确定输出信号频率是多少。根据 RC 截止频率计算出电容值：

$$f = \frac{1}{2\pi R_T C} \quad (1)$$

此频率表示该信号的 -3db 截止点。标准初始截止频率是方波频率的两倍。如果需要更大的高频衰减，您可以使用较低的截止频率。图 2-7 至 图 2-9 展示了较低的 RC 截止频率对方波的影响。




图 2-7. 截止频率 = $2 \times$ 方波频率




图 2-8. 截止频率 = 方波频率




图 2-9. 截止频率 = $\frac{1}{2}$ 方波频率

2.3 屏蔽




图 2-10. 微带线与带状线的横截面

降低 EMI 的另一种方法是屏蔽。通过将噪声信号布线包围在铜平面之间，可以降低辐射。走线上方和下方的铜平面最好是地平面，但如果为了满足设计约束而必须如此，其中一个也可以是电源平面。如果希望进一步降低带状线上的 EMI，可以使用本文档中介绍的方法。带状线布线的阻抗计算更为复杂，但可以通过许多 PCB 设计软件完成。

2.4 结果




图 2-11. 对 CISPR 图进行包络处理的示例

图 2-11 展示了一幅图，此图以包络线勾勒出了 CISPR 辐射曲线的上沿轮廓。这种巧妙的方法不仅可以简化 CISPR 图，还可以将这些图叠加以便比较。




图 2-12. 使用不同尺寸电容器时的 RC 滤波结果

图 2-12 展示了 RC 滤波在 CISPR 辐射测试中的结果。该图叠加了 RC 滤波器中不同尺寸电容器的包络情况。如图所示，使用较大的电容器会降低 RC 滤波器的截止频率，从而降低 EMI。这种影响在高频处更加明显。请注意，0pF 线路只进行了串联端接，并未接通电容器。



图 2-13. CISPR 测试设置

图 2-13 展示了 CISPR32 标准的测试设置。在编写本应用手册期间，我们使用的是 CISPR11 标准。两者唯一的主要区别在于：被测器件与接收器之间没有铺设消声材料，而且频率测量范围并不相同。在此测试中，被测器件以 90° 为增量进行旋转，我们记录下了每个频率的最高量级。




图 2-14. 被测器件

图 2-14 展示了在暗室中测试 EMI 所使用的器件。其中一条长布线连接到 AMC0306M25 的数字输出端，另一条布线则保持未连接。在 CISPR 测试期间，使用电池为该器件供电，以降低电源产生的噪声。

3 总结

通过对 PCB 布线应用串联源端终端和 RC 滤波，设计人员可以显著降低 EMI 辐射，并使其可供测量。在 CISPR 暗室中进行的测试表明，RC 滤波是降低长 PCB 布线的 EMI 辐射的有效工具。通过降低滤波器的截止频率并牺牲一定的信号完整性，可以大幅降低 EMI。

4 参考资料

1. 德州仪器 (TI), [降低 EMI 的 PCB 设计指南](#) 应用手册。
2. 德州仪器 (TI), [AN-903 差分端接技术比较 \(修订版本 B\)](#) 应用手册。

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月