

Application Note

在 TDA4VE 上部署 DDR 内联 ECC



Linjun Meng, Zekun Bai, Tommy Song

Central FAE

摘要

TDA4VE 处理器集成了 DDR 内联 ECC 功能，可提供基于硬件的单比特错误纠正 (SEC) 和双比特错误检测 (DED) 功能，以提高 DDR 存储器可靠性。本应用手册介绍了建议的部署过程，其中包括 ECC 配置、DDR 预填充和运行时启用注意事项。本文档的目标读者为软件开发人员、系统架构师以及功能安全工程师，他们负责开发汽车、工业、机器人和其他可靠性关键型系统。遵循本文档中提供的指南有助于提供可靠的 ECC 操作，简化软件集成、并降低由瞬态 DDR 错误引起的存储器损坏风险。

内容

1 简介.....	2
2 详细说明.....	3
2.1 DDR 内联 ECC 概述.....	3
2.2 ECC 保护区域规划.....	3
2.3 ECC 容量考量.....	4
2.4 ECC 配置指南.....	4
2.5 为什么需要进行 DDR 预填充.....	5
2.6 使用 DRU 完成 DDR 预填充.....	5
2.7 DRU 资源分配.....	6
2.8 SBL 集成.....	6
2.9 推荐的初始化流程.....	7
2.10 性能评估.....	8
2.11 排除常见的 DDR 内联 ECC 部署问题.....	9
2.12 验证和调试注意事项.....	10
3 总结.....	11
4 参考资料.....	12

插图清单

图 2-1. TDA4VE DDR 内联 ECC 架构.....	3
图 2-2. 基于 DRU 的 DDR 预填充.....	5
图 2-3. 建议的 TDA4VE DDR 内联 ECC 部署流程.....	7
图 2-4. ECC 错误报告流程.....	9

表格清单

表 2-1. ECC 配置指南.....	4
----------------------	---

商标

Jacinto™ and Sitara™ are trademarks of Texas Instruments.
所有商标均为其各自所有者的财产。

1 简介

现代汽车和工业系统越来越依赖大型外部 DDR 存储器器件来支持自动驾驶、机器视觉、传感器融合和边缘 AI 处理等高级应用。随着 DDR 容量的增加，存储器可靠性成为一个重要的系统设计考虑因素。

由辐射效应、电压干扰、信号完整性问题或电磁干扰引起的瞬态存储器故障可能会导致数据损坏。在安全关键型应用中，未检测到的存储器损坏可能会导致系统故障或意外行为。

为了提高 DDR 的可靠性，TDA4VE DDR 子系统集成了 DDR 内联纠错码 (ECC) 功能。内联 ECC 引擎在 DDR 控制器内透明运行，并提供：

- 单比特错误纠正 (SEC)
- 双比特错误检测 (DED)
- 在存储器写入期间自动生成 ECC
- 在存储器读取期间自动进行 ECC 校验
- 通过 ESM 报告运行时错误

尽管 ECC 保护在硬件中实现，但成功部署需要特定的初始化序列。在启用运行时 ECC 校验之前，必须首先向所有受 ECC 保护的存储器位置填充有效的 ECC 信息。此初始化过程通常称为 DDR 预填充，是 ECC 正常运行的关键要求。

本应用手册介绍了 TDA4VE 器件的建议 DDR 内联 ECC 部署流程，其中包括 ECC 区域规划、DDR 预填充、基于 DRU 的实现和 SBL 集成。

除了介绍部署方法外，本应用手册还参考了一种经过验证的软件实现，该实现演示了 TDA4VE 器件上完整的 DDR 内联 ECC 启用流程。该实现包括 ECC 配置、DRU 资源分配、DDR 预填充和 SBL 集成，并可作为客户软件开发的参考。

2 详细说明

2.1 DDR 内联 ECC 概述




图 2-1. TDA4VE DDR 内联 ECC 架构

该架构提供持续的存储器损坏保护，同时尽可能降低软件开销。

DDR 内联 ECC 作为 DDR 子系统的一部分透明运行。

在存储器写操作期间：

1. 用户数据写入 DDR。
2. ECC 引擎计算 ECC 奇偶校验信息。
3. ECC 信息与受保护数据一起自动存储。

在存储器读操作期间：

1. 检索到数据和 ECC 信息。
2. ECC 引擎执行校验子检查。
3. 单比特错误会自动纠正。
4. 检测并报告双比特错误。

该机制提供持续的运行时保护，在正常运行期间无需软件参与。

2.1.1 DDR 内联 ECC 的优势

- 提高了系统可靠性
- 增强了对瞬态存储器错误的抵御能力
- 支持功能安全要求
- 降低存储器静默损坏的风险
- 提供基于硬件的保护，并尽可能降低运行时开销

2.2 ECC 保护区域规划

DDR 内联 ECC 仅保护显式配置为启用 ECC 操作的存储器区域。因此，必须在软件架构阶段尽早完成存储器布局规划。

典型的部署策略包括：

- 完全 DDR 保护：所有 DDR 存储器都受 ECC 保护
 - 优势：
 - 最大故障覆盖范围
 - 简化的软件架构
 - 推荐用于安全关键型系统
 - 劣势：
 - 增加了内存开销

- 延长了 DDR 预填充时间
- 部分 DDR 保护：只有选定的存储器区域受到保护
 - 示例
 - 安全关键型应用数据
 - 神经网络参数
 - 控制算法
 - 诊断缓冲区
 - 优势
 - 降低了内存开销
 - 加快了初始化速度
 - 劣势
 - 有限的故障覆盖范围

2.3 ECC 容量考量

DDR 内联 ECC 保留部分 DDR 地址空间用于存储 ECC 信息。因此，并非所有物理 DDR 容量都可用于应用。

在规划内存使用情况时，系统设计人员必须考虑以下因素：

- ECC 元数据存储要求
- 应用内存要求
- 启动期间预填充持续时间

对于面向功能安全认证的系统，通常建议使用完全存储器 ECC 保护，除非应用要求规定了不同的方法。

2.4 ECC 配置指南

DDR 技术参考手册 (TRM) 提供了 DDR 内联 ECC 的详细寄存器说明和编程信息。

本应用手册不再重复罗列寄存器定义，重点阐述部署建议以及配置时序流程。

建议遵循以下指南：

表 2-1. ECC 配置指南

配置项	建议	用途
ECC 区域配置	在启用 ECC 之前配置	定义受保护的 DDR 区域
ECC 生成	预填充前启用	生成有效 ECC 信息
ECC 校验	预填充完成后启用	避免错误的 ECC 故障
读-修改-写 (RMW)	保持启用状态	在部分写入期间保持 ECC 一致性

2.4.1 ECC 生成阶段

最初，启用 ECC 生成功能，而将 ECC 校验功能保持禁用状态。

在此阶段：

- 数据写入会生成 ECC 信息
- 存储器已初始化
- 已执行 DDR 预填充

运行时错误检查功能尚未激活。

2.4.2 ECC 保护阶段

DDR 预填充完成后：

- 启用 ECC 校验
- 启用运行时 SECDED 保护。
- 通过 ESM 报告 ECC 事件

受保护的存储器区域初始化后，可以启用 ECC 校验。然后，系统将进入 ECC 保护阶段，其中受 ECC 保护的区域内的所有访问都将受益于持续的 SECDED 保护。

将这两个阶段分开对于实现可靠的系统启动至关重要，并且有助于防止初始化期间出现 ECC 故障误报。

2.5 为什么需要进行 DDR 预填充

DDR 初始化之后，存储器内容未定义。

尽管存储器位置可以包含随机数据，但这些位置尚不存在有效的 ECC 信息。

如果在 DDR 初始化后立即启用 ECC 校验，则对受保护存储器位置的读取操作可能会触发 ECC 虚假报错，这是因为尚未生成有效的 ECC 信息。

当实际上存储器尚未使用有效 ECC 数据进行初始化时，这种行为通常会被误解为 DDR 硬件问题。

DDR 预填充通过在所有受 ECC 保护的存储器位置上写入已知数据模式来消除了这种情况。在这些写入期间，DDR 控制器会自动生成有效的 ECC 信息。

2.6 使用 DRU 完成 DDR 预填充

对于大型 DDR 器件，基于 CPU 的存储器初始化会显著增加系统启动时间。

建议的实现方案使用数据路由单元 (DRU) 来加快预填充过程。

DRU 辅助预填充的优点包括：

- 超低 CPU 参与
- 高内存带宽利用率
- 缩短启动时间
- 跨 DDR 容量的可扩展实现

参考设计使用位于 MSMC 存储器中的零填充源缓冲区。DRU 传输在受保护的 DDR 地址范围内重复写入此数据。

每次写入操作都会自动使 DDR 控制器生成相应的 ECC 信息。

因此：

- DDR 内容变为初始化状态
- ECC 信息变为有效
- 随后可以安全地启用运行时 ECC 校验




图 2-2. 基于 DRU 的 DDR 预填充

数据路由单元 (DRU) 将预定义的数据模式从源缓冲区传输到受 ECC 保护的 DDR 地址空间。在写入每个目标地址时，DDR 控制器会自动生成相应的 ECC 信息。

与基于 CPU 的内存初始化方法相比，基于 DRU 的预填充方法显著减少了处理器参与并提高了启动性能，尤其是在大型 DDR 存储器受 ECC 保护的情况下。

这种方法提供了一种高效且可扩展的方法来初始化受 ECC 保护的 DDR 区域。

2.7 DRU 资源分配

在默认的处理器的 SDK 配置中，MCU1_0 不拥有 DDR 预填充所需的 DRU 资源。

要启用基于 DRU 的预填充，必须更新 BoardCfg 资源管理配置，以便将 DRU 资源分配给 MCU1_0。

此参考实现包括：

- DRU 通道分配
- BoardCfg 修改
- DRU 初始化代码
- DDR 预填充实现

通常在以下范围内进行所需修改：

- sciclient_defaultBoardcfg_rm.c
- sciclient_defaultBoardcfg_tifs_rm.c

2.8 SBL 集成

推荐的部署策略将 DDR 内联 ECC 初始化流程集成到次级引导加载程序 (SBL) 中。在系统引导期间执行 ECC 初始化会在应用软件开始执行之前验证所有受 ECC 保护的存储器区域是否都包含有效 ECC 信息。

将初始化过程集成到 SBL 中具有以下优势：

- 适用于所有应用的一致 ECC 配置。
- 集中管理 DDR 初始化和 ECC 启用。
- 消除应用特定的 ECC 初始化代码。
- 简化了系统集成和验证。

在 SBL 中，会在 DDR 预填充和 ECC 区域配置之后立即执行 DDR 初始化。预填充完成后，会在控制权移交至应用镜像之前启用 ECC 校验。这种方法可确保应用软件只访问已包含有效 ECC 信息的 DDR 存储器。

2.9 推荐的初始化流程




图 2-3. 建议的 TDA4VE DDR 内联 ECC 部署流程

图 2-3 显示了在 TDA4VE 器件上部署 DDR 内联 ECC 的建议初始化序列。

推荐的初始化流程包括以下步骤：

1. 初始化 DDR 子系统。
2. 配置受 ECC 保护的存储器区域。
3. 启用 ECC 生成。
4. 保持 ECC 校验处于禁用状态。
5. 初始化 DRU 资源。
6. 在所有受 ECC 保护的存储器区域执行 DDR 预填充。
7. 验证所有 DRU 传输操作是否完成。
8. 启用 ECC 校验。
9. 根据需要配置 ESM 报告和系统级故障处理。
10. 将控制权转移到应用软件。

该序列将 ECC 信息生成与运行时 ECC 验证分开。在启用 ECC 校验之前，通过验证所有受保护存储器区域中是否存在有效 ECC 信息，系统可避免启动期间出现错误的 ECC 故障报告，并在完全 SECEDED 保护生效的状态下进入运行时工作模式。

2.10 性能评估

使用 4GB DDR 配置对参考设计进行了评估。

DDR 容量	预填充时间
4GB	大约 147ms

结果表明，基于 DRU 的初始化可以在整个受保护 DDR 地址空间中高效地生成 ECC 信息，同时保持可接受的启动开销。

实际预填充时间可能因以下因素而异：

- DDR 频率
- DRU 配置
- 受保护的存储器大小
- 系统初始化序列




图 2-4. ECC 错误报告流程

图 2-4 展示了 ECC 错误报告路径。

可纠正错误 (CE) 由 DDR 子系统自动纠正，而不可纠正的错误 (UE) 通过 ESM 报告以用于软件处理。

2.11 排除常见的 DDR 内联 ECC 部署问题

2.11.1 在预填充前启用 ECC 校验

症状：

- 引导后立即发生 ECC 故障
- 意外的 UECC 报告

根本原因：

- 存储器位置包含无效 ECC 信息

解决方案：

- 在启用 ECC 校验功能之前完成 DDR 预填充

2.11.2 ECC 区域配置不正确

症状：

- 存储器未按预期受到保护
- 缺少 ECC 事件报告

根本原因：

- ECC 区域边界配置不正确

解决方案：

- 验证区域配置和存储器映射一致性

2.11.3 已禁用读-修改-写操作

症状：

- 部分写入后 ECC 不匹配
- 间歇性 ECC 故障

根本原因：

- 不能为子字写操作正确重新生成 ECC 信息

解决方案：

- 确认只要启用 DDR 内联 ECC，RMW 功能就保持启用状态

2.12 验证和调试注意事项

部署后，建议进行系统级验证，以确认 ECC 操作正常。

典型的验证活动包括：

- 单比特错误纠正验证
- 双比特错误检测验证
- ECC 故障注入测试
- ESM 事件验证

要了解详细的 ECC 验证过程，请参阅 [Jacinto™ 7 和 Sitara™ 处理器的 DDR 内联 ECC 错误注入和验证指南](#) 应用手册。

有关运行时错误分析和校验子解释，请参阅 [Jacinto™ 7 和 Sitara™ 处理器上的 DDR 内联 ECC 错误地址解码](#) 应用手册。

3 总结

DDR 内联 ECC 是 TDA4VE 平台的主要可靠性特性，可为外部 DDR 存储器提供基于硬件的单比特错误纠正和双比特错误检测功能。成功部署需要适当的 ECC 保护计划，受控 ECC 启用、DDR 预填充和软件集成。

本应用手册介绍了一种基于 SBL 和 DRU 的推荐部署方法，能够在系统启动期间生成有效的 ECC 信息，然后再激活运行时 ECC 校验。遵循本文档中所述的初始化序列有助于提供可靠的 ECC 运行，同时尽可能降低启动开销和集成工作量。该方法可以根据不同的 DDR 容量、存储器布局和应用要求进行调整，同时为后续 ECC 验证和调试活动提供坚实的基础。

4 参考资料

1. 德州仪器 (TI) , [J721S2](#)、[TDA4AL](#)、[TDA4VL](#)、[TDA4VE](#) 和 [AM68A](#) 技术参考手册 (TRM) , 技术参考手册。
2. 德州仪器 (TI) , [处理器 SDK RTOS 文档](#)和 [DDR 内联 ECC 参考补丁](#)

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月