

Application Note

使用 TPS65219 PMIC 为 AM62x 供电



摘要

本应用手册将讨论为 AM62 Sitara™ 处理器及其主要外设供电的 TPS65219 电源管理 IC (PMIC) 的全套功能。本文档中所述的供电网络 (PDN) 可用于说明如何将 TPS65219 电源管理 IC (PMIC) 集成到为德州仪器 (TI) AM62x Sitara 处理器供电的工业或汽车应用中。可订购器件型号比较表详细介绍了若干经出厂编程、可支持不同 AM62x 用例的 TPS65219 各型号的配置。提供了示例电源图，以协助执行设计过程。如有任何问题或需要技术支持，请访问[电源管理 E2E 论坛](#)。

内容

1 简介.....	3
2 TPS65219 概述.....	3
2.1 TPS65219 功能方框图.....	5
3 TPS65219 型号.....	6
3.1 用于工业应用的 TPS65219 NVM.....	6
3.2 用于汽车应用的 TPS65219-Q1 NVM.....	7
4 TPS6521905 用户可编程 NVM.....	9
5 AM62x 内核电压选择.....	10
6 VSYS 电压斜坡.....	11
7 电源方框图.....	13
7.1 TPS6521901 为 AM62x 供电.....	13
7.2 TPS6521902 为 AM62x 供电.....	15
7.3 TPS6521903 为 AM62x 供电.....	17
7.4 TPS6521904 为 AM62x 供电.....	19
7.5 TPS6521907 为 AM62x 供电.....	21
7.6 TPS6521908 为 AM62x 供电.....	22
7.7 TPS6521920W-Q1 为 AM62x-Q1 供电.....	25
7.8 TPS6521922W-Q1 为 AM62x-Q1 供电.....	27
7.9 TPS6521923W-Q1 为 AM62x-Q1 供电.....	29
8 总结.....	31
9 参考资料.....	31
10 修订历史记录.....	31

插图清单

图 2-1. TPS65219 功能方框图.....	5
图 4-1. 供应选项.....	9
图 6-1. 启用 FSD 且 VSYS 具有慢速斜坡.....	11
图 6-2. 禁用 FSD 且 VSYS 具有慢速斜坡.....	12
图 7-1. TPS6521901 为 AM62 供电.....	14
图 7-2. TPS6521902 为 AM62 供电.....	16
图 7-3. TPS6521903 为 AM62x 供电.....	18
图 7-4. TPS6521904 为 AM62x 供电.....	20
图 7-5. TPS6521907 为 AM62 供电.....	22
图 7-6. TPS6521908 为 AM62 供电.....	24
图 7-7. TPS6521920W-Q1 为 AM62x 供电.....	26
图 7-8. TPS6521922W-Q1 为 AM62x 供电.....	28
图 7-9. TPS6521923W-Q1 为 AM62x 供电.....	30

表格清单

表 2-1. TPS65219 电源资源.....3

表 2-2. TPS65219 与 TPS65219-Q1 的比较.....4

表 3-1. 用于 AM62x 工业应用的 TPS65219 NVM.....6

表 3-2. 用于 AM62x-Q1 汽车应用的 TPS65219-Q1 NVM.....7

表 4-1. TPS6521905 编程资源.....9

表 5-1. 内核电压选择.....10

商标

Sitara™ is a trademark of Texas Instruments.

Arm® is a registered trademark of Arm Ltd.

所有商标均为其各自所有者的财产。

1 简介

TPS65219 PMIC 是成本和空间经过优化的实现方案，可为 AM62x 处理器及主要外设供电。TPS65219 具有灵活的映射，提供若干出厂编程的可订购器件型号，以支持不同的 AM62x 用例。AM62x SK EVM 提供现成的硬件实现方案。AM62x 是 Arm® 处理器 Sitara™ 系列的最新产品，其功能可支持嵌入式 3D 图形加速，具有双显示接口和广泛的外设和网络选项。为了用于从人机接口 (HMI) 到 3D 点云等应用，此处理器提供强大的计算能力，同时支持专为便携式系统或功耗敏感型系统而设计的电源管理功能。AM62x 处理器至少需要为七个主电源轨供电，其中包括内核电源 (VDD_CORE)、RAM 电源 (VDDR_CORE)、DDR PHY IO 电源 (VDDS_DDR)、1.8V VDDA 模拟电源以及 1.8V 或 3.3V IO 电源和模拟 IO 电源轨 (VDDSHV)。为 AM62x 系列等处理器供电需满足各种要求，例如充足的电流余量、严格的瞬变要求以及许多可完全控制以实现上电和断电时序的电源轨。如果任何用户指南、应用报告或其他参考资料之间存在任何不一致的地方，应以数据表规格为准。

2 TPS65219 概述

TPS65219 PMIC 包含七个稳压器：三个降压稳压器和四个低压降稳压器 (LDO)。Buck1 降压转换器能够支持高达 3.5A 的电流，其余的降压稳压器每个可支持 2A 电流。LDO1 和 LDO2 (2×400mA) 可配置为负载开关和旁路模式以支持 SD 卡动态电压，而 LDO3 和 LDO4 (2×300mA) 可配置为负载开关。PMIC 的 VIN 范围在 2.5V 至 5.5V 之间，可以支持通用的 3.3V 或 5V 系统电压。表 2-1 汇总了每个模拟资源的电压和电流能力。TPS65219 PMIC 具有一个 I2C 接口、三个 GPIO 引脚和三个多功能引脚，可提供完整的电源组，为 AM62x SoC 以及许多其他 SoC 供电。

此 PMIC 有两个版本：TPS65219 支持环境温度范围为 -40°C 至 +105°C 的工业应用，TPS65219-Q1 支持需要 -40°C 至 +125°C 更宽工作温度范围的汽车应用。表 2-2 展示了工业和汽车 PMIC 型号之间的差异。

表 2-1. TPS65219 电源资源

	输入电压	输出电压	电流功能	注释
BUCK1	2.5V - 5.5V	0.6V - 3.4V	3.5A	2.3MHz 开关频率 - 动态电压调节 - 可编程电源时序和默认电压。 - 集成了电压监控器，可实现欠压保护。
BUCK2	2.5V - 5.5V	0.6V - 3.4V	2A	
BUCK3	2.5V - 5.5V	0.6V - 3.4V	2A	
LDO1	1.5V 至 5.5V (LDO、负载开关) 1.5V 至 3.4V (旁路)	0.6V 至 3.4V (LDO) 1.5V 至 3.4V (旁路)	400mA	- 可编程电源时序和默认电压。 - 可配置为负载开关和旁路模式。 - 集成了电压监控器，可实现欠压保护
LDO2	1.5V 至 5.5V (LDO、负载开关) 1.5V 至 3.4V (旁路)	0.6V 至 3.4V (LDO) 1.5V 至 3.4V (旁路)	400mA	
LDO3	2.2V - 5.5V	1.2V - 3.3V	300mA	- 可编程电源时序和默认电压。 - 可配置为负载开关 - 集成了电压监控器，可实现欠压保护
LDO4	2.2V - 5.5V	1.2V - 3.3V	300mA	

表 2-2. TPS65219 与 TPS65219-Q1 的比较

功能	TPS65219 (工业)	TPS65219-Q1 (汽车)
目标处理器	AM62x 13mm x 13mm、0.5mm 间距、425 引脚 FCCSP BGA (ALW)	AM62x-Q1 17.2mm x 17.2mm, 0.8mm 间距, 441 引脚 FCBGA (AMC)
开关频率	高达 2.3MHz 准固定频率 - 汽车 PFM - 强制 PWM	高达 2.3MHz。能够根据器件配置实现准固定频率或固定频率 准固定频率 - 汽车 PFM - 强制 PWM 固定频率 - 可用扩频
自然通风工作温度范围 TA	40°C 至 105°C	40°C 至 125°C
运行结温 TJ	-40°C 至 125°C	-40°C 至 150°C
功能安全型	否	功能安全型 (TI 质量管理流程、功能安全时基故障率计算和故障模式分布可用)
封装	两个封装选项 4mm×4mm、0.4mm 间距 VQFN 5mm×5mm、0.5mm 间距 VQFN	一个封装选项 5mm×5mm、0.5mm 间距 VQFN (可湿性侧面)

2.1 TPS65219 功能方框图




图 2-1. TPS65219 功能方框图

3 TPS65219 型号

TPS65219 PMIC 有多个型号，出厂时已编程为具有独特的寄存器设置，可为 AM62x 处理器和外设供电。选择正确的可订购器件型号 (OPN) 取决于应用用例，特别是输入电源、存储器类型和内核电压。节 3.1 比较了当前适用于工业应用的可订购器件型号的主要 NVM 设置。同样，节 3.2 展示了当前可用于支持汽车应用的 OPN 的主要 NVM 设置。这些表格还包含可用于支持新设计的资源，包括技术参考手册和 AM62x 入门套件。如需了解更多信息，请参阅器件数据表。

备注

每个可订购器件型号都有一份介绍默认寄存器设置的技术参考手册 (TRM)。NVM 寄存器设置在数据表中寄存器映射的复位列中用“X”进行标识。如果所有预编程的可订购器件型号 (OPN) 均不满足应用要求，请参阅节 4 以了解定制 NVM 的选项。

3.1 用于工业应用的 TPS65219 NVM

表 3-1. 用于 AM62x 工业应用的 TPS65219 NVM

		TPS6521901	TPS6521902	TPS6521903	TPS6521904	TPS6521907	TPS6521908
用例	Vsys	5V	3.3V	3.3V	3.3V	5V	3.3V
	VDD_CORE ⁽³⁾	0.75V	0.75V	0.75V	0.85V	0.85V	0.85V
	外部存储器	DDR4	LPDDR4	DDR4	DDR4	DDR4	LPDDR4
技术参考手册 (TRM)		SLVUCH3	SLVUCL0	SLVUCJ2	SLVUCL1	SLVUCL9	SLVUCM0
硬件 ⁽²⁾		TPS65219EVM		带 PMIC 的 AM62B 入门套件	带 PMIC 的 AM62B 入门套件		
BUCK1	Vout	0.75V	0.75V	0.75V	0.85V	0.85V	0.85V
	带宽	高带宽	高带宽	高带宽	高带宽	高带宽	高带宽
BUCK2	Vout	3.3V	1.8V	1.8V	1.8V	3.3V	1.8V
	带宽	高带宽	高带宽	高带宽	高带宽	高带宽	高带宽
BUCK3	Vout	1.2V	1.1V	1.2V	1.2V	1.2V	1.1V
	带宽	高带宽	高带宽	高带宽	高带宽	高带宽	高带宽
LDO1	Vout	3.3V/1.8V (旁路)	3.3V/1.8V (旁路)	3.3V/1.8V (旁路)	3.3V/1.8V (旁路)	3.3V/1.8V (旁路)	3.3V/1.8V (旁路)
LDO2	Vout	0.85V	0.85V	0.85V	1.8V	1.8V	1.2V (禁用)
LDO3	Vout	1.8V	1.8V	1.8V	1.8V	1.8V	1.8V
LDO4	Vout	2.5V	2.5V	2.5V	2.5V	2.5V	2.5V
GPIO	GPO1	启用	禁用	禁用	禁用	启用	禁用
	GPO2	禁用	启用	启用	启用	禁用	启用
	GPIO	禁用	禁用	禁用	禁用	禁用	禁用
MODE/RESET	配置	热复位	热复位	热复位	热复位	热复位	热复位
	极性	高电平 = 正常运行 低电平 = 热复位	高电平 = 正常运行 低电平 = 热复位	高电平 = 正常运行 低电平 = 热复位	高电平 = 正常运行 低电平 = 热复位	高电平 = 正常运行 低电平 = 热复位	高电平 = 正常运行 低电平 = 热复位
MODE/SBY	配置	模式和待机	模式和待机	模式和待机	模式和待机	模式和待机	模式和待机
	极性	高电平 = 工作状态和强制 PWM 低电平 = 待机状态和自动 PFM	高电平 = 工作状态和强制 PWM 低电平 = 待机状态和自动 PFM	高电平 = 工作状态和强制 PWM 低电平 = 待机状态和自动 PFM	高电平 = 工作状态和强制 PWM 低电平 = 待机状态和自动 PFM	高电平 = 工作状态和强制 PWM 低电平 = 待机状态和自动 PFM	高电平 = 工作状态和强制 PWM 低电平 = 待机状态和自动 PFM
VSEL_SD/DDR	配置	SD	SD	SD	SD	SD	SD
	电源轨	LDO1	LDO1	LDO1	LDO1	LDO1	LDO1
	极性	高电平 = LDO1_VSET 低电平 = 1.8V	高电平 = LDO1_VSET 低电平 = 1.8V	高电平 = LDO1_VSET 低电平 = 1.8V	高电平 = LDO1_VSET 低电平 = 1.8V	高电平 = LDO1_VSET 低电平 = 1.8V	高电平 = LDO1_VSET 低电平 = 1.8V
EN/PB/VSENSE 引脚配置		启用	按钮	按钮	按钮	启用	启用

表 3-1. 用于 AM62x 工业应用的 TPS65219 NVM (续)

		TPS6521901	TPS6521902	TPS6521903	TPS6521904	TPS6521907	TPS6521908
用例	Vsys	5V	3.3V	3.3V	3.3V	5V	3.3V
	VDD_CORE ⁽³⁾	0.75V	0.75V	0.75V	0.85V	0.85V	0.85V
	外部存储器	DDR4	LPDDR4	DDR4	DDR4	DDR4	LPDDR4
首次电源检测 ⁽¹⁾		启用	启用	启用	启用	启用	启用

- (1) 首次电源检测支持一施加电源电压即上电，即使 EN、PB、VSENSE 引脚为 OFF_REQ 状态。FSD 可与任何 ON 请求配置 (EN、PB 或 VSENSE) 结合使用。首次上电时，将 EN、PB、VSENSE 引脚视为具有有效的 ON 请求。
- (2) AM62 入门套件默认带有 TPS6521904 PMIC，支持 VDD_CORE=0.85V。如需支持 VDD_CORE=0.75V，需要进行以下更改：需要将 TPS6521904 PMIC 替换为 TPS6521903，需要卸下 R699，并需要安装 R123。
- (3) 请参阅节 5，了解两个 VDD_CORE 工作点的比较情况。

3.2 用于汽车应用的 TPS65219-Q1 NVM

表 3-2. 用于 AM62x-Q1 汽车应用的 TPS65219-Q1 NVM

		TPS6521920W-Q1	TPS6521922W-Q1	TPS6521923W-Q1
用例	Vsys	3.3V	3.3V	5V
	VDD_CORE ⁽²⁾	0.75V	0.85V	0.75V
	外部存储器	LPDDR4	LPDDR4	LPDDR4
技术参考手册 (TRM)		SLVUCN8	SLVUDE1	SLVUCM6
硬件		适用于低功耗 Sitara 处理器的 AM62x 入门套件		
BUCK1	Vout	0.75V	0.85V	0.75V
	带宽	高带宽	高带宽	高带宽
BUCK2	Vout	1.8V	1.8V	3.3V
	带宽	高带宽	高带宽	低带宽
BUCK3	Vout	1.1V	1.1V	1.1V
	带宽	高带宽	高带宽	低带宽
LDO1	Vout	3.3V/1.8V (旁路)	3.3V/1.8V (旁路)	禁用
LDO2	Vout	0.85V	0.85V	0.85V
LDO3	Vout	1.8V	1.8V	1.8V
LDO4	Vout	1.2V	1.2V	禁用
GPIO	GPO1	禁用	禁用	启用
	GPO2	启用	启用	禁用
	GPIO	禁用	禁用	禁用
MODE/RESET	配置	热复位	热复位	热复位
	极性	高电平 = 正常运行 低电平 = 热复位	高电平 = 正常运行 低电平 = 热复位	高电平 = 正常运行 低电平 = 热复位
MODE/SBY	配置	模式	模式	待机
	极性	高电平 = 强制 PWM 低电平 = 自动 PFM	高电平 = 强制 PWM 低电平 = 自动 PFM	高电平 = 待机状态 低电平 = 工作状态
VSEL_SD/DDR	配置	SD	SD	SD
	电源轨	LDO1	LDO1	LDO1
	极性	高电平 = LDO1_VSET 低电平 = 1.8V	高电平 = LDO1_VSET 低电平 = 1.8V	高电平 = 1.8V 低电平 = LDO1_VSET
EN/PB/VSENSE 引脚配置		启用	启用	启用

表 3-2. 用于 AM62x-Q1 汽车应用的 TPS65219-Q1 NVM (续)

		TPS6521920W-Q1	TPS6521922W-Q1	TPS6521923W-Q1
用例	Vsys	3.3V	3.3V	5V
	VDD_CORE ⁽²⁾	0.75V	0.85V	0.75V
	外部存储器	LPDDR4	LPDDR4	LPDDR4
首次电源检测 ⁽¹⁾		启用	启用	禁用

- (1) 首次电源检测支持一施加电源电压即上电，即使 EN、PB、VSENSE 引脚为 OFF_REQ 状态。FSD 可与任何 ON 请求配置 (EN、PB 或 VSENSE) 结合使用。首次上电时，将 EN、PB、VSENSE 引脚视为具有有效的 ON 请求。
- (2) 请参阅 [节 5](#)，了解两个 VDD_CORE 工作点的比较情况。

4 TPS6521905 用户可编程 NVM

图 4-1 展示了提供的供应选项。本应用手册介绍了可用于为不同用例的 AM62x 供电的预配置 NVM。如果本文档中介绍的所有可订购器件型号 (OPN) 均不满足应用要求，或需要对默认设置进行少量更改，则需要定制 NVM。如果是大批量采购，TI 可以使用定制 NVM 设置来创建新的可订购器件型号。如果是小批量采购，客户可以使用表 4-1 中列出的资源在生产线上对 PMIC 进行编程或通过第三方编程服务进行编程。




图 4-1. 供应选项

表 4-1. TPS6521905 编程资源

资源	链接
编程指南	TPS65219 非易失性存储器 (NVM) 编程指南
图形用户界面 (GUI)	TPS65219 图形用户界面
插槽式 EVM	TPS65219 非易失性存储器 (NVM) 编程板
TPS6521905 数据表	具有三个直流/直流降压转换器和四个 LDO 的用户可编程电源管理 IC (PMIC)

5 AM62x 内核电压选择

VDD_CORE 是 AM62x 处理器的内核电源。此域有两个工作点。表 5-1 在频率、功耗、电源映射和时序控制要求方面比较了 0.75V 和 0.85V 工作点。由于 AM62x 不支持动态电压调节，因此使用不同的 TPS65219 可订购器件型号来支持 0.75V 或 0.85V 工作点。

表 5-1. 内核电压选择

	VDD_CORE	
	0.75V (灵活内核)	0.85V (最低 BOM 选项)
A53SS (Cortex-A53x) 上的最大工作频率	高达 1.25GHz	高达 1.4GHz
功耗	更低功耗 VDD_CORE ⁽¹⁾	更高功耗 ⁽¹⁾
PMIC 和处理器电源映射	需要两个 PMIC 电源轨：一个 PMIC 电源轨为 VDD_CORE 提供 0.75V 电压，另一个 PMIC 电源轨为 VDDR_CORE 提供 0.85V 电压。 Buck1 在配置为输出 0.75V 时用于为 VDD_CORE 供电。LDO2 在配置为输出 0.85V 时用于为 VDDR_CORE 供电。	最低 BOM 选项。 允许从同一 PMIC 电源轨提供 VDD_CORE (内核电源) 和 VDDR_CORE (RAM 电源)。 Buck1 在配置为输出 0.85V 时用于为两个内核电源轨供电。
时序控制	上电和断电序列要求。 VDD_CORE 需要在 VDDR_CORE 之前斜升。 VDD_CORE 需要在 VDDR_CORE 之后斜降。	内核电源均由同一 PMIC 电源轨供电，因此无时序控制要求。

(1) 有关处理器功耗的信息，请参阅 [AM62x 功耗估算工具](#)应用手册。

6 VSYS 电压斜坡

TPS65219 上电序列由以下主要步骤进行控制：VSYS 上的电压升高于 POR_Rising 阈值，PMIC 将 NVM 内容加载到寄存器映射中，然后等待 ON 请求，收到该请求之后执行上电序列。如需绕过第一个 ON 请求，可以在 PU_ON_FSD 寄存器字段中启用首次电源检测特性 (FSD)。当 PU_ON_FSD=0x1 时，PMIC 在 NVM 设置加载到寄存器映射之后便会开始执行上电序列，而不会等待 ON 请求。在这种情况下，客户必须确保为 VSYS 供电的前置稳压器在 PMIC 开始执行上电序列之前达到稳定的输出电压。在 VSYS 升高于 POR_threshold 之后，VSYS 上的电压必须在大约 2.3ms 内达到目标 Vout。

备注

如果启用 FSD (PU_ON_FSD=0x1) 并且 VSYS 具有慢速斜坡，PMIC 将尝试启用第一个电源轨，不必具有所需的输入到输出电压余量。这种情况会在 PMIC 上产生故障。

图 6-1 展示了启用 FSD 且 VSYS 具有慢速斜坡时的示例。





图 6-1. 启用 FSD 且 VSYS 具有慢速斜坡

- 第 1 步：VSYS 达到 POR_Rising 阈值。
- 第 2 步：NVM 设置在大约 2.3ms 内加载到寄存器中。
- 第 3 步：由于 FSD 处于启用状态，PMIC 开始执行上电序列，但 VSYS 上的电压仍然过低，不满足输入到输出余量。上电序列中的第一个 PMIC 电源轨显示三个电压峰值，分别表示第一次上电以及重试计数器 (MASK_RETRY_COUNT) 中配置的两次尝试。
- 第 4 步：使能引脚变为高电平，引脚抗尖峰脉冲生效。
- 第 5 步：PMIC 无法执行上电序列，因为在第 3 步中尝试上电后，器件保持在初始化状态。若要使 PMIC 退出初始化状态，需要以更快的斜坡在 VSYS 上进行下电上电。

图 6-2 展示了禁用 FSD 且 VSYS 具有慢速斜坡时的示例。



- 第 1 步：VSYS 达到 POR_Rising 阈值。
- 第 2 步：NVM 设置在大约 2.3ms 内加载到寄存器中。
- 第 3 步：由于 FSD 处于禁用状态，PMIC 会等待 ON 请求以执行上电序列。
- 第 4 步：使能引脚变为高电平，引脚抗尖峰脉冲生效。
- 第 5 步：PMIC 开始执行上电序列，先将电源轨分配给第一个阶段。

图 6-2. 禁用 FSD 且 VSYS 具有慢速斜坡

7 电源方框图

在设计用于为 AM62 处理器及其外设供电的 TPS65219 时，要考虑若干因素。

- 应用使用的是 LPDDR4 还是 DDR4 内存？
- 是否需要支持 SD 卡？
- 系统电源电压是多少？
- 是否有外部分立式 IC 需要完全控制时序？
- 系统应用优先考虑尽可能增加集成度还是尽可能降低功耗？

每个问题都会影响电源方框图的设计、配置、设置等方面，在设计更加稳健的电源实现方案方面发挥着作用。以下各节介绍了 TPS65219 PMIC 如何根据不同的应用要求为 AM62x 处理器供电。

本应用手册中介绍的所有 TPS65219 型号均将 LDO1 配置为旁路，以便为 SD 卡双电压 I/O (3.3V 和 1.8V) 供电。具有逻辑高默认值和外部上拉的处理器 GPIO 控制信号最初用于将 SD IO 设置为 3.3V。上电序列完成后，处理器可以将 GPIO 信号设置为低电平，从而根据 SD 规格选择高速卡运行所需的 1.8V 电平。该旁路配置允许控制 3.3V 至 1.8V 范围内的 LDO1 电压，而无需在从 SD 卡引导运行期间建立 I2C 通信。LDO1 上的旁路配置需要将输入电源引脚 (PVIN_LDO1) 连接到 3.3V。

7.1 TPS6521901 为 AM62x 供电

VSYS = 5V | 存储器：DDR4 | VDD_CORE = 0.75V

图 7-1 展示了在具有 5V 输入电源和 DDR4 存储器的系统中，TPS6521901 型号为 AM62x 处理器供电的原理图。5V 来自前置稳压器，与参考系统主输入电源 (VSYS) 连接，并连接到降压转换器的电源输入 (PVIN_Bx)。Buck1、Buck2 和 Buck3 用于为 VDD_CORE 供电，分别为 0.75V、3.3V VDDSHVx IO 和 DDR IO。由于 Buck2 (3.3V PMIC 电源轨) 编程为在上电序列中首先斜升，可用作一些 LDO 的输入电源，从而最大限度地减少功耗。LDO1 配置为旁路，允许 SD 卡电压在 3.3V 和 1.8V 之间动态变化。LDO1 上的这一电压变化可以通过将 VSEL_SD 引脚设为高电平 (LDO1=3.3V) 或低电平 (LDO1=1.8V) 来触发。LDO2 用于为 VDDR_CORE 供电。LDO3 支持 1.8V 模拟域，LDO4 支持 2.5V VPP，用于 DDR4 存储器。此电源实现方案需要外部分立式降压稳压器来提供 1.8V VDDSHV IO 域。此外部分立式稳压器可使用 PMIC 的 GPO1 启用。TPS6521901 经过预编程，可在上电序列的第二个阶段启用 GPO1。外部分立式稳压器必须具有有源放电功能，并在 PMIC 开始为下一个阶段中的电源轨上电之前斜升至稳定的输出电压。其余的两个通用引脚 (GPIO 和 GPO2) 是可自由使用的数字资源，默认情况下被禁用，但可在 PMIC 完成上电序列后 (释放 nRSTOUT 后) 通过 I2C 启用。

备注

请参阅 [TPS6521901 技术参考手册](#)，了解有关 NVM 设置和上电/断电序列图的说明。




图 7-1. TPS6521901 为 AM62 供电

7.2 TPS6521902 为 AM62x 供电


VSYS = 3.3V 或 5V | 存储器：LPDDR4 | VDD_CORE = 0.75V

图 7-2 展示了在具有 3.3V 输入电源和 LPDDR4 存储器的系统中，TPS6521902 型号为 AM62x 处理器供电的原理图。Buck1、LDO3、LDO2 和 LDO1 用于为上一个方框图中描述的 AM62x 域供电。3.3V 来自前置稳压器，可与电源开关结合，为 3.3 DVDDSH IO 域供电。这个外部电源开关由 PMIC 启用或禁用，并且必须具有有源放电功能。GPO2 经过预编程，可在上电序列的第二个阶段启用，持续时间为 10ms。这可用于启用外部电源开关，满足处理器序列要求。必须为开关选择适当的电气规格，在第二个阶段的 10ms 内提供稳定的输出电压（在 PMIC 启动上电序列的下一阶段之前）。Buck3 和 Buck2 支持 1.1V 和 1.8V（VDDS_DDR 需要）和 1.8V DVDD3V3 IO 域。它们还用于支持 LPDDR4 存储器需要的电压。LDO4 是可自由使用的 2.5V 电源资源，可用于以太网 PHY 等外设。GPIO 和 GPO1 是可自由使用的数字资源，默认情况下被禁用，可根据需要通过 I2C 启用。

TPS6521902 还支持 5V 输入电源。当使用 VSYS = 5V 时，请将外部电源开关替换为 3.3V 降压转换器。此外部降压转换器由同一 PMIC GPO2 进行启用。

备注

请参阅 [TPS6521902 技术参考手册](#)，了解有关 NVM 设置和上电/断电序列图的说明。



Routing Descriptors
 — PMIC & AM62x
 — PMIC & Peripherals

Domain Descriptors




图 7-2. TPS6521902 为 AM62 供电

7.3 TPS6521903 为 AM62x 供电

VSYS = 3.3V 或 5V | 存储器：DDR4 | VDD_CORE = 0.75V

图 7-3 展示了在具有 3.3V 输入电源和 DDR4 存储器的系统中，TPS6521903 型号为 AM62x 处理器供电的原理图。此 PMIC NVM 配置与 TPS6521902 类似，但将 Buck3 配置为提供 1.2V (DDR4) 而不是 LPDDR4。3.3V 来自前置稳压器，可与电源开关结合，为 3.3 DVDDSH IO 域供电。GPO2 经过预编程，可在上电序列的第二个阶段启用，持续时间为 10ms。GPO2 可用于启用外部电源开关，满足处理器序列要求。必须为开关选择适当的电气规格，在第二个阶段的 10ms 内提供稳定的输出电压（在 PMIC 启动上电序列的下一阶段之前）。Buck3 用于为 VDDS_DDR 供电，并与 Buck2 的 1.8V 共同支持 DDR4 存储器所需的电压。GPIO 和 GPO1 是可自由使用的数字资源，默认情况下被禁用，可根据需要通过 I2C 启用。

TPS6521903 还支持 5V 输入电源。当使用 VSYS = 5V 时，请将外部电源开关替换为 3.3V 降压转换器。此外部降压转换器由同一 PMIC GPO2 进行启用。

备注

请参阅 [TPS6521903 技术参考手册](#)，了解有关 NVM 设置和上电/断电序列图的说明。




图 7-3. TPS6521903 为 AM62x 供电

7.4 TPS6521904 为 AM62x 供电

VSYS = 3.3V 或 5V | 存储器：DDR4 | VDD_CORE = 0.85V

图 7-4 展示了在具有 3.3V 输入电源和 DDR 的系统中，TPS6521904 型号为 AM62x 处理器供电的原理图。此配置与 TPS6521903 类似，但在这种情况下，VDD_CORE 在 0.85V 下运行，而不是在 0.75V 下运行。根据 AM62x 数据表所述，VDD_CORE 和 VDDR_CORE 预计由同一电源供电，因此当 VDD_CORE 以 0.85V 电压运行时，这些电压会一起斜升。处理器需满足这一要求，因而能够使用同一 PMIC 电源轨 (Buck1) 对 VDD_CORE 和 VDDR_CORE 供电。LDO2 是可自由使用的电源资源，配置为旁路（与负载开关类似），并预编程为 1.8V 输出，可用于为外设供电。与 TPS6521903 类似，此配置的 GPO2 也经过预先编程，可在上电序列的第二个阶段启用，持续时间为 10ms。此配置可用于启用外部电源开关，满足处理器序列要求。必须为开关选择适当的电气规格，在第二个阶段的 10ms 内提供稳定的输出电压（在 PMIC 启动上电序列的下一阶段之前）。

TPS6521904 还支持 5V 输入电源。当使用 VSYS = 5V 时，请将外部电源开关替换为 3.3V 降压转换器。此外部降压转换器由同一 PMIC GPO2 进行启用。

备注

此型号用于带 PMIC 的 AM62B 入门套件，并有设计文件可供新设计使用。请参阅 [TPS6521904 技术参考手册（修订版 A）](#)，了解有关 NVM 设置和上电或断电序列图的说明。




图 7-4. TPS6521904 为 AM62x 供电

7.5 TPS6521907 为 AM62x 供电

VSYS = 5V | 存储器：DDR4 | VDD_CORE = 0.85V

图 7-5 展示了在具有 5V 输入电源和 DDR4 存储器的系统中，TPS6521907 型号为 AM62x 处理器供电的原理图。该 PMIC NVM 与 TPS6521901 类似，但支持 VDD_CORE = 0.85V，而不是 0.75V。5V 来自前置稳压器，与参考系统主输入电源 (VSYS) 连接，并连接到降压转换器的电源输入 (PVIN_Bx)。Buck1 用于为内核电源轨提供 0.85V 电压。Buck2 和 Buck3 分别为 3.3V VDDSHVx IO 和 DDR IO 供电。Buck2 (3.3V PMIC 电源轨) 编程为在上电序列中首先斜升，并可用作一些 LDO 的输入电源，从而最大限度地减少功耗。LDO1 配置为旁路，允许 SD 卡电压在 3.3V 和 1.8V 之间动态变化。LDO1 上的这一电压变化可以由 I2C 触发，或者通过将 VSEL_SD 引脚设为高电平 (LDO1=3.3V) 或低电平 (LDO1=1.8V) 来触发。LDO2 是一种可自由使用的资源，可用于为外设供电。LDO3 支持 1.8V 模拟域，LDO4 支持 2.5V VPP，用于 DDR4 存储器。此电源实现方案需要外部分立式降压稳压器来提供 1.8V VDDSHV IO 域。此外部分立式稳压器可使用 PMIC 的 GPO1 启用。TPS6521907 经过预编程，可在上电序列的第二个阶段启用 GPO1。外部分立式稳压器具有有源放电功能，并且必须在 PMIC 开始为下一个阶段中的电源轨上电之前斜升并达到稳定的输出电压。其余的两个通用引脚 (GPIO 和 GPO2) 是可自由使用的数字资源，默认情况下被禁用，可在 PMIC 完成上电序列后通过 I2C 启用。

备注

请参阅 [TPS6521907 技术参考手册](#)，了解有关 NVM 设置和上电/断电序列图的说明。




图 7-5. TPS6521907 为 AM62 供电

7.6 TPS6521908 为 AM62x 供电


VSYS = 3.3V 或 5V | 存储器 : LPDDR4 | VDD_CORE = 0.85V

图 7-6 展示了 TPS6521908 型号在具有 3.3V 输入电源和 LDDR4 的系统中为 AM62x 处理器供电的原理图。在该配置中，Buck1 配置为 0.85V 输出电压，以便为内核电源轨供电。根据 AM62x 的规格所述，VDD_CORE 和 VDDR_CORE 应由同一电源供电，因此当 VDD_CORE 以 0.85V 电压运行时，这些电压会一起斜升。处理器需满足这一要求，因而能够使用同一 PMIC 电源轨 (Buck1) 对 VDD_CORE 和 VDDR_CORE 供电。Buck2 和 Buck3 分别为 1.8V IO 域和 LPDDR 电压供电。LDO1 配置为旁路，允许 SD 卡电压在 3.3V 和 1.8V 之间动态变化。LDO1 上的这一电压变化可以由 I2C 触发，或者通过将 VSEL_SD 引脚设为高电平 (LDO1=3.3V) 或低电平 (LDO1=1.8V) 来触发。LDO3 为 1.8V 模拟域供电。LDO2 和 LDO4 是可自由使用的电源资源，可用于为外设供电。该 NVM 型号的 GPO2 也经过预编程，可在上电序列的第二个阶段启用，持续时间为 10ms。这可用于启用外部电源开关，满足处理器序列要求。必须为电源开关选择适当的电气规格，在第二个阶段的 10ms 内提供稳定的输出电压 (在 PMIC 启动上电序列的下一阶段之前)。

TPS6521908 还支持 5V 输入电源。当使用 VSYS = 5V 时，请将外部电源开关替换为 3.3V 降压转换器。此外降压转换器由同一 PMIC GPO2 进行启用。

备注

请参阅 [TPS6521908 技术参考手册](#)，了解有关 NVM 设置和上电/断电序列图的说明。



Routing Descriptors
 — PMIC & AM62x
 — PMIC & Peripherals

Domain Descriptors




图 7-6. TPS6521908 为 AM62 供电

7.7 TPS6521920W-Q1 为 AM62x-Q1 供电


VSYS = 3.3V 或 5V | 存储器 : LPDDR4 | VDD_CORE = 0.75V | 汽车

图 7-7 展示了汽车类 TPS6521920W-Q1 型号在具有 3.3V 输入电源和 LPDDR4 存储器的系统中为 AM62x-Q1 处理器供电的原理图。Buck1、Buck2 和 Buck3 用于分别为 VDD_CORE (0.75V)、1.8V VDDSHV_{IO} 和 1.1V DDR IO 供电。来自前置稳压器的 3.3V 可与电源开关结合，为 3.3V DVDDSH_{IO} 域供电。这个外部电源开关由 PMIC 启用或禁用，并且必须具有有源放电功能。GPO2 经过预编程，可在上电序列的第二个阶段启用，持续时间为 10ms。这可用于启用外部电源开关，满足处理器序列要求。必须为开关选择适当的电气规格，在第二个阶段的 10ms 内提供稳定的输出电压（在 PMIC 启动上电序列的下一阶段之前）。LDO1 配置为旁路，允许 SD 卡电压在 3.3V 和 1.8V 之间动态变化。LDO1 上的这一电压变化可以通过将 VSEL_SD 引脚设为高电平 (LDO1=3.3V) 或低电平 (LDO1=1.8V) 来触发。LDO2 用于为 VDDR_CORE 供电。LDO3 支持 1.8V 模拟域。LDO4 配置为 1.2V 输出，可用于为 HDMI 发送器供电。GPIO 和 GPO1 是可自由使用的数字资源，默认情况下被禁用，可根据需要通过 I2C 启用。

TPS6521920W-Q1 还支持 5V 输入电源。当使用 VSYS = 5V 时，请将外部电源开关替换为 3.3V 降压转换器。此外部降压转换器由同一 PMIC GPO2 进行启用。


备注

请参阅 [TPS6521920 技术参考手册](#)，了解有关 NVM 设置和上电/断电序列图的说明。



PMIC pin	Function / Polarity
VSEL_SD	High: LDO1 = 3.3V (requires PVIN_LDO1=3.3V) Low: LDO1 = 1.8V
MODE/STBY	High: Bucks operate in forced-PWM Low: Bucks operate in auto-PFM
MODE/RESET	High: normal operation Falling edge: Warm reset

Domain Descriptors



Routing Descriptors

— PMIC & AM62x
— PMIC & Peripherals

图 7-7. TPS6521920W-Q1 为 AM62x 供电



7.8 TPS6521922W-Q1 为 AM62x-Q1 供电

图 7-8 展示了汽车类 TPS6521922W-Q1 型号在具有 3.3V 输入电源和 LDDR4 存储器的系统中为 AM62x-Q1 处理器供电的原理图。Buck1、Buck2 和 Buck3 用于分别为 VDD_CORE (0.85V)、1.8V VDDSHV_{IO} 和 1.1V DDR IO 供电。来自前置稳压器的 3.3V 可与电源开关结合，为 3.3V DVDDSH_{IO} 域供电。这个外部电源开关由 PMIC 启用和禁用，并且必须具有有源放电功能。GPO2 经过预编程，可在上电序列的第二个阶段启用，持续时间为 10ms。这可用于启用外部电源开关，满足处理器序列要求。必须为开关选择适当的电气规格，在第二个阶段的 10ms 内提供稳定的输出电压（在 PMIC 启动上电序列的下一阶段之前）。LDO1 配置为旁路，允许 SD 卡电压在 3.3V 和 1.8V 之间动态变化。LDO1 上的这一电压变化可以通过将 VSEL_SD 引脚设为高电平 (LDO1=3.3V) 或低电平 (LDO1=1.8V) 来触发。LDO2 用于为 VDDR_CORE 供电。LDO3 支持 1.8V 模拟域。LDO4 配置为 1.2V 输出，可用于为 HDMI 发送器供电。GPIO 和 GPO1 是可自由使用的数字资源，默认情况下被禁用，可根据需要通过 I2C 启用。

TPS6521922W-Q1 还支持 5V 输入电源。当使用 VSYS = 5V 时，请将外部电源开关替换为 3.3V 降压转换器。此外部降压转换器由同一 PMIC GPO2 进行启用。

备注

请参阅 [TPS6521922 技术参考手册](#)，了解有关 NVM 设置和上电/断电序列图的说明。



English Document: SLVAFD0
Copyright © 2025 Texas Instruments Incorporated

7.9 TPS6521923W-Q1 为 AM62x-Q1 供电

VSYS = 3.3V 或 5V | 存储器 : LPDDR4 | VDD_CORE = 0.75V | 汽车

图 7-9 展示了汽车类 TPS6521923W-Q1 型号在具有 5V 输入电源和 LPDDR4 存储器的系统中为 AM62x-Q1 处理器供电的原理图。Buck1、Buck2 和 Buck3 用于分别为 VDD_CORE (0.75V)、3.3V VDDSHV_{IO} 和 1.1V DDR IO 供电。GPO1 经过了预编程，可让外部降压稳压器为 1.8V IO 供电。默认禁用 LDO1 和 LDO4。LDO2 用于为 VDDR_CORE 供电。LDO3 支持 1.8V 模拟域。GPIO 和 GPO1 是可自由使用的数字资源，默认情况下被禁用，可根据需要通过 I2C 启用。

备注

请参阅 [TPS6521923 技术参考手册](#)，了解有关 NVM 设置和上电/断电序列图的说明。




图 7-9. TPS6521923W-Q1 为 AM62x 供电

8 总结

本文档提供了有关使用 TPS65219 电源管理 IC 为德州仪器 (TI) 的 AM62x Sitara 处理器及其工业和汽车应用中的外设供电的全面指导。本应用手册提供了详细的电力输送网络规格，通过参考表比较了各种出厂编程的 TPS65219 型号，并包含了便于实施的电源映射示例。可通过 [电源管理 E2E 论坛](#) 获得技术支持。

9 参考资料

1. 德州仪器 (TI)，[TPS65219 适用于 ARM Cortex—A53 处理器和 FPGA 的集成电源管理 IC](#) 数据表。
2. 德州仪器 (TI)，[TPS65219-Q1 适用于 ARM Cortex—A53 处理器的集成电源管理 IC](#) 数据表。
3. 德州仪器 (TI)，[AM62x Sitara™ 处理器](#) 数据表。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision B (September 2023) to Revision C (August 2025)	Page
• 添加了 TPS6521922W-Q1 为 AM62x-Q1 供电 部分.....	27
• 添加了 TPS6521923W-Q1 为 AM62x-Q1 供电 部分.....	29

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司