

UCC23710 针对 SiC/IGBT 的光输入单通道隔离保护栅极驱动器

1 特性

- 5kV_{RMS} 单通道隔离式栅极驱动器
- 高达 1500V_{pk} 的 SiC MOSFET 和 IGBT
- 36V 最大输出驱动电压 (V_{DD}-V_{EE})
- ±5A 驱动强度
- 300V/ns 最小 CMTI
- 具有 9V 阈值的 250ns 快速响应时间 DESAT 保护
- 2.5A 内部有源米勒钳位
- 在故障条件下提供 200mA 软关断
- 过流警报 FLT
- 故障静置机构：PWM 输入时复位
- 12V V_{DD} UVLO
- 100ns (最大) 传播延迟和 30ns (最大) 脉冲/器件间偏移
- SOIC-16DW 宽主体封装，爬电距离和间隙 > 8mm
- 工作结温范围：-40°C 至 150°C

2 应用

- 交流和无刷直流电机驱动器
- 工业逆变器及不间断电源 (UPS)
- 楼宇自动化与电网自动化

3 说明

UCC23710 是一款电隔离单通道栅极驱动器，设计用于直流工作电压高达 1500V 的 SiC MOSFET 和 IGBT，具有先进的保护功能、出色的动态性能和稳健性。UCC23710 具有高达 ±5A 的峰值拉电流和灌电流。


输入侧通过 SiO₂ 隔离技术与输出侧相隔离，支持高达 1.5kV_{pk} 的工作电压、10kV_{pk} 的浪涌抗扰度，并提供较低的器件间偏移，共模瞬态抗扰度大于 300V/ns。

UCC23710 包括最先进的保护功能，如带软关断 (STO) 的 DESAT 保护提供的过电流保护、有源米勒钳位、故障诊断和输入输出侧电源 UVLO，以优化 SiC 和 IGBT 的开关行为和鲁棒性。

封装信息

器件型号	特性	封装 ⁽¹⁾	封装尺寸 (标称值)
UCC23710B	9V DESAT， 12V VDD UVLO，故障闭 锁	DW (SOIC-16)	10.3mm × 7.5mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



器件引脚配置



本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本 (控制文档)。

内容

1 特性	1	6.2 功能方框图	12
2 应用	1	6.3 特性说明	12
3 说明	1	6.4 器件功能模式	19
4 引脚配置和功能	3	7 应用和实施	20
5 规格	4	7.1 应用信息	20
5.1 绝对最大额定值	4	7.2 典型应用	20
5.2 ESD 等级	4	7.3 电源相关建议	25
5.3 建议运行条件	4	7.4 布局	25
5.4 热性能信息	5	8 器件和文档支持	27
5.5 功率等级	5	8.1 器件支持	27
5.6 绝缘规格	5	8.2 文档支持	27
5.7 安全相关认证	6	8.3 接收文档更新通知	27
5.8 安全限值	6	8.4 支持资源	27
5.9 电气特性	7	8.5 商标	27
5.10 开关特性	8	8.6 静电放电警告	27
5.11 典型特性	9	8.7 术语表	27
6 详细说明	11	9 修订历史记录	27
6.1 概述	11	10 机械、封装和可订购信息	27

4 引脚配置和功能




图 4-1. UCC23710 DW (SOIC-16) 封装 顶视图

表 4-1. 引脚功能

引脚		I/O ⁽¹⁾	说明
名称	编号		
GND	1.4	P	输入侧接地导轨
VCC	2	P	输入电源电压范围为 3V 至 5.5V。使用 $>1\mu\text{F}$ 电容器旁路至 GND。将去耦电容放置在靠近引脚的位置。
FLT	3	O	DESAT 检测时的低电平有效故障警报输出。FLT 采用漏极开路配置，可与其他故障并联。
CATHODE	5.8	I	负极
ANODE	6.7	I	正极
VEE	9.12	P	栅极驱动电压的负电源轨。使用 $>10\mu\text{F}$ 电容器旁路至 COM，以支持指定的栅极驱动器峰值灌电流能力。将去耦电容放置在靠近引脚的位置。
CLMPI	10	O	内部有源米勒钳位，将此引脚直接连接到功率晶体管的栅极。如果未使用，则保持悬空或连接到 VEE。
OUT	11	O	栅极驱动器输出
VDD	13	P	栅极驱动电压的正电源轨。使用 $>10\mu\text{F}$ 电容器旁路至 COM，以支持指定的栅极驱动器峰值拉电流能力。将去耦电容放置在靠近引脚的位置。
DESAT	14	O	去饱和电流保护输入。如果未使用，则连接到 COM。
COM	16	P	共接地基准，连接到 IGBT 的发射极引脚和 SiC-MOSFET 的源极引脚。

(1) P = 电源，G = 地，I = 输入，O = 输出

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
VCC	VCC - GND	-0.3	6	V
VDD	VDD - COM	-0.3	36	V
VEE	VEE - COM	-17.5	0.3	V
V _{MAX}	VDD - VEE	-0.3	36	V
I _{F(AVG)}			25	mA
I _{F(TRAN)} < 1μs 脉冲, 300pps			1	A
V _{R(MAX)}	反向输入电压		5	V
OUT	DC	VEE-0.3	VDD	V
	瞬态, 小于 100ns ⁽²⁾	VEE-5.0	VDD+5.0	V
CLMPI	CLMPI 上的电压, 以 VEE 为基准	-0.3	VDD	V
DESAT	DESAT 上的电压, 以 COM 为基准	-0.3	VDD+0.3	V
V _{FLT}	FLT 引脚电压	-0.3	6	V
I _{FLT}	FLT 引脚输入电流		20	mA
T _J	结温	-40	150	°C
T _{stg}	贮存温度	-65	150	°C

(1) 超出绝对最大额定值规定范围的应力可能会对器件造成永久性损坏。这些仅为应力额定值, 并不意味着器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

(2) 通过在工作台上进行表征来验证这些值。

5.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 AEC Q100-011 标准	±500	

(1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	最大值	单位
VCC	VCC-GND	3	5.5	V
V _{FLT}	VCC-GND	0	5.5	V
VDD	VDD-COM	13	30	V
VEE	VEE-COM	-16	0	V
V _{MAX}	VDD-VEE	-	30	V
I _{F(ON)}	输入二极管正向电流 (二极管“导通”)	5	20	mA
V _{F(OFF)}	阳极电压 - 阴极电压 (二极管“关断”)	-5	0.8	V
T _A	环境温度	-40	125	°C
T _J	结温	-40	150	°C

5.4 热性能信息

热指标 ⁽¹⁾		UCC2371X	单位
		DW (SOIC)	
		16 引脚	
$R_{\theta JA}$	结至环境热阻	73.6	°C/W
$R_{\theta JC(\text{top})}$	结至外壳 (顶部) 热阻	37.7	°C/W
$R_{\theta JB}$	结至电路板热阻	36.4	°C/W
Ψ_{JT}	结至顶部特征参数	18.9	°C/W
Ψ_{JB}	结至电路板特征参数	36.0	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

5.5 功率等级

参数		测试条件	最小值	典型值	最大值	单位
P_D	最大功耗 (两侧)	$V_{CC} = V_{EE} 5mA 5V, COM-COM = 20V, COM-COM = 5V, IF(on) = V_{DD}, 140kHz, 10nF 负载时、50% 占空比, Ta = 25°C$		720		mW
P_{D1}	最大功耗 (发送器侧)	$V_{CC} = V_{EE} 5mA 5V, COM-COM = 20V, COM-COM = 5V, IF(on) = V_{DD}, 140kHz, 10nF 负载时、50% 占空比, Ta = 25°C$		20		mW
P_{D2}	最大功耗 (接收器侧)	$V_{CC} = V_{EE} 5mA 5V, COM-COM = 20V, COM-COM = 5V, IF(on) = V_{DD}, 140kHz, 10nF 负载时、50% 占空比, Ta = 25°C$		700		mW

5.6 绝缘规格

参数		测试条件	规格	单位
通用				
CLR	外部间隙 ⁽¹⁾	端子间的最短空间距离	> 8	mm
CPG	外部爬电距离 ⁽¹⁾	端子间的最短封装表面距离	> 8	mm
DTI	绝缘穿透距离	最小内部间隙	> 17	μm
CTI	相对漏电起痕指数	DIN EN 60112 (VDE 0303-11) ; IEC 60112	> 600	V
	材料组	符合 IEC 60664-1	I	
	过压类别符合 IEC 60664-1	额定市电电压 $\leq 300V_{RMS}$	I-IV	
		额定市电电压 $\leq 600V_{RMS}$	I-IV	
		额定市电电压 $\leq 1000V_{RMS}$	I-III	
“DIN V VDE 0884-10 (VDE V 0884-10): 2016-12				
V_{IORM}	最大重复峰值隔离电压	交流电压 (双极)	1500	V_{PK}
V_{IOWM}	最大隔离工作电压	交流电压 (正弦波) ; 时间依赖型电介质击穿 (TDD) 测试 ; 请参阅图 1	1060	V_{RMS}
		直流电压	1500	V_{DC}
V_{IOTM}	最大瞬态隔离电压	$V_{TEST} = V_{IOTM}, t = 60s$ (鉴定测试) $V_{TEST} = 1.2 \times V_{IOTM}, t = 1s$ (100% 生产测试)	7071	V_{PK}
V_{IMP}	最大脉冲电压 ⁽²⁾	在空气中进行测试, 符合 IEC 62368-1 的 1.2/50μs 波形	7692	V_{PK}

5.6 绝缘规格 (续)

参数		测试条件	规格	单位
V_{IOSM}	最大浪涌隔离电压 ⁽³⁾	采用符合 IEC 60065 的测试方法, $1.2/50\mu s$ 波形, $V_{TEST} = 1.6 \times V_{IOSM} = 11300 V_{PK}$ (鉴定测试)	10000	V_{PK}
q_{pd}	视在电荷 ⁽⁴⁾	方法 a : I/O 安全测试子组 2/3 后, $V_{ini} = V_{IOTM}$, $t_{ini} = 60s$; $V_{pd(m)} = 1.2 \times V_{IORM} = 2545V_{PK}$, $t_m = 10s$	≤ 5	pC
		方法 a : 环境测试子组 1 后, $V_{ini} = V_{IOTM}$, $t_{ini} = 60s$; $V_{pd(m)} = 1.6 \times V_{IORM} = 3394V_{PK}$, $t_m = 10s$	≤ 5	
		方法 b1 : 常规测试 (100% 生产测试) 和预调节 (类型测试), $V_{ini} = V_{IOTM}$, $t_{ini} = 1s$; $V_{pd(m)} = 1.875 \times V_{IORM} = x V_{PK}$, $t_m = 1s$	≤ 5	
C_{IO}	势垒电容, 输入至输出 ⁽⁵⁾	$V_{IO} = 0.5 \times \sin(2\pi ft)$, $f = 1MHz$	大约 1	pF
R_{IO}	隔离电阻, 输入至输出 ⁽⁵⁾	$V_{IO} = 500V$, $T_A = 25^\circ C$	$\geq 10^{12}$	Ω
		$V_{IO} = 500V$, $100^\circ C \leq T_A \leq 125^\circ C$	$\geq 10^{11}$	
		$V_{IO} = 500V$, $T_S = 150^\circ C$	$\geq 10^9$	
	污染等级		2	
	气候类别		40/125/21	
UL 1577				
V_{ISO}	可承受的隔离电压	$V_{TEST} = V_{ISO} = 5000 V_{RMS}$, $t = 60s$ (鉴定测试), $V_{TEST} = 1.2 \times V_{ISO} = 6000 V_{RMS}$, $t = 1s$ (100% 生产测试)	5000	V_{RMS}

- (1) 根据应用特定的设备隔离标准应用爬电距离和电气间隙要求。务必使爬电距离和电气间隙一直符合电路板设计的要求, 以确保在印刷电路板 (PCB) 上安装的隔离器焊盘不会缩短这一距离。在某些情况下, PCB 上的爬电距离和电气间隙相等。可以借助 PCB 插槽和填角等技术增大这些规格值。
- (2) 在空气中进行测试, 以确定封装的浪涌抗扰度。
- (3) 在空气或油中执行测试, 以确定隔离栅的固有浪涌抗扰度。
- (4) 视在电荷是局部放电 (pd) 引起的电气放电。
- (5) 将隔离层每一侧的所有引脚都连在一起, 构成一个双引脚器件。

5.7 安全相关认证

VDE	UL	CQC
计划根据 DIN EN IEC 60747-17 (VDE 0884-17) 进行认证	计划根据 UL 1577 组件认证计划进行认证	计划根据 GB4943.1 进行认证
已计划代理资格	已计划代理资格	已计划代理资格

5.8 安全限值

参数		测试条件	最小值	典型值	最大值	单位
I_S	安全输入、输出或电源电流	$R_{\theta JA} = 73.6^\circ C/W$, $VCC = 5V$, $T_J = 150^\circ C$, $T_A = 25^\circ C$		59	mA	
		$R_{\theta JA} = 73.6^\circ C/W$, $VDD - VEE = 30V$, $T_J = 150^\circ C$, $T_A = 25^\circ C$		39		
P_S	安全输入、输出或总功率	$R_{\theta JA} = 73.6^\circ C/W$, $T_J = 150^\circ C$, $T_A = 25^\circ C$		900	mW	
T_S	最高安全温度 ⁽¹⁾			150	$^\circ C$	

- (1) 最高安全温度 T_S 与器件指定的最大结温 T_J 的值相同。 I_S 和 P_S 参数分别表示安全电流和安全功率。请勿超出 I_S 和 P_S 的最大限值。这些限值随环境温度 T_A 的变化而变化。“热性能信息”表中的结至空气热阻 R_{qJA} 所属器件安装在引线式表面贴装封装对应的高 K 测试板

上。可以使用这些公式计算每个参数的值： $T_J = T_A + R_{qJA} \times P$ ，其中 P 为器件中耗散的功率。 $T_{J(max)} = T_S = T_A + R_{qJA} \times P_S$ ，其中 $T_{J(max)}$ 为允许的最大结温。 $P_S = I_S \times V_I$ ，其中 V_I 为最大输入电源电压。

5.9 电气特性

$V_{CC} = 3.3V$ 或 $5.0V$ ，从 V_{CC} 到 GND $1\mu F$ 电容器， $V_{DD} - COM = 20V$ ， $18V$ 或 $15V$ ， $COM - VEE = 0V$ ， $5V$ 、 $8V$ 或 $15V$ ， $C_L = 100pF$ ， $-40^\circ C < T_J < 150^\circ C$ (除非另有说明) (1) (2)。

参数		测试条件	最小值	典型值	最大值	单位
输入级						
I_{FLH}	低至高输入正向电流阈值	$V_{DD} - V_{EE} = 15V$		1	2.7	mA
I_{F_HYS}	输入正向电流磁滞	$V_{DD} - V_{EE} = 15V$		0.3		mA
V_F	输入正向电压	$I_F = 10mA$	1.4	1.7	2	V
$\Delta V_F / \Delta T$	输入正向电压温度系数	$I_F = 10mA$		0.7		mV/°C
V_R	输入反向击穿电压	$I_R = 10 \mu A$	6			V
C_{IN}	输入电容	$f_s = 0.5 MHz$ ， $\pm 250 mV$		4		pF
电源静态电流						
I_{VCCQ}	VCC 静态电流	OUT = 高电平， $f_s = 0Hz$	1	2		mA
		OUT = 低电平， $f_s = 0Hz$	1	2		mA
I_{VDDQ}	VDD 静态电流	OUT = 高电平， $f_s = 0Hz$	1	2.3	4	mA
		OUT = 低电平， $f_s = 0Hz$	1	2.0	3	mA
I_{VEEQ}	VEE 静态电流	OUT = 高电平， $f_s = 0Hz$ ， $COM - VEE = 5V$		-1.8		mA
		OUT = 低电平， $f_s = 0Hz$ ， $COM - COM VEE = 5V$		-1.5		mA
电源保护						
$V_{VDD_UVLO_ON}$	VDD UVLO 上升阈值	$VDD - COM$	11.4	12	12.6	V
$V_{VDD_UVLO_OFF}$	VDD UVLO 下降阈值	$VDD - COM$	10.45	11	11.55	V
V_{VDD_HYST}	12V UVLO 的 VDD UVLO 磁滞			1.1		V
t_{VDDFIL}	VDD UVLO 抗尖峰脉冲时间			5		μs
$t_{VDD+ to OUT}$	VDD UVLO 导通延迟到输出高电平	IF(on) = 5mA	2	4.6	7	μs
$t_{VDD- to OUT}$	VDD UVLO 导通延迟到输出低电平			5.4	8.5	μs
栅极驱动器级						
I_{OUT}	峰值拉电流	$C_L = 0.22\mu F$ ， $f_s = 1kHz$		5		A
I_{OUT}	峰值灌电流	$C_L = 0.22\mu F$ ， $f_s = 1kHz$		5		A
R_{OUTH}	输出上拉电阻	$IOH = 1A$ ， $C_L = 220nF$ ， $F_{sw} = 1kHz$		0.7		Ω
R_{OUTL}	输出下拉电阻	$IOL = -1A$ ， $C_L = 220nF$ ， $F_{sw} = 1kHz$		0.7		Ω
有源下拉						
V_{OUTPD}	OUT 上的输出有源下拉	$I_{OUT} = 0.1 \times I_{OUT(typ)}$ ， $VDD = OPEN$ ， $VEE = COM$	1.4	2.0	2.5	V
内部米勒钳位						
V_{CLMPTH}	米勒钳位阈值电压	以 VEE 为基准	1.5	2.1	2.5	V
V_{CLMPI}	输出低钳位电压	$I_{CLMPI} = 20 mA$		16		mV
I_{CLMPI}	输出低钳位电流	$V_{CLMPI} = 0V$ ， $VEE = -2.5V$		2.3		A
R_{CLMPI}	米勒钳位下拉电阻	$I_{CLMPI} = 0.2A$		0.8		Ω
t_{DCLMPI}	米勒钳位导通延迟时间	$C_L = 1.8nF$		38	50	ns
短路钳位						
V_{OUT_CLMP}	$V_{OUT} - V_{DD}$	OUT = 高电平， $I_{OUT} = 500mA$ ， $t_{CLP} = 10\mu s$		0.8		V

5.9 电气特性 (续)

V_{CC} = 3.3V 或 5.0V, 从 V_{CC} 到 GND 1 μ F 电容器, V_{DD} - COM = 20V, 18V 或 15V, COM - V_{EE} = 0V, 5V、8V 或 15V, C_L = 100pF, -40°C < T_J < 150°C (除非另有说明) (1) (2)。

参数	测试条件	最小值	典型值	最大值	单位
DESAT 保护					
I _{CHG}	消隐电容器充电电流	V _{DESAT} = 2.0V	210	250	297 μ A
I _{DCHG}	消隐电容器放电电流	V _{DESAT} = 6.0V (针对 V _{DESATTH} > 6.5) V _{DESAT} = 5.0V (针对 V _{DESATTH} = 6.5)	25	40	mA
V _{DESATTH}	检测阈值		8.4	9	9.6 V
t _{DESATLEB}	前沿消隐时间		320	470	540 ns
t _{DESATFIL}	DESAT 抗尖峰脉冲滤波器		100	180	260 ns
t _{DESATOFF}	DESAT 到 OUT 90% 的传播延迟	V _{DESAT} > V _{DESATTH}		200	ns
t _{DESATFLT}	DESAT 到 FLT 低电平延迟			260	ns
软关断					
I _{STO}	内部软关断电流	V _{OUT} = 8V, C _L = 0.18 μ F, f _S = 1kHz		0.25	A
故障报告 (FLT)					
t _{FLT_RST}	器件复位后的故障标志清除时间	从 IF 上升到故障清除		60	ns
t _{FLTMUTE}	过流故障时的输出静音时间			22	us
R _{ODON}	漏极开路输出导通电阻			8.8	Ω
V _{FLT_OD}	漏极开路低输出电压	I _{ODON} = 5mA		0.15xV _C C	V
共模瞬态抗扰度					
CMTI	共模瞬态抗扰度(3)	V _{CM} = 1200V		300	V/ns

(1) 电流是指定端子的正输入、负输出。

(2) 所有电压均以 COM 为基准 (除非另有说明)

(3) 为了获得最佳 CMTI 性能, 建议在阳极引脚上使用单个电阻, 并将阴极引脚直接连接到 GND。

5.10 开关特性

V_{CC} = 5.0V, 从 V_{CC} 到 GND 1 μ F 电容器, V_{DD} - COM = 20V, 18V 或 15V, COM - V_{EE} = 3V, 5V 或 8V, C_L = 100pF, -40°C < T_J < 150°C (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
t _{PDLH}	传播延迟时间, 从低电平到高电平			150	ns
t _{PDHL}	传播延迟时间, 从低电平到高电平			150	ns
PWD	脉宽失真 (t _{PDHL} -t _{PDLH})			30	ns
t _{sk-pp}	器件间延迟	上升或下降传播延迟		30	ns
t _r	驱动器输出上升时间	C _L = 1.8nF		15	ns
t _f	驱动器输出下降时间	C _L = 1.8nF		15	ns
f _{MAX}	最大开关频率			1000	kHz

5.11 典型特性

OUT = 开路




图 5-1. 输出高驱动电流与温度




图 5-2. 输出低驱动器电流与温度间的关系




图 5-3. 传播延迟时间 t_{PDLH} 与温度间的关系




图 5-4. 传播延迟时间 t_{PDLH} 与温度间的关系





图 5-5. I_{VDDQ} 电源电流与输入频率间的关系




IN+ = 高电平 IN- = 低电平

图 5-6. I_{VDDQ} 电源电流与温度间的关系

5.11 典型特性 (续)

OUT = 开路



6 详细说明

6.1 概述

器件是一款具有保护和检测功能的先进隔离式栅极驱动器，专为与碳化硅 (SiC) MOSFET 和绝缘栅双极晶体管 (IGBT) 配合使用而设计。该器件能够基于 SiC MOSFET 和 IGBT 支持高达 1500V 的直流工作电压，适用于超过 10kW 的应用，包括电机驱动、车载和非车载电池充电器、光伏逆变器和其他大功率系统。

该器件具有通过磁隔离技术实现的电隔离，可在低压数字信号处理器/微控制器 (DSP/MCU) 和高压侧之间提供可靠且增强的隔离栅。该隔离技术使该器件能够支持高达 1.5kV 峰值的直流工作电压和高达 10kV 的峰值浪涌抗扰度。

该器件能够提供 $\pm 5A$ 的峰值灌电流和拉电流，使其能够直接驱动 SiC MOSFET 模块和 IGBT 模块，而无需额外的缓冲级。此外，该器件还可用于通过添加外部缓冲级来驱动功率更大的模块或并联模块。


该器件的输入侧与输出侧相隔离，具有基于磁隔离技术的增强型隔离栅。该器件强大的驱动强度可实现快速开关速度，并降低开关损耗，而其 300V/ns 的最小共模瞬态抗扰度 (CMTI) 可确保系统的可靠性，即使在高开关速度下也是如此。该器件具有较小的传播延迟和器件间偏移，能够尽可能地减小死区时间设置，从而减少导通损耗。

该器件包括广泛的保护和监控功能，旨在提高基于 SiC MOSFET 和 IGBT 的系统的可靠性和稳健性。这些特性包括适用于栅极电压 $\geq 15V$ 的开关的输出侧电源欠压锁定 (UVLO)，以及有源米勒钳位功能（可防止在快速开关期间由米勒电容造成假接通）。

该器件还具有最先进的去饱和 (DESAT) 检测功能，检测时间短，并具有向低压侧 DSP/MCU 报告故障的功能。发生 DESAT 故障时，器件会触发软关断，从而更大限度地减少短路能量并降低开关上的过冲电压。这些先进的保护和监控功能可确保基于 SiC MOSFET 和 IGBT 的系统可靠运行，同时更大限度地降低损坏或故障的风险。

6.2 功能方框图

功能方框图



6.3 特性说明

6.3.1 电源

输入侧电源 VCC 可支持 3V 至 5.5V 的宽电压范围，从而支持 3.3V 和 5V 控制器信号传输。

输出侧电源 VDD 至 VEE 可支持高达 30V 的宽电压范围。VDD 至 VEE 的最小电压将取决于所用 VDD UVLO 型号。该器件可支持单极或双极电源。相对于源极或发射极 COM 的负电源 VEE 通常用于避免相脚中的另一个开关在打开时误导通。由于 SiC MOSFET 具有快速开关速度，负电压对它很重要；在不使用有源米勒钳位时，负电压对于 IGBT 也很重要。VDD 由欠压比较器监控以确保有效运行。有关 VDD 欠压锁定保护的更多信息，请参阅节 6.3.2。

6.3.2 VDD 欠压锁定 (UVLO)

UCC23710 实现 UVLO 保护特性 VDD。当电源电压低于阈值电压时，驱动器输出保持低电平。一旦 $V_{DD-} > V_{VDD_UVLO_ON}$ ，驱动器输出将启用。UVLO 保护功能不仅可在低压电源条件下降低驱动器本身的功耗，还可提高功率级的效率。对于 SiC MOSFET 和 IGBT，导通电阻降低，而栅源电压或栅极-发射极电压升高。如果功率半导体以低 VDD 值导通，则导通损耗会显著增加，并可能导致热问题和功率级效率降低。

UVLO 保护块在输入端具有比较器阈值，并具有迟滞和抗尖峰脉冲滤波器，有助于提高电源的抗噪性能。在接通和关断开关瞬态期间，驱动器从电源中产生和吸收峰值瞬态电流，这可能会导致电源的突然压降。使用迟滞和 UVLO 抗尖峰脉冲滤波器时，内部 UVLO 保护模块将在正常开关瞬态期间忽略小噪声。

VCC 和 VDD 的 UVLO 保护功能的时序图如图 6-1 所示。




图 6-1. VDD 保护时序图

6.3.3 光学模拟输入

UCC23710 的输入级集成了一个通过阳极和阴极连接的二极管仿真器（二极管）。当通过向阳极施加相对于阴极的正电压来正向偏置仿真二极管时，正向电流 I_F 会流入仿真二极管。仿真二极管上的正向压降通常为 1.7V（典型值）。应当使用阳极上的外部电阻器来限制正向电流。当 IF 超过阈值电流 I_{FLH} （典型值为 1mA）时，高频信号通过隔离屏障传输，然后被接收器检测到，且 V_{OUT} 被驱动为高电平。仿真二极管的动态阻抗非常小 ($<1.0\Omega$)，仿真二极管正向压降的温度系数通常为 $0.7mV/^\circ C$ 。这可以在所有运行条件下实现出色的正向电流 I_F 稳定性。如果阳极电压降至 V_{F_HL} (0.8V) 以下或反向偏置，则栅极驱动器输出会驱动为低电平。正向电流建议范围为 5mA 至 20mA。

电子二极管的反向击穿电压大约为 6V。对于正常操作，允许高达 5V 的反向偏置。仿真二极管的大反向击穿电压让 UCC23710 在互锁架构下运行。系统设计人员可以灵活选择 3.3V 或 5.0V 信号源，以使用适当的输入电阻器驱动 UCC23710 的输入级。互锁架构可防止两个电子二极管同时“导通”，从而防止 IGBT 击穿。它还可确保如果两个 PWM 信号同时错误地卡在高电平（或低电平），则两个栅极驱动器输出将被驱动为低电平。

为了获得出色的抗噪性能，建议将限流电阻器连接到阳极。如果未使用，则阴极直接接地。




图 6-2. 互锁架构

6.3.4 驱动器级

该器件具有 $\pm 5A$ 的峰值驱动强度，适合大功率应用。高驱动强度可以直接驱动 SiC MOSFET 模块、IGBT 模块或并联分立式器件，而无需额外的缓冲级。该器件还可用于驱动功率更高的模块或者具有额外缓冲级的并联模块。无论 VDD 的值如何，峰值灌电流和拉电流都可以保持在 5A。该驱动器具有一项重要的安全功能，借助该功能，当输入引脚处于悬空状态时，OUT 保持在低电平状态。该驱动器如图 6-3 所示，通过使用固有自举栅极驱动实施 NMOS 上拉，实现轨到轨输出。在直流条件下，PMOS 用于保持 OUT 与 VDD 的连接，如图中所示。NMOS 具有低上拉阻抗，从而在导通瞬变期间可产生强驱动强度，从而缩短功率半导体的输入电容的充电时间。有关输入到输出时序图，请参阅图 6-4。




图 6-3. 栅极驱动器输出级




图 6-4. 输入到输出时序图

6.3.5 有源下拉

UCC23710 采用有源下拉特性，以确保在 VDD 开路时 OUT 引脚被钳位至 VEE。当 VDD 为开路时，OUT 引脚处于高阻态。但是，如果栅极驱动器外部的 OUTL 引脚上存在电压，该电压通过 R_a 驱动下拉 FET，并将下拉输出以防止器件导通，如图 6-5 所示。




图 6-5. 有源下拉

6.3.6 短路钳位

UCC23710 具有集成二极管，可防止 OUT 超过 VDD。短路钳位功能在电源开关短路条件下将驱动器输出端的电压钳位为略高于 VDD。钳位栅极电压会限制短路电流，并防止 IGBT 或 MOSFET 栅极发生过压击穿或性能下降。




图 6-6. 短路钳位

6.3.7 内部有源米勒钳位

UCC23710 具有有源米勒钳位功能，可添加额外的低阻抗路径，以防止驱动器处于关断状态时意外导通。在半桥应用中，功率半导体器件的体二极管可以导通，同时驱动器在死区时间内处于关断状态。当发生这种情况，并且相桥臂中的其他功率半导体器件导通时，漏源极或集电极到发射极电压将迅速增加，导致米勒电容上的 dV/dt 较高。如果由于外部关断电阻器和/或 PCB 布线较长而导致主关断路径不够强，这种高 dV/dt 会产生电流尖峰，从而为栅极电容充电并导致击穿。

内部有源米勒钳位功能提供内部强下拉 FET。当功率半导体器件的栅极电压低于米勒钳位阈值 V_{CLMPTH} 时，FET 导通。栅极电压通过 CLMPI 引脚来检测。图 6-7 中显示了一个简化的方框图，图 6-8 中显示了一个时序图。




图 6-7. 内部有源米勒钳位




图 6-8. 内部有源米勒钳位时序图

6.3.8 去饱和(DESAT) 保护

UCC23710 实现了快速过流和短路保护功能，可保护功率半导体器件在故障期间免受灾难性击穿的影响。DESAT 引脚阈值 $V_{DESATTH}$ 与功率半导体器件的源极或发射极 COM 有关。当驱动器处于关断状态时，DESAT 引脚由内部 MOSFET 下拉，以防止 DESAT 误触发。当驱动器处于导通状态时，内部电流源被激活，为外部电容器充电。UCC23710 在 OUT 切换至导通状态后具有内部前沿消隐时间，以避免在开关瞬态期间因噪声而误触发。当驱动器关断时，内部下拉 MOSFET 会使 DESAT 引脚的电压放电。图 6-9 展示了 DESAT 电路的简化方框图。图 6-10 中显示了 DESAT 故障、软关断、故障报告和故障复位的时序图。




图 6-9. DESAT 保护




图 6-10. 具有闭锁功能的软关断 DESAT 保护时序图

6.3.9 软关断(STO)

检测到 DESAT 故障时，UCC23710 会启动软关断 (STO) 以保护功率半导体器件。发生过流或短路事件时，STO 功能会缓慢地使栅极电压放电，以限制开关器件上由通道电流引起的高 di/dt 产生的过冲电压。需要在过冲电压和

短路能量之间进行权衡。关断速度必须足够慢，以便限制过冲电压，但关断时间不能过长，以免器件中的大能量耗散导致击穿。当检测到 DESAT 故障时，STO 电流会被灌入 OUT。图 6-10 展示了时序图。

6.3.10 故障(\overline{FLT}) 和复位

当通过 DESAT 引脚检测到故障时， \overline{FLT} 引脚为漏极开路，并且可在检测到故障时通过 DESAT 引脚向 DSP/MCU 报告故障信号。在检测到故障后， \overline{FLT} 引脚下拉至 GND，并保持低电平，直至器件复位。器件有一个故障静音时间 $t_{FLT MUTE}$ ，在该时间内器件不会复位。

要复位器件，器件必须在 $t_{FLT MUTE}$ 后看到从低电平到高电平的 PWM 输入转换。如果在静音时间结束前切换，器件不会复位。

图 6-10 展示了时序图。

6.4 器件功能模式

表 6-1 列出了器件功能。

表 6-1. 功能表

输入				输出		注释
VCC	VDD	IF	DESAT	FLT	OUT	
PU	PD	X	否	HiZ	LO	VDD UVLO
PU	PU	X	否	HiZ	LO	禁用
PU	开路	X	否	HiZ	HiZ	VDD 开路
PU	PU	LO	否	HiZ	LO	输入受控
PU	PU	HI	否	HiZ	HI	
PU	PU	LO	是	LO	STO	DESAT/OC 事件
PU	PU	HI	是	LO	STO	
PD	PU	HI	是	HiZ	STO	

PU = 上电 (电源大于 UVLO 上升阈值)；PD = 断电 (电源低于 UVLO 下降阈值)；X：不相关；HI = 输出高电平；LO = 输出低电平；HiZ = 高阻抗，STO = 软关断

7 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

7.1 应用信息

UCC23710 是一款单通道器件，旨在驱动电机控制、工业逆变器和开关模式电源等应用中的功率半导体器件，包括 MOSFET、IGBT 和 SiC MOSFET。该器件具有仿真二极管 (e-diode) 输入级，取代了标准光隔离式栅极驱动器中的传统 LED 输入级。

要激活仿真二极管，必须向阳极施加 5mA 到 20mA 范围内的正向电流 (I_F)。该正向电流将栅极驱动器输出驱动至高电平状态，从而启用功率 FET。但是，由于大多数微控制器 (MCU) 的电流驱动能力有限，因此 MCU 和器件输入级之间通常需要一个缓冲器。

缓冲器电源电压通常为 5V 或 3.3V，需要使用一个串联电阻 (R_{EXT}) 来限制流入仿真二极管的电流。选择理想 R_{S1} 值至关重要，因为选择该值时必须确保仿真二极管正向电流保持在 5mA 至 20mA 的建议范围内，同时还考虑电阻器容差、缓冲器电源电压容差和缓冲器的输出阻抗。

仿真二极管能够承受 25mA 的持续正向电流，其中正向压降 (V_f) 具有 1.4V 最小值至 2V 最大值的严格器件间变化。正向压降的温度系数低于 0.7mV/°C，正向偏置区域中仿真二极管的动态阻抗约为 1Ω。这些特性有助于仿真二极管正向电流的出色稳定性。电流驱动输入级可提供大功率电机驱动系统所需的出色抗噪性能，尤其是在 MCU 无法靠近隔离式栅极驱动器的情况下。UCC23710 提供 >300kV/us 的一流 CMTI 性能。

输出电源可以从外部配置为高达 30V 的单个隔离电源或隔离式双极电源，前提是正负电源电压之间的差值 ($V_{DD} - V_{EE}$) 不超过 30V。或者，只要系统采用以电源地端为基准的单个电源，就可以使用外部二极管和电容器自举输出电源。

7.2 典型应用




图 7-1. 典型应用原理图

7.2.1 设计要求

表 7-1 列出了观察 UCC23710 栅极驱动器输入和输出的建议条件。

表 7-1. UCC23710 设计要求

参数	值	单位
V_{DD}	15	V
I_F	10	mA
开关频率	10	kHz

7.2.2 详细设计过程

7.2.2.1 选择输入电阻器

输入电阻器可以限制正向偏置时流入仿真二极管的电流。阈值电流 I_{FLH} 的典型值为 1mA。建议的正向电流工作范围为 5mA 至 20mA (仿真二极管导通)。所有电气规格均可在此范围内得到保证。应选择电阻器，使得在典型工作条件下 I_F 为 10 mA。以下是会影响该电流确切值的因素的列表：

1. 电源电压 V_{SUP} 变化
2. 制造商的电阻容差及温度变化
3. 仿真二极管正向压降变化 ($I_F=10\text{mA}$, $V_F=1.7\text{V}$ 典型值、 1.4V 最小值、 2V 最大值，温度系数小于 $0.7\text{mV/}^{\circ}\text{C}$ ，动态阻抗小于 1Ω)

有关使用单个缓冲器和阳极电阻器组合来驱动 UCC23710 输入级的原理图，请参阅图 7-2。输入电阻器可以使用表 7-2 选择。为了获得出色的 CMTI 性能，请将阴极连接到地。




图 7-2. 使用一个缓冲器及阳极电阻器驱动输入级

表 7-2. 用于驱动输入级的 R_{EXT} 值

	R_{EXT} Ω		
配置	最小值	典型值	最大值
单个缓冲器和 R_{EXT}	115	312	757

7.2.2.2 栅极驱动器输出电阻器

外部栅极驱动器电阻器 $R_{G(ON)}$ 和 $R_{G(OFF)}$ 用于：

1. 限制寄生电感和电容引起的振铃。
2. 限制高电压/电流开关 dv/dt , di/dt 和体二极管反向恢复引起的振铃
3. 微调栅极驱动强度，即峰值灌电流和拉电流，以优化开关损耗
4. 降低电磁干扰 (EMI)

输出级具有上拉电阻，峰值拉电流为 5A。使用 [方程式 1](#) 来估算峰值源电流作为示例。

$$I_{OH} = \min \left[5A, \frac{V_{DD} - V_{GDF}}{(R_{OH} + R_{GON} + R_{GFET_INT})} \right] \quad (1)$$

其中

- R_{GON} 是外部导通电阻。
- R_{GFET_INT} 是功率晶体管内部栅极电阻（见于功率晶体管数据表）。在本示例中假设为 0Ω
- I_{OH} 是峰值拉电流，它是 5A、栅极驱动器峰值拉电流和根据栅极驱动回路电阻计算所得值中的最小值。
- V_{GDF} 是与 R_{GON} 和 R_{GOFF} 串联的每个二极管的正向压降。该示例的二极管压降为 0.7V。

在本示例中，峰值拉电流约为 1.15A，具体计算如 [方程式 2](#) 所示。

$$I_{OH} = \min \left[5A, \frac{15}{2.5\Omega + 10\Omega + 0\Omega} \right] = 1.2A \quad (2)$$

类似地，可以使用 [方程式 3](#) 来计算峰值灌电流。

$$I_{OL} = \min \left[5A, \frac{V_{DD} - V_{GDF}}{R_{OL} + R_{GON} + R_{GOFF} + R_{GFET_INT}} \right] \quad (3)$$

其中

- R_{GOFF} 是外部关断电阻。
- I_{OL} 是峰值灌电流，它是 5A、栅极驱动器峰值灌电流和根据栅极驱动回路电阻计算所得值中的最小值。

在本示例中，峰值灌电流是 5A 和 [方程式 4](#) 中的最小值。

$$I_{OL} = \min \left[5A, \frac{15 - 0.7}{0.7\Omega + 10\Omega + 10\Omega + 0\Omega} \right] = 2.51A \quad (4)$$

[图 7-1](#) 中所示与 R_{GOFF} 串联的二极管确保栅极驱动电流在导通和关断期间分别流经预期路径。请注意，二极管正向压降会降低电源开关栅极上的电压电平。要实现轨到轨栅极电压电平，请在 V_{OUT} 引脚与电源开关栅极之间添加一个电阻器，其电阻值约为 R_{GOFF} 的 20 倍。对于本节中所述的示例，100Ω 至 200Ω 是不错的选择。

备注

估算的峰值电流也受到 PCB 布局和负载电容的影响。栅极驱动器环路中的寄生电感可以减慢峰值栅极驱动电流并导致过冲和下冲。因此，TI 强烈建议尽可能地缩小栅极驱动器环路。相反，当功率晶体管的输入电容非常小（通常小于 1nF）时，峰值拉电流和灌电流取决于环路寄生效应，因为上升和下降时间太短，接近于寄生振铃周期。

7.2.2.3 \overline{FLT} 输出

\overline{FLT} 引脚为开漏输出。5-kΩ 电阻器可用作 \overline{FLT} 引脚的上拉电阻器。

为了提高针对寄生耦合和共模噪声的抗噪性能，可以在 \overline{FLT} 引脚和微控制器之间添加一个低通滤波器。可添加一个介于 100pF 至 300pF 之间的滤波电容器。

7.2.2.4 估算栅极驱动器功率损耗

栅极驱动器子系统中的总损耗 P_G 包括 UCC23710 器件的功率损耗 (P_{GD}) 和外围电路中的功率损耗，例如外部栅极驱动电阻器。

P_{GD} 值是关键功率损耗值，能决定 UCC23710 的热安全相关限值，可以通过计算若干分量产生的损耗来对其进行估算。

第一个分量是静态功率损耗 P_{GDQ} ，其中包括输入级中耗散的功率 (P_{GDQ_IN}) 以及在无负载时以特定开关频率工作时输出级中耗散的静态功率 (P_{GDQ_OUT})。 P_{GDQ_IN} 由 I_F 和 V_F 决定，[方程式 5](#) 给出了算法。 P_{GDQ_OUT} 参数在给定 V_{DD} 、开关频率和环境温度下没有负载连接到 V_{OUT} 引脚时在工作台上测量。在此示例中， V_{DD} 为 15V。PWM 开关频率为 10kHz 时电源上的电流测量为 $I_{DD} = 1.33mA$ 。因此，可以使用[方程式 6](#) 来计算 P_{GDQ_OUT} 。

$$P_{GDQ_IN} = \frac{1}{2} \times V_F \times I_F \quad (5)$$

$$P_{GDQ_OUT} = V_{DD} \times I_{DD} \quad (6)$$

栅极驱动器中耗散的总静态功率 (无任何负载电容) 由[方程式 5](#) 与[方程式 6](#) 之和给出，如[方程式 7](#) 所示。

$$P_{GDQ} = P_{GDQ_IN} + P_{GDQ_OUT} = 9mW + 20mW = 29mW \quad (7)$$

第二个分量是开关操作损耗 P_{GDSW} ，此时具有给定的负载电容，驱动器在每个开关周期中对其进行充电和放电。使用[方程式 8](#) 来计算负载开关产生的总动态损耗 P_{GSW} 。

$$P_{GSW} = V_{DD} \times Q_G \times f_{SW} \quad (8)$$

其中

- Q_G 是 V_{DD} 下功率晶体管的栅极电荷。

因此，在本应用示例中，负载开关产生的总动态损耗约为 18mW，具体计算如[方程式 9](#) 所示。

$$P_{GSW} = 15V \times 120nC \times 10kHz = 18mW \quad (9)$$

Q_G 表示功率晶体管在以 50A 的电流和 520V 的电压进行开关时的总栅极电荷，该电荷随测试条件的变化而变化。输出级上的 UCC23710 栅极驱动器损耗 P_{GDO} 是 P_{GSW} 的一部分。如果外部栅极驱动器电阻和功率晶体管内部电阻为 0Ω ，则 P_{GDO} 等于 P_{GSW} ，所有栅极驱动器损耗会在 UCC23710 内耗散。如果存在外部导通和关断电阻，则总损耗将分布在栅极驱动器上拉/下拉电阻、外部栅极电阻和功率晶体管内部电阻之间。重要的是，如果拉电流/灌电流未达到 5A/5A 饱和值，则上拉/下拉电阻是线性的固定电阻，然而，如果拉电流/灌电流达到饱和，它将是非线性的。因此， P_{GDO} 在这两种情形下是不同的。

案例 1 - 线性上拉/下拉电阻器：

$$P_{GDO} = \frac{P_{GSW}}{2} \left[\frac{R_{OH}}{R_{OH} + R_{GON} + R_{GFET_int}} + \frac{R_{OL}}{R_{OL} + R_{GON} \left| R_{GOFF} + R_{GFET_int} \right|} \right] \quad (10)$$

在此设计示例中，所有预测的拉电流小于 5A，灌电流也小于 5A，因此，使用[方程式 10](#) 来估算 UCC23525 栅极驱动器损耗。

$$P_{GDO} = \frac{18mW}{2} \left[\frac{2.5\Omega}{2.5\Omega + 10\Omega + 0\Omega} + \frac{0.7\Omega}{0.7\Omega + 10\Omega \left| 10\Omega + 0\Omega \right|} \right] \quad (11)$$

案例 2 - 非线性上拉/下拉电阻器：

$$P_{GDO} = f_{SW} \times \left[\int_0^{T_{R_Sys}} 5A \times (V_{DD} - V_{OUT}(t)) dt + \int_0^{T_{F_Sys}} 5A \times V_{OUT}(t) dt \right] \quad (12)$$

其中

- $V_{OUT(t)}$ 是导通和关断期间的栅极驱动器 OUT 引脚电压。在输出饱和一段时间的情况下，该值可以简化为恒流源 (在导通时为 5A，关断时为 5A)，对负载电容器进行充电或放电。因此， $V_{OUT(t)}$ 波形将是线性的，可以轻松地预测 T_{R_Sys} 和 T_{F_Sys} 。

对于某些情形，如果只有一个上拉或下拉电路饱和，而另一个不饱和，则 P_{GD0} 是情况 1 和情况 2 的组合，可以根据此处的说明轻松地识别上拉和下拉的方程。

可使用 [方程式 13](#) 计算 UCC23710 栅极驱动器中耗散的总栅极驱动器损耗， P_{GD} 。

$$P_{GD} = P_{GDQ} + P_{GD0} = 29\text{mW} + 2.9\text{mW} = 31.9\text{mW} \quad (13)$$

7.2.2.5 选择 V_{DD} 电容器

V_{DD} 的旁路电容器对于实现可靠的性能至关重要。TI 建议选择具有足够额定电压，温度系数和电容容差的低 ESR 和低 ESL，表面贴装型多层陶瓷电容器 (MLCC)。针对 C_{VDD} 电容器选择一个 50V、10 μF MLCC 和一个 50V、0.22 μF MLCC。如果偏置电源输出与 V_{CC} 引脚的距离相对较长，则应使用值大于 10 μF 且与 C_{VDD} 并联的钽或电解电容器。

备注

某些 MLCC 上的直流偏置会影响实际电容值。例如，当施加 15V_{DC} 的直流偏置时，测得 25V、1 μF X7R 电容器的电容仅为 500nF。

7.2.2.6 过流和短路保护

可以将标准去饱和电路应用于 DESAT 引脚。如果 DESAT 引脚的电压高于阈值 V_{DESAT} ，则启动软关断。故障将报告给 DSP/MCU 的输入侧。检测到故障后，输出会保持低电平，只能通过光耦仿真器输入中的正向电流复位。先进的过流和短路检测时间有助于确保 SiC MOSFET 及 IGBT 具有较短的关断时间。

如果未使用 DESAT 引脚，则必须将其连接到 COM 以避免误触发过流故障。

- 建议在去饱和电路中使用快速反向恢复高电压二极管。建议将一个电阻器同高压二极管串联以限制浪涌电流。
- 建议在 COM 和 DESAT 之间连接一个肖特基二极管，以防止负电压导致驱动器损坏。
- 建议在 COM 到 DESAT 之间使用齐纳二极管，以防止正电压导致驱动器损坏。

7.2.3 应用曲线



图 7-3. UCC23710 输入与输出行为间的关系

7.3 电源相关建议

在导通和关断开关瞬态期间，VDD 和 VEE 电源提供峰值拉电流和灌电流。较大的峰值电流可能会漏极 VDD 和 VEE 电压电平并导致电源上出现压降。为了稳定电源并确保可靠运行，建议在电源处使用一组去耦电容器。考虑到该器件具有 $\pm 5A$ 的峰值驱动强度并可以产生高 dV/dt ，建议在 VDD 与 COM、VEE 与 COM 之间使用一个 $1\mu F$ 旁路电容器。还建议 VCC-GND 和 VDD-COM 使用 $0.1\mu F$ 去耦帽来滤除高频噪声。去耦电容器必须具有低 ESR 和 ESL，以避免高频噪声，并应尽可能靠近 VCC、VDD 和 VEE 引脚放置，以防止 PCB 布局的系统寄生效应产生噪声耦合。

要对仿真二极管进行正向偏置，建议使用直接连接到阴极引脚的单个电阻，并将阴极引脚直接连接到 GND。

7.4 布局

7.4.1 布局指南

由于器件具有强大的驱动强度，因此在 PCB 设计中必须仔细考虑。下面是一些要点：

- 应对将驱动器放置在尽可能靠近功率半导体的位置，以减小 PCB 引线上栅极环路的寄生电感。
- 输入和输出电源的去耦电容器应当尽可能靠近电源引脚放置。每个开关瞬态下产生的峰值电流可能会导致 PCB 布线的寄生电感上出现高 di/dt 及电压尖峰。
- 驱动器 COM 引脚应连接至 SiC MOSFET 源极或 IGBT 发射极的开尔文连接。如果功率器件没有分离式开尔文源极或发射极，应将 COM 引脚尽可能靠近功率器件封装的源极或发射极端子连接，以将栅极环路与高功率开关环路分开。
- 在输入侧使用接地平面来屏蔽输入信号。输入信号会因为输出侧开关瞬态产生的高频噪声而失真。接地平面为返回电流提供低电感滤波器。

- 如果栅极驱动器用于低侧开关 (COM 引脚连接到直流母线负极) , 请在输出侧使用接地平面来屏蔽输出信号 , 使其免受开关节点产生的噪声的影响 ; 如果栅极驱动器用于高侧开关 (COM 引脚连接到开关节点) , 则不建议使用接地平面。
- 如果输出侧未使用接地平面 , 请将 DESAT 和 AIN 接地环路的返回路径与具有较大峰值拉电流和灌电流的栅极环路接地分开。
- 栅极驱动器下方不允许有 PCB 布线或覆铜。建议使用 PCB 切口 , 以避免输入和输出侧之间的任何噪声耦合 , 从而避免污染隔离栅。

7.4.2 布局示例




图 7-4. 布局示例

8 器件和文档支持

8.1 器件支持

8.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

8.2 文档支持

8.2.1 相关文档

请参阅以下相关文档：

- [隔离相关术语](#)

8.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击[通知](#)进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.4 支持资源

[TI E2E™ 中文支持论坛](#)是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

8.5 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
2025 年 12 月	*	初始发行版

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
UCC23710BDWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	-	NIPDAU	Level-2-260C-1 YEAR	-	UCC23710B

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

GENERIC PACKAGE VIEW


DW 16

SOIC - 2.65 mm max height

7.5 x 10.3, 1.27 mm pitch

SMALL OUTLINE INTEGRATED CIRCUIT

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224780/A

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月