

TPSM656x0 采用增强型 HotRod™ QFN 封装、高密度、3V 至 65V 输入、1V 至 24V 输出、3A、2A、1A 同步直流/直流降压电源模块

1 特性

- 功能安全型
 - 可提供用于功能安全系统设计的文档
- 多功能同步降压直流/直流模块
 - 集成 MOSFET、电感器、电容器和控制器
 - 3V 到 65V 的宽输入电压范围
 - 40ns 低最短导通时间可在 2.2MHz 上实现 36V 至 3.3V 的转换
 - -40°C 至 150°C 的结温范围
 - 具有非屏蔽电感器的 5.80mm × 5.20mm × 2.93mm 增强型 HotRod™ QFN 封装
 - 可通过引脚配置 400kHz 和 2.2MHz
- 在整个负载范围内具有超高效率
 - 24VIN、5VOUT、400kHz 时峰值效率 > 92%
 - 2.1µA 典型 PFM 空载输入电流
- ZEN 1 开关技术
 - 针对超低 EMI 要求进行了优化
 - 有助于符合 CISPR 32 B 类标准
 - 通过模式引脚可配置 ±5% 或 ±10% 双随机展频，可降低峰值发射
 - 具有对称引脚排列的增强型 HotRod QFN 封装
 - 频率可在 300kHz 至 2.2MHz 之间调整
 - 集成 VIN、VCC、BOOT 电容器
 - 引脚可配置自动或 FPWM 运行
- 输出电压和电流选项
 - 3.3V 或 5V 的 VOUT 固定输出型号
 - 可调输出电压范围为 1V 至 24V
 - 3A、2A 和 1A 输出电流选项
- 固有保护特性，可实现稳健设计
 - 精密使能输入和开漏电源良好指示器（用于时序、控制和 VIN UVLO）
 - 过流和热关断保护
- 使用 TPSM656x0 和 WEBENCH® Power Designer 创建定制设计方案

2 应用

- 工业运输系统
- 工厂自动化和控制系统
- 医疗成像系统
- 测试和测量系统
- 航天和国防
- 楼宇自动化
- 电力输送
- 机器人

3 说明

TPSM656x0 系列包括 3A、2A 和 1A、65V（耐受 70V）的输入同步降压直流/直流电源模块，它在紧凑且易于使用的 5.8mm × 5.2mm × 2.93mm 的 19 引脚增强型 HotRod QFN 封装中整合了功率 MOSFET、集成电感器和无源元件。TPSM656x0 具有可通过引脚选择的 3.3V 和 5V 固定输出电压以及 1V 到 24V 的可调输出电压，采用 ZEN 1 技术设计，旨在快速、轻松地实现小尺寸 PCB 的低 EMI 设计。该模块仅需输入和输出滤波电容器即可完成设计，并省去了设计过程中的磁性元件和补偿器件选择过程。可通过引脚选择的 ±5% 或 ±10% 双随机展频 (DRSS)，通过三角调制与假随机调制的组合显著降低峰值发射，同时保持超低的输出电压纹波。


器件信息

器件型号 ⁽³⁾	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TPSM65630、 TPSM65620、 TPSM65610	VCG (QFN-FCMOD , 19)	5.2mm × 5.8mm

(1) 有关更多信息，请参阅 [节 11](#)。

(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。

(3) 请参阅 [器件比较表](#)。



简化版原理图



本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

尽管针对空间受限型应用采用了简易的小尺寸设计，但 TPSM656x0 模块还提供了许多特性，可实现稳健的性能。电流模式控制架构，搭配 30ns 典型最短导通时间，可在高频下实现高转换比，同时提供快速瞬态响应以及出色的负载和线路调整。借助精密 EN 功能，可对器件启动和关断进行精确控制。开漏 PGOOD 输出提供了输出电压状态的真实指示。TPSM656x0 包括精准的过流和温度保护，使 TPSM656x0 成为各种应用供电的出色器件。MODE/SYNC 引脚可实现从 FPWM 到 AUTO 模式的无缝转换，空载待机静态电流 2.1 μA（典型值），从而确保在整个负载电流范围内的高效率和出色的瞬态响应。

内容

1 特性	1	8 应用和实施	25
2 应用	1	8.1 应用信息	25
3 说明	1	8.2 典型应用	26
4 器件比较表	4	8.3 最佳设计实践	34
5 引脚配置和功能	5	8.4 电源相关建议	34
6 规格	7	8.5 布局	34
6.1 绝对最大额定值	7	9 器件和文档支持	37
6.2 ESD 等级	7	9.1 器件支持	37
6.3 建议运行条件	7	9.2 文档支持	37
6.4 热性能信息	8	9.3 接收文档更新通知	37
6.5 电气特性	8	9.4 支持资源	37
6.6 典型特性	11	9.5 商标	37
7 详细说明	13	9.6 静电放电警告	38
7.1 概述	13	9.7 术语表	38
7.2 功能方框图	14	10 修订历史记录	38
7.3 特性描述	15	11 机械、封装和可订购信息	39
7.4 器件功能模式	22		

4 器件比较表

可订购器件型号	电流	展频
TPSM65630SVCGR	3A	是
TPSM65630VCGR	3A	否
TPSM65620SVCGR	2A	是
TPSM65610SVCGR	1A	是

5 引脚配置和功能




图 5-1.19 引脚 VCG、QFN-FCMOD 封装 (顶视图)

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
FB	1	A	反馈配置引脚。连接到 GND 以配置 3.3V 固定输出电压。连接到 VCC 以配置 5V 固定输出电压。将此引脚连接到反馈分压器以提供可调输出选项。调节阈值为 0.8V。
VOUT	2	O	输出电压。此引脚连接到内部输出电感器。将该引脚连接到输出负载，并在该引脚和 PGND 之间连接外部输出电容器。
MODE/SYNC	3	I/O	模式和同步输入引脚。连接到 GND，或将引脚驱动为低电平以在自动模式下运行。连接到 VCC，或将引脚驱动为高电平，或发送同步时钟信号以在 FPWM 模式下运行。当与外部时钟同步时，使用 RT 引脚将内部频率设置为接近同步频率。
RT	4	I/O	开关频率编程引脚。将该引脚连接到 VCC 以实现 400KHz 运行，或连接到 GND 以实现 2.2MHz 运行。通过一个电阻器将该引脚接地，以将开关频率设置在 300kHz 和 2200kHz 之间。不能悬空。
EN/UVLO	5	P	精密使能引脚。高电平 = 开启，低电平 = 关闭。该引脚可直接连接至 VIN。该输入端的精密阈值可用作可调节 UVLO。不能悬空。
NC	6	—	无连接引脚。保持悬空。
NC	7	—	无连接引脚。保持悬空。
PGND1	8	G	低侧 MOSFET 的电源地。连接到系统地。在该引脚和 VIN1 之间连接一个或多个优质旁路电容器。
VIN1	9	P	到稳压器的输入电源。将优质旁路电容器从该引脚连接到 PGND1。提供到 VIN2 的低阻抗连接。
SW	10	P	电源模块开关节点。请勿在此引脚上放置任何外部元件或连接到任何信号。必须将这些引脚上的覆铜量保持在最小，以防止出现噪声和 EMI 问题。
VIN2	11	P	到稳压器的输入电源。将优质旁路电容器从该引脚连接到 PGND2。提供到 VIN1 的低阻抗连接。
PGND2	12	G	内部低侧 MOSFET 的电源地。连接到系统地。在该引脚和 VIN2 之间连接优质旁路电容器。
BIAS	13	P	内部稳压器的输入端。如果配置为固定 VOUT，则将该引脚连接到 VOUT 节点以闭合控制环路。如果配置为可调 VOUT，则将该引脚连接到 VOUT 节点或 3.3V 至 30V 的外部辅助电源。如果未使用外部电源，则将该引脚连接到 GND。
VCC	14	P	内部 LDO 输出。用作内部控制电路的电源。不要将此引脚连接至任何外部负载。可用于逻辑上拉至控制或标志引脚。一个 2.2 μF 的电容器在内部从 VCC 连接到 AGND。
NC	15	—	无连接引脚。保持悬空。

表 5-1. 引脚功能 (续)

引脚		类型 ⁽¹⁾	说明
名称	编号		
PG	16	O	电源正常标志输出。开漏输出，如果 VOUT 超出指定的调节窗口，该输出会变为低电平。
GND	17、18	G	裸露的地焊盘。连接到 PCB 上的系统 GND。该引脚是芯片的主要散热路径。必须通过焊接到 PCB 上的 GND 覆铜将焊盘用于散热。采用示例电路板布局布线中所建议的尽可能多的散热过孔可确保实现更低的封装热阻和更高的热性能。
BOOT	19	P	内部高侧驱动器电路的自举引脚。一个 100nF 自举电容器在内部从此引脚连接至模块内的 SW，以提供自举电压。

(1) I = 输入，O = 输出，A = 模拟，P = 电源，G = 接地

6 规格

6.1 绝对最大额定值

在 -40°C 到 +150°C 的工作结温范围内测得 (除非另外说明) ⁽¹⁾

		最小值	最大值	单位
输入电压	VIN 至 PGND	-0.3	70	V
输入电压	EN/UVLO 至 PGND	-0.3	70	V
输入电压	RT 至 PGND	-0.3	70	V
输入电压	BIAS 至 PGND	-0.3	40	V
输入电压	MODE/CLKIN 至 PGND	-0.3	5.5	V
输入电压	FB 至 PGND	-0.3	5.5	V
输出电压	SW 到 PGND	-0.6	V_{IN}	V
输出电压	PG 至 PGND	-0.3	40	V
输出电压	BST 至 SW	-0.3	5.5	V
输出电压	VCC 至 PGND	-0.3	5.5	V
工作结温	T_J	-40	150	°C
贮存温度	T_{stg}	-65	150	°C

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±2000	V
$V_{(ESD)}$	静电放电	充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 ⁽²⁾	±500	V

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在 -40°C 到 +150°C 工作结温范围内测得 (除非另外说明)

		最小值	最大值	单位
输入电压	VIN	3	65	V
输入电压	EN	0	65	V
输入电压	BIAS , PG	0	30	V
输入电压	FB	0	5.5	V
输入电压	MODE/SYNC , RT	0	5.5	V
上拉电阻	$R_{PU(PG)}$	4		kΩ
上拉基准电压	$V_{PU(PG)}$	0.8	30	V
输出电压	VOUT	1	24	V
工作结温	T_J	-40	150	°C

6.4 热性能信息

热指标 ⁽¹⁾		器件	单位
		VCG (QFN-FCMOD)	
		19 引脚	
R _{θ_JA}	结至环境热阻 ⁽³⁾	24.2	°C/W
R _{θ_JA}	结至环境热阻 (JESD 51-7) ⁽²⁾	35.3	°C/W
R _{θ_JC(top)}	结至外壳 (顶部) 热阻	24.5	°C/W
R _{θ_JB}	结至电路板热阻	14	°C/W
Ψ _{JT}	结至顶部特征参数	0.5	°C/W
Ψ _{JB}	结至电路板特征参数	13.9	°C/W
R _{θ_JC(bot)}	结至外壳 (底部) 热阻	6.8	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册

(2) 此表中给出的 R_{θ_JA} 值仅用于与其他封装的比较，不能用于设计目的。这些值是根据 JESD 51-7 计算的，并在 4 层 JEDEC 板上进行了仿真。热参数并不代表在实际应用中获得的性能。例如，EVM R_{θ_JA} = 24.2°C/W。有关设计信息，请参阅最高环境温度一节。

(3) 有关电路板布局布线和其他信息，请参阅 TPSM65630EVM 用户指南。有关热设计信息，请参阅最高环境温度一节。

6.5 电气特性

限值适用于推荐的 -40°C 至 +150°C 工作结温范围 (T_J) (除非另外说明)。最小和最大限制经过测试、设计和统计相关性分析确定。典型值表示 T_J = 25°C 条件下最有可能达到的参数标准，仅供参考。除非另有说明，以下条件适用：V_{IN} = 13.5V，V_{EN} = V_{IN}，V_{OUT} = 3.3V，f_{SW} = 2.2MHz

参数	测试条件	最小值	典型值	最大值	单位
电源 (VIN 引脚)					
V _{IN_UVLO_R}	VIN UVLO 上升阈值	V _{IN} 上升 (启动所需)，I _{VCC} = 0A	3.25	3.5	3.65
V _{IN_UVLO_H}	VIN UVLO 迟滞		0.9		V
I _{Q_SD}	V _{IN} 关断电源电流	V _{EN} = 0V, T _J = 25°C		0.85	μA
I _{VIN}	VIN 引脚输入电流，无开关	V _{BIAS} = 3.3V + 2%	0.83		μA
I _{BIAS(FIX-3.3V)}	BIAS 引脚输入电流，固定 3.3V 输出，无开关	V _{BIAS} = 3.3V + 2%，启用自动模式		8.0	μA
I _{Q(FIX-3.3V)}	总 V _{IN} 静态电流，固定 3.3V 输出，无开关	V _{IN} = 24V, V _{BIAS} = 3.3V + 2%，T _J = 25°C，启用自动模式	2.1	3.5	μA
		T _J = 125°C		3.4	μA
I _{BIAS(ADJ-3.3V)}	BIAS 引脚输入电流，可调 3.3V 输出，无开关	V _{FB} = 0.8V + 2%，自动模式	6.5		μA
I _{Q(ADJ-3.3V)}	总 V _{IN} 静态电流，可调 3.3V 输出，无开关	V _{IN} = 24.0V, V _{FB} = 0.8V + 2%，自动模式	2.5		μA
使能 (EN 引脚)					
V _{EN_TH_R}	使能电压上升阈值	V _{EN} 上升	1.15	1.25	1.35
V _{EN_TH_F}	使能输入低阈值	V _{EN} 下降	0.9	1	1.1
V _{EN_HYS}	启用电压迟滞		250		mV
I _{EN_LKG}	使能输入漏电流	V _{EN} = V _{IN}	0.2	1.0	μA
内部 LDO (VCC 引脚)					
V _{VCC}	内部 LDO 输出电压	3.4V ≤ V _{IN} ≤ 65V, V _{BIAS} = 0V	3.35		V
		3.4V ≤ V _{BIAS} ≤ 30V	3.35		V
V _{VCC_UVLO_R}	VCC UVLO 上升阈值	VCC 上升欠压阈值，I _{VCC} = 0A	3.20	3.50	3.65
V _{VCC_UVLO_H}	VCC UVLO 迟滞	迟滞低于 V _{VCC_UVLO_R}	0.9		V
电压基准 (FB 引脚)					
V _{FB}	内部反馈基准电压	FPWM 模式	0.792	0.8	0.808

6.5 电气特性 (续)

限值适用于推荐的 -40°C 至 $+150^{\circ}\text{C}$ 工作结温范围 (T_J) (除非另外说明)。最小和最大限制经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^{\circ}\text{C}$ 条件下最有可能达到的参数标准，仅供参考。除非另有说明，以下条件适用： $V_{IN} = 13.5\text{V}$ ， $V_{EN} = V_{IN}$ ， $V_{OUT} = 3.3\text{V}$ ， $f_{SW} = 2.2\text{MHz}$

参数	测试条件	最小值	典型值	最大值	单位
固定输出电压 (BIAS 引脚)					
$V_{OUT(3.3V)}$	3.3V 固定输出电压 FB 短接至 GND	3.265	3.3	3.333	V
$V_{OUT(5V)}$	5.0V 固定输出电压 FB 短接至 VCC	4.935	5	5.05	V
启动 (SS 引脚)					
t_{EN_HIGH}	使能高电平到开关延迟开始 $V_{FB} = V_{RT} = V_{MODE} = \text{GND}$, $V_{BIAS} = V_{OUT}$		3		ms
t_{SS}	内部固定软启动时间 从设定点的第一个 SW 脉冲到 90% V_{REF} 的时间	2.9	5.5	8.1	ms
电流限值和断续					
I_{HS-LIM}	高侧峰值电流限制，3A 版本 (TPSM65630)	占空比接近 0%。	3.9	4.8	A
I_{LS-LIM}	低侧谷值电流限值，3A 版本 (TPSM65630)	LS FET 上的谷值电流限制	3	3.9	4.4
$I_{L-PEAK-MIN}$	最小占空比下的最小峰值电感器电流，3A 版本 (TPSM65630)	$V_{VCC} = 3.3\text{V}$, $t_{pulse} \leqslant 100\text{ns}$, 自动模式	0.85	1.2	1.55
$I_{L-PEAK-MAX}$	最大占空比下的最小峰值电感器电流，3A 版本 (TPSM65630)	$V_{VCC} = 3.3\text{V}$, $t_{pulse} \geqslant 1\mu\text{s}$, 自动模式		0.48	A
I_{HS-LIM}	高侧峰值电流限制，2A 版本 (TPSM65620)	占空比接近 0%。	2.5	3.2	3.5
I_{LS-LIM}	低侧谷值电流限值，2A 版本 (TPSM65620)	LS FET 上的谷值电流限制	2	2.6	3.1
$I_{L-PEAK-MIN}$	最小占空比下的最小峰值电感器电流，2A 版本 (TPSM65620)	$V_{VCC} = 3.3\text{V}$, $t_{pulse} \leqslant 100\text{ns}$, 自动模式	0.35	0.75	1
$I_{L-PEAK-MAX}$	最大占空比下的最小峰值电感器电流，2A 版本 (TPSM65620)	$V_{VCC} = 3.3\text{V}$, $t_{pulse} \geqslant 1\mu\text{s}$, 自动模式		0.32	A
I_{HS-LIM}	高侧峰值电流限制，1A 版本 (TPSM65610)	占空比接近 0%。	1.6	2.46	2.71
I_{LS-LIM}	低侧谷值电流限值，1A 版本 (TPSM65610)	LS FET 上的谷值电流限制	1.25	1.8	2.25
$I_{L-PEAK-MIN}$	最小占空比下的最小峰值电感器电流，1A 版本 (TPSM65610)	$V_{VCC} = 3.3\text{V}$, $t_{pulse} \leqslant 100\text{ns}$, 自动模式	0.2	0.55	0.75
$I_{L-PEAK-MAX}$	最大占空比下的最小峰值电感器电流，1A 版本 (TPSM65610)	$V_{VCC} = 3.3\text{V}$, $t_{pulse} \geqslant 1\mu\text{s}$, 自动模式		0.22	A
$I_{LS-NEG-LIM}$	低侧负电流限值	LS FET 上的灌电流限值，FPWM 模式	-6	-4.3	-2.5
$I_{L-ZC-LIM}$	过零电流限值	$V_{VCC} = 3.3\text{V}$, 自动模式		45	mA
V_{HIC}	FB 引脚上的过流断续阈值	LS FET 导通时间 $> 165\text{ns}$, 不是在软启动期间		0.32	V
t_{HIC_DLY}	断续模式激活延迟			64	周期
t_{HIC}	断续模式持续时间			45	ms
电源正常 (PG 引脚)					
$V_{PG-OVP-R}$	PG 过压上升阈值	FB 电压 (可调) 或偏置电压 (固定) 百分比	103	105	107
$V_{PG-OVP-F}$	PG 过压下降阈值	FB 电压 (可调) 或偏置电压 (固定) 百分比	101	104	106
$V_{PG-UVP-R}$	PG 欠压上升阈值	FB 电压 (可调) 或偏置电压 (固定) 百分比	94	96	98
$V_{PG-UVP-F}$	PG 欠压下降阈值	FB 电压 (可调) 或偏置电压 (固定) 百分比	93	95	97
$t_{PG-DEGLITCH-F}$	PG 下降沿的抗尖峰脉冲滤波器延迟		55	122	175
$t_{PG-DEGLITCH-R}$	PG 上升沿的抗尖峰脉冲滤波器延迟		1.4	2	4.5
$V_{IN-PG-VALID}$	有效 PG 输出所需的最小 V_{IN}	$V_{OL(PG)} < 0.4\text{V}$, $R_{PU} = 50\text{k}\Omega$, $V_{PU} = 5\text{V}$		1.25	V
V_{OL-PG}	输出低电压	$I_{OL} = 1\text{mA}$, $V_{IN} = 1.2\text{V}$		0.4	V
R_{ON-PG}	PGOOD 导通电阻	$I_{PG} = 1\text{mA}$	40	125	Ω
同步 (MODE/SYNC 引脚)					
$V_{IH(MODE/CLKIN)}$	MODE/CLKIN 输入高电平阈值			1.3	V
$V_{IL(MODE/CLKIN)}$	MODE/CLKIN 输入低电平阈值		0.45		V
$f_{CLKIN-RANGE(FPWM)}$	针对设定 2.2MHz f_{SW} 的同步频率范围	$R_{RT} = 6.81\text{k}\Omega$, 1%	1.76	2.64	MHz

6.5 电气特性 (续)

限值适用于推荐的 -40°C 至 $+150^{\circ}\text{C}$ 工作结温范围 (T_J) (除非另外说明)。最小和最大限制经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^{\circ}\text{C}$ 条件下最有可能达到的参数标准,仅供参考。除非另有说明,以下条件适用: $V_{\text{IN}} = 13.5\text{V}$, $V_{\text{EN}} = V_{\text{IN}}$, $V_{\text{OUT}} = 3.3\text{V}$, $f_{\text{SW}} = 2.2\text{MHz}$

参数		测试条件	最小值	典型值	最大值	单位
$t_{\text{CLKIN(TON)}}$	外部同步信号的最小正脉冲宽度			80		ns
$t_{\text{CLKIN(TOFF)}}$	外部同步信号的最小负脉冲宽度			80		ns
$t_{\text{CLKIN-SW-DLY}}$	CLKIN 到 SW 延迟时间 ⁽¹⁾		-15		15	ns
双随机展频						
$\Delta f_{\text{SS1-LF}}$	低频三角展频调制范围 - 标准		8.5			%
$\Delta f_{\text{SS2-LF}}$	低频三角展频调制范围 - 扩展		17			%
$f_{\text{m1-LF}}$	三角调制频率 - 标准		7.2	12	16.8	kHz
$f_{\text{m2-LF}}$	三角调制频率 - 扩展		3.6	6	8.4	kHz
$\Delta f_{\text{SS-HF}}$	高频假随机展频调制范围		2.0			%
热关断						
T_{SD}	热关断 ⁽¹⁾	关断阈值	155	165	177	°C
		恢复阈值	156			°C

(1) 根据设计确定。

6.6 典型特性

除非另有说明，否则 $V_{IN} = 13.5V$ 。





图 6-1. 反馈电压



EN = 0V




图 6-3. 启用 UVLO




图 6-4. Vcc UVLO




图 6-5. f_{sw} 2.2MHz





图 6-6. f_{sw} 400kHz

6.6 典型特性 (续)



7 详细说明

7.1 概述

TPSM656x0 是一款简单易用的、高功率密度、同步降压直流/直流电源模块，可在 3V 到 65V (耐受 70V) 电源电压下工作。TPSM656x0 提供可通过引脚选择的 3.3V 和 5V 固定输出电压，或者也可以采用可调节输出配置。TPSM656x0 配有集成式电源控制器、电感器、MOSFET 和其他必备的元件，能够以非常小的设计尺寸提供高达 3A、2A 或 1A 的直流负载电流，并实现高效率和低输入静态电流。该器件便于实施，可让您灵活地按照目标应用来优化其使用。

电流模式控制架构，搭配 30ns 最短导通时间，可在高频下实现高转换比，提供快速瞬态响应以及出色的负载和线路调整。如果最短导通时间或最短关断时间不支持所需的转换比，则开关频率会自动降低。凭借这一特性，可在宽 V_{IN} 变化期间保持调整能力。

该器件旨在更大限度地降低最终产品成本并减小其尺寸，同时可在高性能工业环境中运行。通过使用 RT 引脚，可以将 TPSM656x0 设置为在固定 400kHz、固定 2.2MHz 或从 300kHz 到 2.2MHz 的可调模式下运行。集成补偿网络结合精确的电流限制方案，可更大限度地降低物料清单成本和减少元件数量。

TPSM656x0 采用低 EMI 设计。该器件包含以下特性：

- 可配置模式引脚 $\pm 5\%$ 或 $\pm 10\%$ 双随机展频 (DRSS) 跳频
- 对称引脚分配可更大限度减少寄生封装电感
- 在高于和低于 AM 无线电频带的频率范围内运行
- 可通过引脚配置自动或 FPWM 模式，并具有外部时钟同步功能


这些特性可以消除对屏蔽和其他成本高昂的 EMI 缓解措施的需求。

TPSM656x0 还包括保护功能，可满足稳健的系统要求：

- 用于电源轨时序控制和故障报告的开漏 PGOOD 指示器
- 具有迟滞功能的精密使能输入，可提供：
 - 可编程线路欠压锁定 (UVLO)
 - 远程开关功能
- 具有逐周期峰值和谷值电流限制的断续过流保护
- 具有自动恢复功能的热关断。

为了在可靠性敏感型环境中使用该器件，TPSM656x0 的封装具有更大的转角端子，可改进板级可靠性。

7.2 功能方框图



7.3 特性描述

7.3.1 输出电压选择

TPSM656x0 具有可通过引脚选择的固定输出电压或可调输出电压模式。在固定输出电压模式下，输出电压由 FB 引脚选择。将 FB 引脚连接到 GND 以选择固定的 3.3V 输出，或连接到 VCC 以获得固定的 5V 输出。选择固定输出电压模式时，BIAS 引脚直接连接到 VOUT。在该模式下，BIAS 引脚闭合稳压器的反馈环路并为内部偏置稳压器提供输入电源。由于内部 LDO 通过此引脚供电，因此在固定输出电压模式下无法绘制可靠的波特图，但可以在可调模式下进行此测量。如图 8-1 所示，将 BIAS 连接至 VOUT。

表 7-1. 输出电压选择

FB	VOUT
短接至 GND	3.3V
短接至 VCC	5V
连接到反馈电阻分压器 (图 7-1)	ADJ

在可调输出电压模式下，稳压器输出电压和 FB 引脚之间连接了一个分压器。电阻值是根据稳压器的所需输出电压和 0.8V 基准计算得出的。有关详细连接，请参阅图 7-1。




图 7-1. 设置可调版本的输出电压

根据所需的 R_{FBT} 值，使用 方程式 1 选择 R_{FBB} 的值。最佳实践是将 R_{FBT} 的值限制在 $100\text{k}\Omega$ 或更低。较大的电阻值容易受到 PCB 上由环境污染导致的漏电流的影响，这些漏电流可能会改变所需的输出电压。在不存在过多 PCB 漏电流的情况下，高达大约 $1\text{M}\Omega$ 的值可被用于减少空载电源电流。

$$R_{FBB} = R_{FBT} \times \frac{0.8}{V_{OUT} - 0.8} \quad (1)$$

在某些情况下，当使用可调节模式时，可使用前馈电容器来改善环路相位裕度或负载瞬态响应。最好在设计的初始基准评估期间根据经验选择 C_{FF} 的确切值。如果在开发期间的某个阶段需要，请在 PCB 布局中为该电容器留出一个占位符。

表 7-2. 标准 $R_{FBT/B}$ 值、建议 F_{SW} 和最小 C_{OUT}

V_{OUT} (V)	R_{FBT} ($\text{k}\Omega$)	R_{FBB} ($\text{k}\Omega$)	建议的 F_{SW} (kHz)	$C_{OUT(MIN)}$ (μF) (有效)
1.8	205	164	400	200
3.3	205	65.7	650	75
5	205	39	1000	40
12	205	14.7	1800	15
24	205	7	2200	10

7.3.2 EN 引脚和 V_{IN} UVLO 用途

启动和关断由 EN 输入控制。该输入具有精密阈值，允许使用外部分压器在需要时提供可调节输入欠压锁定 (UVLO)。施加大于 $V_{EN_TH_R}$ 的电压可完全启用器件，使器件进入启动模式并开始软启动周期。当 EN 输入低于 $V_{EN_TH_F}$ 时稳压器停止开关并进入关断模式，此时 V_{IN} 输入电流小于 $0.85 \mu A$ (最大值)。如果不需要此功能，EN 输入可以直接连接到 V_{IN} 。使能不得悬空，因为使能引脚悬空会关闭器件。各种 EN 阈值的值可在电气特性表中找到。




图 7-2. 使用 EN 引脚时的 V_{IN} UVLO

在某些情况下，需要一个与器件内部提供的输入 UVLO 电平不同的输入电平。该特性可用于特殊时序控制或防止因电源线过长而导致输入电压振荡。可以使用图 7-2 中所示的电路来实现外部 UVLO。器件导通时的输入电压被指定为 V_{ON} ，而关断电压为 V_{OFF} 。要保持精度，分压器中的电流必须大于流入 EN 输入端的电流 (I_{EN_LKG})。介于 $10k\Omega$ 和 $50k\Omega$ 之间的 R_{ENB} 值是合理的。然后，使用方程式 2 计算 R_{ENT} ，并使用方程式 3 计算 V_{OFF} 。

$$R_{ENT} = R_{ENB} \times \left(\frac{V_{ON}}{V_{EN_TH_R}} - 1 \right) \quad (2)$$

$$V_{OFF} = V_{ON} \times \left(\frac{V_{EN_TH_F}}{V_{EN_TH_R}} \right) \quad (3)$$

其中

- $V_{ON} = V_{IN}$ 导通电压
- $V_{OFF} = V_{IN}$ 关断电压

7.3.3 模式选择

MODE/SYNC 引脚是一个多功能引脚，用于配置运行模式，并用作外部同步信号的输入。如果该引脚接地或驱动至逻辑低电平，则转换器在自动模式下运行。如果该引脚连接到 VCC 、驱动至逻辑高电平或与外部时钟源同步，则转换器在 FPWM 模式下工作。

表 7-3. 模式选择



MODE/SYNC	模式	动态模式变化	展频
GND 短路或驱动为低电平	自动	启用	标准 $\pm 5\%$ DRSS
49.9k Ω 至 GND	FPWM	禁用	宽 $\pm 10\%$ DRSS
150k Ω 至 GND	自动	禁用	宽 $\pm 10\%$ DRSS
VCC 短路或驱动为高电平	FPWM	启用	标准 $\pm 5\%$ DRSS
同步信号	FPWM	启用	禁用

将器件从自动模式转换为 FPWM 模式需要将引脚从低电平驱动为高电平或发送同步信号。将器件从 FPWM 转换为自动模式需要将引脚从高电平驱动为低电平或停止发送同步信号。请注意，接地短路或上拉至 VCC 需要 $< 200\Omega$ 电阻器。TPSM65630VCGR 中的展频功能处于禁用状态。

7.3.3.1 MODE/SYNC 引脚用于同步

TPSM656x0 MODE/SYNC 引脚可用于将内部振荡器与外部时钟进行同步。内部振荡器可通过将正边沿耦合至引脚来实现同步。引脚上的耦合边沿电压必须超过 SYNC 振幅阈值 $V_{IH(SYNC)}$ ，才能触发内部同步脉冲检测器。最小 SYNC ON 脉冲和 OFF 脉冲持续时间必须分别长于 $t_{SYNC(TON-MIN)}$ 和 $t_{SYNC(TOFF-MIN)}$ 。TPSM656x0 开关操作可同步至频率为 300kHz 至 2.2MHz 的外部时钟。

请注意，只能在引脚检测之前或之后施加外部 SYNC 信号。如果在引脚检测期间施加，则无法检测到 SYNC 信号。



图 7-3. 允许使用 MODE/SYNC 引脚实现同步的典型实现方案


该图显示了检测同步信号所需的条件。

图 7-4. 典型 SYNC 波形

7.3.3.2 时钟锁定

检测到有效的同步信号后，就会启动时钟锁定程序。在大约 2048 个脉冲之后，时钟频率锁定为同步信号的频率。开关频率调整时，相位保持不变，因此默认频率下运行与同步频率下运行之间的时钟周期为中间长度。没有非常长或非常短的脉冲。频率调整后，相位会在几十个周期内进行调整，以便上升同步边沿与上升的 SW 节点脉冲相对应。请参阅下图。



在第 4 个脉冲上，检测到同步信号。在大约 2048 个脉冲之后，同步信号准备好进行同步，并使用无干扰技术调整频率，然后相位被锁定。

图 7-5. 同步过程

7.3.4 可调开关频率

RT 引脚是可配置的。此引脚可以连接到 VCC 以实现 400kHz 工作频率，可以接地以实现 2.2MHz 工作频率，也可以使用接地电阻设置可调节工作频率；请参阅表 7-4。请注意，如果电阻值超出建议范围，TPSM656x0 会恢复为 400kHz 或 2.2MHz。请勿向该引脚施加脉冲信号以强制同步。如果需要同步，请参阅节 7.3.3.1 中的 SYNC/MODE 引脚。通过在 RT 引脚和 GND 之间放置一个电阻器，可以在 300kHz 至 2200kHz 范围内对开关频率进行编程。请参阅方程式 4 和图 7-6。

$$R_T(k\Omega) = \frac{16.4}{f_{SW}(\text{MHz})} - 0.633 \quad (4)$$

例如，对于 $f_{SW} = 400\text{kHz}$ ， $R_T = 40.37\text{k}\Omega$ ，因此可选择 $40.2\text{k}\Omega$ 电阻器作为最接近的值。




图 7-6. 开关频率与 RT 间的关系

表 7-4. 开关频率设置

RT	开关频率
VCC	400kHz
GND	2200kHz
RT 电阻至 GND	300kHz 至 2200kHz
浮点	不能悬空

请注意，接地短路或上拉至 VCC 需要 $< 200\Omega$ 电阻器。

7.3.5 双随机展频(DRSS)

TPSM656x0 提供双随机展频 (DRSS) 功能，可在宽频率范围内降低电源的 EMI。DRSS 功能将低频三角调制曲线 (标准或宽) 与高频逐周期假随机调制曲线相结合。低频三角调制提高了较低射频频带中的性能，高频随机调制提高了较高射频频带中的性能。

低频三角调制曲线可通过引脚选择。标准低频调制曲线在 12kHz 调制频率的 $\pm 5\%$ 范围内扩展开关频率，而宽低频调制曲线在 6kHz 调制频率的 $\pm 10\%$ 范围内扩展开关频率。

展频通过将窄带信号转换为宽带信号，以将能量分散在多个频率上。行业标准要求针对不同的频段采用不同的频谱分析仪分辨率带宽 (RBW) 设置。RBW 对展频性能有影响。例如，CISPR-25 要求 150kHz 至 30MHz 频段具有 9kHz 的 RBW。当频率大于 30MHz 时，所需的 RBW 为 120kHz。DRSS 能够通过低频三角调制和高频逐周期假随机调制，同时提高高和低 RBW 条件下的 EMI 性能。在低频段 (150kHz – 30MHz) 中，DRSS 功能可将传导发射降低多达 15dB μ V，在高频段 (30MHz – 108MHz) 中可降低多达 5dB μ V。当外部时钟应用于 MODE / SYNC / 引脚时，DRSS 功能将被禁用。




图 7-7. 双随机展频实现

7.3.6 内部 LDO、VCC UVLO 和 BIAS 输入

TPSM656x0 具有一个由 VIN 或 BIAS 供电的 VCC 稳压器双路输入。在 TPSM656x0 处于运行状态后，如果 BIAS 低于约 3.1V，则电源来自 VIN。但是，如果 BIAS 大于 3.2V (最大值)，则电源来自 BIAS。大多数情况下，VCC 通常为 3.3V，但如果 VIN 非常低，则 VCC 可以更低。为了防止不安全运行，VCC 具有 UVLO，可在内部电压过低时防止进行开关操作。请参阅 [电气特性](#) 中的 $V_{CC-UVLO_R}$ 和 $V_{CC-UVLO_HYST}$ 。

7.3.7 自举电压 (BST 引脚)

当 HS 开关导通时，电源开关 (HS 开关) 的驱动器需要高于 VIN 的偏置。在 BST 和 SW 之间内部连接电容器作为电荷泵用于将 BST 端子上的电压升压到 (SW + VCC)。自举二极管集成在 TPSM656x0 芯片上，可更大程度地减小物理设计尺寸。

7.3.8 软启动和从压降中恢复

在使用 TPSM656x0 进行设计时，由于压降恢复和软启动而导致的输出电压上升放缓必须被视为单独的现象。软启动由以下任一条件触发：

- EN 用于打开器件。
- 从断续等待期恢复；请参阅 [节 7.3.9.3](#)。
- 由于过热保护而从关断状态恢复。
- 向 IC 的 VIN 施加电源或释放 VCC UVLO。

触发软启动后，IC 将执行以下操作：

- IC 用来调节输出电压的基准从零开始缓慢升高。最终结果是，如果输出电压先前为 0V，则 t_{SS} 将达到调节值的 90%。

- 工作模式设置为自动，从而激活二极管仿真。如果在输出端已存在电压，则此操作允许在不将输出电压拉低的情况下启动。
- 在软启动期间，断续模式处于禁用状态；请参阅节 7.3.9.3。

所有这些操作共同实现浪涌电流受限的受控启动。这些操作还允许使用输出电容器和负载条件，从而在启动期间达到电流限值而不会触发断续。此外，如果输出电压已经存在，则输出电压不会放电。

无论出于何种原因，只要输出电压下降超过几个百分点，输出电压就会重新缓慢上升。此操作是从压降条件中恢复，与软启动的区别主要体现在三个方面：


- 仅当输出电压低于设定点的 40% 时，才允许断续。请注意，压降调节期间会抑制断续。请参阅节 7.3.9.3。
- 从压降中恢复期间允许 FPWM 模式。如果输出电压突然被一个外部电源上拉，TPSM656x0 可在输出端下拉。请注意，正常运行期间提供的所有保护措施均可用，从而在输出对高电压或接地短路时保护器件。
- 基准电压设置为比实现当前输出电压所需的值高出大概 1%。基准电压并非从零开始。

尽管名称如此，但只要输出电压低于设定点几个百分点且持续时间足够长，从压降中恢复就会生效，以便：

- 占空比由最短导通时间控制或
- 器件在电流限值下运行。

此操作主要在以下条件下发生：

- 压降：当输入电压不足以生成所需的输出电压时。
- 严重程度不足以触发断续或持续时间过短而无法触发断续的过流。请参阅节 7.3.9.3。



无论是由于高负载还是低输入电压导致输出电压下降，一旦导致输出降至设定点以下的条件消除，输出就会以与启动期间相同的速度爬升。尽管不会由于压降而触发断续，但如果在恢复期间输出电压低于输出设定点的 0.4 倍且持续时间超过 128 个时钟周期，则原则上可以在恢复期间触发断续。

图 7-8. 从压降中恢复

7.3.9 安全功能

TPSM656x0 提供一套 安全功能：

- 具有输出欠压 (UV) 和过压 (OV) 保护功能的电源正常监视器
- 具有断续模式的过流和短路保护
- 热关断 (TSD)

7.3.9.1 电源正常监视器

TPSM656x0 包含电源正常功能，可简化系统中的电源时序和监控。电源正常功能可用于实现由 TPSM656x0 供电的下游电路、控制下游保护电路（如负载开关）或开启定序电源。该功能使用窗口比较器通过 FB 引脚监测输出电压，以实现可调的 V_{OUT} 配置，并通过 BIAS 引脚实现固定的 V_{OUT} 配置。当输出电压处于稳压状态时，电源正常输出 (PG) 会切换至高阻抗开漏状态。当输出电压超出设定电压的 $\pm 5\%$ 范围时，PG 引脚被驱动为低电平 ($< V_{OL(PG)}$)，警告系统输出过压或欠压情况。PG 下降沿上的 $114\mu s$ 抗尖峰脉冲滤波器可防止瞬变期间电源正常信号的误跳闸。当输出电压返回到调节窗口内时，PG 上升沿上的 $2ms$ 滤波器可为下游元件提供额外的处理时间。

TI 建议 PG 引脚与相关逻辑轨之间的 $100k\Omega$ 上拉电阻不大于 30V。软启动期间以及 TPSM656x0 被禁用时，PG 会置为低电平。

7.3.9.2 过流和短路保护

TPSM656x0 通过针对高侧和低侧 MOSFET 的逐周期电流限制在过流情况下得到保护。

高侧 MOSFET 过流保护是通过峰值电流模式控制的特性来实现的。当高侧开关在较短的消隐时间后导通时，将检测到高侧开关电流。在每个开关周期，将高侧开关电流与固定电流设定点的最小值，或与电压调节环路的输出减去斜率补偿之后的值进行比较。由于电压环路具有最大值并且斜率补偿随占空比增加，因此如果占空比高于 35%，高侧电流限值会随着占空比的增加而减小。

当低侧开关接通时，也会检测和监控流经的电流。与高侧 MOSFET 一样，电压控制环路会控制低侧 MOSFET 关断。对于低侧器件，即使振荡器正常启动一个新的开关周期，也会在超过电流限值时阻止关断。与高侧器件一样，关断电流的高低也受到限制。该限制称为低侧电流限制；有关具体值，请参阅 [电气特性](#)。如果超出 LS 电流限值，LS MOSFET 将保持导通状态，HS 开关不会导通。LS 开关在 LS 电流降至限值以下后关断。只要自 HS 器件上次导通后至少经过一个时钟周期 HS 开关就会再次导通。




图 7-9. 电流限值波形

高侧和低侧限流运行的最终影响是 IC 在迟滞控制下运行。由于电流波形假定值介于 I_{L-HS} 和 I_{L-LS} 之间，因此除非占空比非常高，否则输出电流接近这两个值的平均值。在电流限制下运行之后将使用迟滞控制，并且电流不会随着输出电压接近零而增加。

过载条件一旦消除，器件就会像在软启动中一样恢复；请参阅 [节 7.3.8](#)。请注意，如果输出电压降至预期输出电压的大约 0.4 倍以下，则会触发断续。

7.3.9.3 断续

在连续 128 个开关周期内满足以下条件时，TPSM656x0 会采用断续过流保护：

- 自软启动开始以来，经过了大于 t_{SS} 的时间；请参阅 [节 7.3.8](#)。
- 输出电压低于输出设定点的约 0.4 倍。
- 该器件不在定义为具有最短关断时间（受占空比控制）的压降模式下运行。

在断续模式下，器件会关断，并在 t_{HIC} 后尝试软启动。断续模式有助于在严重过流和短路情况下降低器件功耗。

7.3.9.4 热关断

当 IC 结温超过 165°C （典型值）且电源正常（PG）置为有效时，热关断通过关闭内部开关来限制总功率耗散。低于 155°C 时不会触发热关断。发生热关断后，迟滞会阻止器件开关，直到结温降至约 156°C 。当结温降至低于 156°C （典型值）时，TPSM656x0 会尝试软启动。

7.4 器件功能模式

7.4.1 关断模式

器件的 EN 引脚可提供电气开/关控制功能。当 EN 引脚电压低于 0.9V 时，稳压器和内部 LDO 均无输出电压，器件处于关断模式。在关断模式下，静态电流降至 0.85 μ A 以下。

7.4.2 工作模式

TPSM656x0 在以下情况下处于工作模式：

- EN 引脚电压高于 $V_{EN_TH_R}$ 。
- V_{IN} 高于 $V_{IN_UVLO_R}$ 。
- V_{IN} 足够高，能够满足 V_{IN} 最小工作输入电压要求。
- 不存在其他故障条件。

有关保护功能，请参阅节 7.3。使之工作的最简单方法是将 EN 连接至 VIN，这样可以在施加的输入电压超过最小 $V_{IN_OPERATE}$ 时实现自启动。

在工作模式下，根据负载电流、输入电压和输出电压，TPSM656x0 处于以下六种子模式之一：

- 连续导通模式 (CCM)，此时具有固定开关频率并在峰值电流模式下运行
- 不连续导通模式 (DCM)，此时处于自动模式，负载电流低于电感器电流纹波的一半。如果电流继续下降，器件将进入脉冲频率调制 (PFM) 模式，从而降低开关频率以保持稳压状态，同时降低开关损耗以在轻负载条件下实现更高的效率。
- 最短导通时间运行，此时 T_{ON_MIN} 不支持器件在所请求的低占空比下全频运行所需的导通时间
- 强制脉宽调制 (FPWM)，该模式与具有固定开关频率的 CCM 类似，但将固定工作频率范围从全频率扩展至空载
- 电流限制条件，其中输出电压保持在输出设定点的 0.4 倍以上
- 压降模式，此时开关频率降低，以更大程度地减小压降
- 从压降中恢复，该模式与其他工作模式类似，只是输出电压设定点逐渐上升，直到达到编程的设定点。

7.4.2.1 峰值电流模式运行

有关 TPSM656x0 的以下运行说明，请参阅节 7.2 和图 7-10 中的波形。两者都以变化的占空比 (D) 打开内部高侧 (HS) 和低侧 (LS) NMOS 开关，从而提供稳定的输出电压。在 HS 开关导通期间，SW 端子电压 V_{SW} 摆动至大约 V_{IN} ，电感器电流 i_L 以线性斜率增加。HS 开关由控制逻辑关闭。在 HS 开关关闭时间 t_{OFF} ，LS 开关打开。电感器电流通过 LS 开关放电，这会强制 V_{SW} 通过 LS 开关两端的压降摆动到地电位以下。稳压器环路调节占空比以保持恒定的输出电压。D 由 HS 开关在开关周期内的导通时间定义： $D = T_{ON} / (T_{ON} + T_{OFF})$ 。

在忽略损耗的理想降压转换器中，D 与输出电压成正比，与输入电压成反比： $D = V_{OUT}/V_{IN}$ 。




图 7-10. 连续导通模式 (CCM) 下的 SW 电压和电感器电流波形

为了获得精确的直流负载调整率，使用了电压反馈环路。通过检测峰值和谷值电感器电流，实现峰值电流模式控制和电流保护。当负载电平高于最小峰值电感器电流的一半时，稳压器以连续导通模式和恒定的开关频率运行。内部补偿稳压网络使用小型外部元件和低 ESR 电容器实现快速稳定的运行。

7.4.2.2 自动模式运行

TPSM656x0 在轻负载时有两种运行模式。一种称为自动模式运行，可在重负载和高效轻负载情况下实现正常电流模式运行之间的无缝转换。另一种行为称为 FPWM 模式，即使在空载时也能保持满频率。TPSM656x0 以哪种模式运行取决于 SYNC/MODE 引脚。当 SYNC/MODE 为高电平时，该器件处于 FPWM 模式。当 SYNC/MODE 为低电平时，该器件处于 PFM 模式。


在自动模式下，TPSM656x0 在负载低于大概 1/10 的额定最大输出电流时采用轻负载运行。轻负载运行采用两种技术来提高效率：

- 二极管仿真，支持 DCM 运行
- 频率折返

请注意，虽然这两个特性相互配合来实现出色的轻负载运行，但它们是彼此独立的。

7.4.2.2.1 二极管仿真

二极管仿真可防止反向电流通过电感器，这需要较低的频率来调节给定的固定峰值电感器电流。二极管仿真还会随着频率的降低而限制纹波电流。当峰值电感器电流低于 $I_{PEAK-MIN}$ 时，频率会降低。在峰值电流固定的情况下，随着输出电流降至零，频率必须降至接近零以保持稳定。



在自动模式下，在电感器电流接近零之后，低侧器件会关闭。因此，在输出电流小于 CCM 模式中电感器纹波的一半之后，该器件会以 DCM 模式运行。此操作相当于说正在运行二极管仿真。


图 7-11. PFM 操作

TPSM656x0 在自动模式下具有最小峰值电感器电流设置。话虽如此，电流在固定输入电压下降至低值后，导通时间恒定。然后，通过调整频率来实现稳压。这种工作模式称为 PFM 模式稳压。

7.4.2.3 FPWM 模式运行

与自动模式运行类似，会在轻负载运行期间使用 SYNC/MODE 引脚选择 FPWM 模式运行。

在 FPWM 模式下，频率在轻负载时保持不变。为了保持频率，允许有限的反向电流流过电感器。反向电流受反向电流限制电路限制。有关反向电流限制值，请参阅 [电气特性](#)。



即使 I_{OUT} 小于 I_{ripple} 的一半，也可以实现 FPWM 模式连续导通 (CCM)。

图 7-12. FPWM 模式运行

在 FPWM 模式下，如果输出电压足够高，即使在轻负载时也能实现最短导通时间，则频率降低仍然可用。这样可以在涉及上拉输出的故障期间实现良好的行为。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

TPSM656x0 直流/直流降压模块通常用于将较高的直流电压转换为较低的直流电压，最大输出电流为 1A、2A 或 3A。可按照以下设计过程为 TPSM656x0 选择元件。

备注

除非另有说明，否则以下应用信息中给出的所有电容值均指有效值。有效值定义为直流偏置和温度下的实际电容，而不是额定值或铭牌值。在整个过程中使用具有 X7R 或更好电介质的低 ESR 优质陶瓷电容器。除了正常的容差和温度影响外，所有高容值陶瓷电容器还具有大电压系数。在直流偏置下，电容会显著下降。在这方面，较大的外壳尺寸和较高的额定电压会更好。为了帮助减轻这些影响，可以并联多个电容器，以使最小有效电容达到所需值。此操作也可以降低单个电容器上的 RMS 电流要求。必须仔细研究任何电容器组的偏置和温度变化，以确保提供有效电容的最小值。

8.2 典型应用

图 8-1 展示了分别使用可调输出模式或固定输出模式时 TPSM656x0 的典型应用电路。该器件旨在各种外部元件和系统参数下正常工作。但是，针对特定的外部电感和输出电容设计了内部补偿。




图 8-1. 采用 TPSM656x0 的可调输出电压模式示例应用电路

表 8-1. 可调输出电压下的标准 $R_{FBT/B}$ 值、建议 f_{SW} 和最小 C_{OUT}

输出电压	$R_{FBT}(K\Omega)$	$R_{FB}(K\Omega)$	建议的 f_{SW} (KHZ)	$C_{OUT(MIN)}(\mu F)$ (有效)
1.8V	205	164	400	200
12V	205	14.7	1800	15
24V	205	7	2200	10

表 8-2. 固定输出电压下的标准 $R_{FBT/B}$ 值、建议 f_{SW} 和最小 C_{OUT}

输出电压	FB	建议的 f_{SW} (KHZ)	$C_{OUT(MIN)}(\mu F)$ (有效)
3.3V	短接至 GND	650	75
5V	VCC	1000	40

8.2.1 设计要求

以下示例根据表 8-3 中的规格提供了详细的设计过程。

表 8-3. 详细设计参数

设计参数	示例值
输入电压	24V (典型值)
输出电压	5V
最大输出电流	0A 至 3A
开关频率	400kHz

8.2.2 详细设计过程

以下设计过程适用于图 8-1 和表 8-3。

8.2.2.1 使用 WEBENCH® 工具创建定制设计方案

[点击此处](#)，使用 TPSM656x0 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

- 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
- 使用优化器表盘，优化该设计的关键参数，如效率、占用空间和成本。
- 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图，并罗列了实时价格和元件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 运行热性能仿真，了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的更多信息，请访问 www.ti.com/WEBENCH。

8.2.2.2 选择开关频率

选择开关频率时需权衡转换效率和整体设计尺寸。较低的开关频率意味着较小的开关损耗，通常会实现更高的系统效率。不过，较高的开关频率允许使用较小的电感器和输出电容器，因此得到的设计更加紧凑。在本应用示例中，选择的频率为 400kHz。在这种情况下，RT 引脚连接到 VCC 引脚。另请参阅节 7.3.4。

8.2.2.3 可调节或固定输出电压模式的 FB

此示例使用可调输出电压模式。必须在输出节点和 FB 引脚之间连接一个外部分压器，而 方程式 5 和 方程式 6 用于确定分压器值。

$$R_{FBB} = R_{FBT} \times \frac{0.8}{V_{OUT} - 0.8} \quad (5)$$

$$100k\Omega \geq R_{FBB} \parallel R_{FBT} \geq 4k\Omega \quad (6)$$

请注意，方程式 6 指出 R_{FBB} 和 R_{FBT} 的并联组合必须大于 $4k\Omega$ 且小于 $100k\Omega$ 。之所以需要此限制，是因为稳压器必须在启动序列期间可靠地检测 FB 引脚的状态，以正确设置输出电压模式。

因为该示例选择了可调输出电压模式，因此 $R_{FBT} = 205k\Omega$ 和 $R_{FBB} = 39k\Omega$ 的值同时满足 方程式 5 和 方程式 6。

另请参阅节 7.3.1。

8.2.2.4 输出电容器选型

TPSM656x0 器件的电流模式控制方案允许在宽输出电容范围内运行。输出电容器组通常受限于负载瞬态要求和稳定性，而不是输出电压纹波。通常，较高的输出电压和较高的开关频率需要较低的输出电容。此外，在使用可调输出电压模式时，可以使用 C_{FF} 电容器来优化环路性能。

实际上，输出电容器对瞬态响应和环路相位裕度的影响非常大。负载瞬态测试和波特图是验证任何给定设计的理想方法，必须始终在应用投入生产之前完成。除了所需的输出电容外，放置在输出端的小型陶瓷电容器还有助于降低高频噪声。 $1nF$ 至 $100nF$ 范围内的小外壳尺寸陶瓷电容器非常有助于减少由电感器和电路板寄生效应引起的输出尖峰。

输出电容最大值必须限制在设计值的 10 倍左右，或 $1000\mu F$ ，以较小者为准。较大的输出电容值会对稳压器的启动行为以及环路稳定性产生不利影响。如果必须使用大于此处注释的值，则必须仔细研究满载启动和环路稳定性。

此示例使用 $70\mu F$ 的输出电容。请记住，此值表示应用直流偏置降额和任何其他适用的电容容差后的值。表中显示的所有值都符合此陈述。可以使用任何具有 X7R 或更好电介质并在 5V 偏置电压下提供 $70\mu F$ 的陶瓷电容器或电容器组合。为了实现稳定的设计，必须将表中显示的值视为典型值。如上所述，可以通过测试应用来确定输出电容的最大和最小限值。

8.2.2.5 输入电容器选型

除了提供纹波电流并将开关噪声与其他电路隔离，陶瓷输入电容器还为稳压器提供低阻抗源。稳压器的输入端要求最小陶瓷电容为 $2 \times 4.7\mu F$ 。在封装的每一侧放置一个电容器，并直接连接到器件的 VIN 和 GND 引脚。必须至少为应用所需的最大输入电压设置该电容，该值最好为最大输入电压的两倍。可以增大该值以帮助降低输入电压纹波，并在负载瞬态期间保持输入电压。此外，必须在输入端尽可能靠近稳压器的位置放置一个高频旁路电容为 $2 \times 100nF$ 的陶瓷电容器。在封装的每一侧放置一个电容器，并直接连接到器件的 VIN 和 GND 引脚。此项要求为器件内部的控制电路提供了高频旁路。

在本例中，选择了 $2 \times 4.7\mu F$ 、100V、X7R（或更好）的陶瓷电容器。 $100nF$ 电容器必须也具有 100V 的额定电压，并且具有 X7R 电介质。

通常最好在输入端使用与陶瓷并联的电解电容器。如果使用长引线或布线将输入电源连接到稳压器，或者使用输入 EMI 滤波器，情况尤其如此。该电容器的中等 ESR 有助于抑制由输入端的任何电感引起的输入电源上的任何振铃。使用这个额外的电容器还有助于处理由具有异常高阻抗的输入电源引起的电压骤降。

8.2.2.6 C_{BOOT}

TPSM656x0 需要在 BOOT 引脚与 SW 引脚之间连接一个内部自举电容器。此电容器存储的能量用于为功率 MOSFET 的高侧栅极驱动器以及其他关键控制电路供电。

8.2.2.7 外部 UVLO

在某些情况下，需要一个与器件内部提供的输入 UVLO 电平不同的输入电平。可以使用图 8-2 中所示的电路来满足这种需求。导通电压指定为 V_{ON} ，而关断电压指定为 V_{OFF} 。首先， R_{ENT} 阻值在 $10k\Omega$ 至 $100k\Omega$ 的范围内选择，然后使用方程式 7 和方程式 8 计算 R_{ENT} 和 V_{OFF} 。




图 8-2. 外部 UVLO 应用的设置

$$R_{ENT} = R_{ENB} \times \left(\frac{V_{ON}}{V_{EN-H}} - 1 \right) \quad (7)$$

$$V_{OFF} = V_{EN-L} \times \left(\frac{V_{ON}}{V_{EN-H}} \right) \quad (8)$$

其中

- $V_{ON} = V_{IN}$ 导通电压
- $V_{OFF} = V_{IN}$ 关断电压

8.2.2.8 最高环境温度

与任何功率转换器件一样，该稳压器在运行时会消耗内部功率。这种功耗的影响是将转换器的内部温度升高到环境温度以上。内核温度 (T_J) 是环境温度、功率损耗以及器件的有效热阻 $R_{θJA}$ 和 PCB 组合的函数。TPSM656x0 的最高结温必须限制为 150°C。这会限制器件的最大功率耗散，从而限制负载电流。方程式 9 显示了重要参数之间的关系。较高的环境温度 (T_A) 和较大的 $R_{θJA}$ 值会降低最大可用输出电流。可以使用本数据表中提供的曲线来估算转换器效率。如果在其中某条曲线中找不到所需的运行条件，则可以使用内插来估算效率。或者，可以调整 EVM 以匹配所需的应用要求，并且可以直接测量效率。 $R_{θJA}$ 的正确值更难估计。如 [半导体和 IC 封装热指标应用手册](#) 中所述，热性能信息表中给出的值对于设计用途无效，不得用于估算应用的热性能。该表中报告的值是在实际应用中很少获得的一组特定条件下测量的。为 $R_{θJC(bott)}$ 和 $Ψ_{JT}$ 提供的数据在确定热性能时很有用。有关更多信息和本节末尾提供的资源，请参阅 [半导体和 IC 封装热指标应用手册](#)。

$$I_{OUTMAX} = \left(\frac{T_J - T_A}{R_{θJA}} \right) \times \left(\frac{\eta}{1-\eta} \right) \times \left(\frac{1}{V_{OUT}} \right) \quad (9)$$

其中

- η = 效率

有效 $R_{θJA}$ 是一个关键参数，取决于许多因素，例如：

- 功率耗散
- 空气温度，流量
- PCB 面积
- 铜散热器面积
- 封装下的散热过孔数量
- 相邻元件放置

用于该稳压器的高级封装使用裸片附接焊盘（或“散热焊盘”（DAP））提供一个焊接到 PCB 散热铜的位置。这种特性提供了从稳压器结到散热器的良好导热路径，并且必须正确焊接到 PCB 散热铜上。图 8-3 中提供了 $R_{θJA}$ 与铜面积关系的典型曲线。图中给出的铜面积对应于每层。顶层和底层为 2oz 覆铜，内层为 1oz。请记住，此图表中给出的数据仅用于说明目的，任何给定应用中的实际性能取决于前面提到的所有因素。作为一个数据点，LM65645EVM 的铜面积约为 58cm² 时， $R_{θJA}$ 约为 25°C/W。




图 8-3. 热阻与铜面积之间的关系










图 8-4. 负载电流降额

以下资源可用作理想热 PCB 设计和针对给定应用环境估算 $R_{\theta JA}$ 的指南：

- 热设计：学会洞察先机，不做事后诸葛 应用报告
- 外露焊盘封装实现理想热阻的电路板布局布线指南 应用报告
- 如何使用热指标正确评估结温 应用报告

8.2.3 应用曲线

除非另有说明，否则以下条件适用： $V_{IN} = 24V$, $T_A = 25^\circ C$ 。






图 8-11. 效率




图 8-12. 压降




图 8-13. 应用短路




图 8-14. 负载瞬态 (0 至 100%)




图 8-15. 负载瞬态 (50 至 100%)





图 8-16. 启动



8.3 最佳设计实践

- 请勿超出 **绝对最大额定值**。
- 请勿超出 **建议运行条件**。
- 请勿超出 **ESD 等级**。
- 请勿使 **EN** 输入悬空。
- 不要让输出电压超过输入电压，也不要低于地电平。
- 在将设计投入生产之前，请遵循此数据表中的所有指南和建议。TI 应用工程师随时乐意帮助您对设计和 PCB 布局进行评论，助力项目取得成功。

8.4 电源相关建议

输入电源的特性必须能够向负载稳压器提供所需的输入电流。可以使用 [方程式 10](#) 来估算平均输入电流。

$$I_{IN} = \frac{V_{IN}}{V_{OUT}} \times \frac{I_{OUT}}{\eta} \quad (10)$$

其中

η 是效率。

如果稳压器通过长导线或 PCB 布线连接到输入电源，则需要特别谨慎，以实现良好的性能。输入电缆的寄生电感和电阻可能会对稳压器的运行造成不良影响。寄生电感与低 ESR 陶瓷输入电容器相结合，可以构成一个欠阻尼谐振电路。此操作可能导致稳压器输入端出现过压瞬态或触发 UVLO。考虑在向输出端施加负载瞬态时，电源电压可能会下降，这取决于线束的寄生电阻和电感以及电源的特性。如果应用的工作电压接近最小输入电压，此下降会导致稳压器暂时关断并复位。解决这些问题的最佳方法是缩短输入电源与稳压器之间的距离。此外，将一个铝输入电容器与陶瓷电容器并联使用。此类电容器的中等 ESR 有助于抑制输入谐振电路并减少任何过冲或下冲。 $20\mu F$ 至 $100\mu F$ 范围内的值通常足以提供输入抑制，并有助于在大负载瞬变期间保持输入电压稳定。

有时，出于其他系统注意事项，在稳压器前面使用输入滤波器。除非经过精心设计，否则这样使用可能会导致不稳定以及上面提到的一些影响。用户指南 [AN-2162 轻松解决直流/直流转换器的传导 EMI 问题](#) 提供了一些为任何开关稳压器设计输入滤波器时的实用建议。

在某些情况下，稳压器的输入端使用瞬态电压抑制器 (TVS)。一类此器件具有迅速反向特性（晶闸管类型）。TI 不建议使用具有此类特性的器件。当 TVS 触发时，钳位电压降至非常低的值。如果该电压小于稳压器的输出电压，则输出电容器通过器件向输入端放电。这种不受控制的电流可能会损坏器件。

输入电压不得低于输出电压。在这种情况下（例如输入短路测试），输出电容器通过器件的 **VIN** 和 **SW** 引脚之间的内部寄生二极管放电。在这种情况下，电流会变得不受控制，从而可能损坏器件。如果认为这种情况很可能发生，则在输入电源和输出之间使用一个肖特基二极管。

8.5 布局

8.5.1 布局指南

任何直流/直流转换器的 PCB 布局对于实现设计的出色性能而言都至关重要。PCB 布局不良可能会破坏原本良好的原理图设计的运行效果。即使转换器正确调节，PCB 布局不良也意味着稳健的设计无法大规模生产。此外，稳压器的 EMI 性能在很大程度上取决于 PCB 布局。在降压转换器中，最关键的功能是由一个或多个输入电容器和电源地形成的环路，如 [图 8-19](#) 所示。该环路承载大瞬态电流，在布线电感的作用下可能产生大瞬态电压。这些不必要的瞬态电压会破坏转换器的正常运行。由于这种干扰，该环路中的布线必须宽且短，并且环路面积必须尽可能小以降低寄生电感。[节 8.5.2](#) 展示了 TPSM656x0 关键元件的建议布局。

- 将输入电容器尽可能靠近 **VIN** 引脚放置，并通过一条短宽布线接地。
- 应用 [TPSM65630SEVM](#) 中所示的对称输入电容器技术。
- 将反馈分压器尽可能靠近器件的 **FB** 引脚放置。将 R_{FBB} 、 R_{FBT} 和 C_{FF} （如果使用）在物理上靠近器件放置。与 **FB** 和 **GND** 的连接必须短且靠近器件上的这些引脚。到 **VOUT** 的连接可能会更长一些。但是，不得将这一条较长的布线布置在任何可能电容耦合到稳压器反馈路径的噪声源（例如 **SW** 节点）附近。

- 至少将其中一个中间层作为接地层。该层充当噪声屏蔽层，也充当散热路径。
- 将散热焊盘连接到接地层。B1QFN 封装具有可焊接到 PCB 接地平面的散热焊盘 (PAD) 连接。此焊盘用作散热器连接。该焊接连接的完整性直接影响应用的总有效 $R_{\theta JA}$ 。
- 为 V_{IN} 、 V_{OUT} 和 GND 提供宽平面。使这些路径尽可能宽和直接可减少转换器输入或输出路径上的任何电压降，并更大限度地提高效率。
- 提供足够大的 PCB 面积，以实现适当的散热。必须使铜面积足够大，以确保实现与最大负载电流和环境温度相称的低 $R_{\theta JA}$ 。使用 2 盎司（不少于 1 盎司）的铜制作 PCB 顶层和底层。对于 B1QFN 封装，使用从散热焊盘到 PCB 接地层其余部分的散热过孔以协助散热。如果 PCB 设计使用多个铜层（建议），则散热过孔也可以连接到内层散热接地平面。
- 保持较小的开关面积。请勿向开关引脚添加任何连接。必须尽可能地减小此节点的总面积，以帮助降低辐射 EMI。

有关其他重要指南，请参阅以下 PCB 布局资源：

- [AN-1149 开关电源布局指南应用手册](#)
- [AN-1229 SIMPLE SWITCHER® PCB 布局指南应用手册](#)
- [构建电源之布局注意事项研讨会](#)
- [使用 LM4360x 与 LM4600x 简化低辐射 EMI 布局应用手册](#)




图 8-19. 具有快速边沿的电流环路

8.5.1.1 接地及散热注意事项

如上所述，TI 建议使用一个中间层作为实心接地层。接地层可为敏感电路和布线屏蔽噪声，还可为控制电路提供低噪声基准电位。PGND 引脚直接连接到低侧 MOSFET 开关的源极，也直接连接到输入和输出电容器的接地端。PGND 网在开关频率下会产生噪声，会因负载变化而反弹。PGND 布线以及 V_{IN} 和 SW 布线应限制在接地层的一侧。接地层另一侧的噪声要少得多，必须用于敏感的布线。

系统接地层、顶层和底层的覆铜越厚，越利于散热。使用四层电路板，四层的铜厚（从顶层开始）依次为：2oz/1oz/1oz/2oz。具有足够铜厚度和适当布局布线的四层电路板可实现低电流传导阻抗、适当的屏蔽和较低的热阻。

8.5.2 布局示例




图 8-20. 布局示例

9 器件和文档支持

9.1 器件支持

9.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

9.1.2 开发支持

9.1.2.1 使用 WEBENCH® 工具创建定制设计方案

点击此处，使用 TPSM656x0 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 使用优化器表盘，优化该设计的关键参数，如效率、占用空间和成本。
3. 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图，并罗列了实时价格和元件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 运行热性能仿真，了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的更多信息，请访问 www.ti.com/WEBENCH。

9.2 文档支持

9.2.1 相关文档

欲查看相关文件，请参阅以下内容：

- 德州仪器 (TI)，[AN-2020 热设计：学会洞察先机，不做事后诸葛](#) 应用手册
- 德州仪器 (TI)，[AN-1520 外露焊盘封装实现最佳热阻性的电路板布局布线指南](#) 应用手册
- 德州仪器 (TI)，[如何使用热指标正确评估结温](#) 应用手册
- 德州仪器 (TI)，[AN-1149 开关电源布局指南](#) 应用手册
- 德州仪器 (TI)，[AN-1229 SIMPLE SWITCHER® PCB 布局指南](#) 应用手册
- 德州仪器 (TI)，[构建电源之布局注意事项研讨会](#)
- 德州仪器 (TI)，[使用 LM4360x 与 LM4600x 简化低辐射 EMI 布局](#) 应用手册
- 德州仪器 (TI)，[半导体和 IC 封装热指标](#) 应用手册

9.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击[通知](#)进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.4 支持资源

[TI E2E™ 中文支持论坛](#)是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

9.5 商标

HotRod™ and TI E2E™ are trademarks of Texas Instruments.

WEBENCH® is a registered trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

Changes from Revision * (July 2025) to Revision A (November 2025)	Page
• 将文档状态从“预告信息”更改为“量产数据”	1
• 将特性、电气特性表、特性说明、应用信息和设计要求表更新为量产数据规格	1

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPSM65630SVCGR	Active	Production	QFN-FCMOD (VCG) 19	1500 LARGE T&R	In-Work	NIPDAU	Level-2-250C-1 YEAR	-40 to 150	30S

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.


Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

PACKAGE OUTLINE

B1QFN - 3.14 mm max height

PLASTIC QUAD FLATPACK-NO LEAD



4230382/H 09/2025


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

B1QFN - 3.14 mm max height

PLASTIC QUAD FLATPACK-NO LEAD




NOTES: (continued)

3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
4. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

B1QFN - 3.14 mm max height

PLASTIC QUAD FLATPACK-NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 12X

4230382/H 09/2025

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#))、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026 , 德州仪器 (TI) 公司

最后更新日期 : 2025 年 10 月