


TPS62916E 具有集成式铁氧体磁珠滤波器补偿的 3V 至 17V、6A 低噪声和低纹波降压转换器

1 特性

- 低输出 $1/f$ 噪声 $< 20\mu\text{V}_{\text{RMS}}$ (100Hz 至 100kHz)
- 采用铁氧体磁珠后，低输出电压纹波 $< 10\mu\text{V}_{\text{RMS}}$
- 大于 65dB 的高 PSRR (高达 100kHz)
- 2.2MHz、1.4MHz 或 1MHz 定频峰值电流模式控制
- 可与外部时钟同步 (可选)
- 集成环路补偿支持铁氧体磁珠，适用于具有 30dB 衰减的二阶 L-C 滤波器 (可选)
- 展频调制 (可选)
- 输入电压范围为 3.0V 至 17V
- 0.8V 至 5.5V 输出电压范围
- $25\text{m}\Omega / 7\text{m}\Omega R_{\text{DSon}}$
- 整个温度范围内输出电压精度为 $\pm 1\%$
- 精密使能输入可实现
 - 用户定义的欠压锁定
 - 准确时序控制
- 可调软启动
- 电源正常状态输出
- 输出放电 (可选)
- 55°C 至 150°C 结温范围
- 间距为 0.5mm 的 $2.\text{xmm} \times 3.0\text{mm}$ QFN
- 使用 TPS62916E 并借助 WEBENCH® Power Designer 创建定制设计方案

2 应用

- 航电设备
- 智能弹药
- 加固型通信
- 医疗



输出噪声与频率间的关系

3 说明

TPS62916E 器件是一款高效低噪声和低纹波电流模式同步降压转换器。该器件适合通常可使用 LDO 实现后置稳压的噪声敏感型应用，例如高速 ADC、时钟和抖动清除器、串行器、解串器和雷达应用。

为了减小输出电压纹波，器件的环路补偿可与可选的第二级铁氧体磁珠 L-C 滤波器一起工作。通过用连接到 NR/SS 引脚的电容器过滤内部电压基准来进一步实现类似于低噪声 LDO 的低频噪声水平。这些特性相结合，可实现低于 $10\mu\text{V}_{\text{RMS}}$ 的输出电压纹波。


该器件在 2.2MHz、1.4MHz 或 1MHz 的固定开关频率下工作，并可与外部时钟同步。可选展频调制方案扩展了更宽范围内的直流/直流开关频率，从而降低了混合毛刺。

封装信息

器件名称	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TPS62916E	RPY (VQFN-HR , 14)	2.5mm × 3.0mm

(1) 有关更多信息，请参阅节 10。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



典型应用



本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本 (控制文档)。

内容

1 特性	1	7 应用和实施	17
2 应用	1	7.1 应用信息	17
3 说明	1	7.2 典型应用	17
4 引脚配置和功能	3	7.3 电源相关建议	26
5 规格	4	7.4 布局	26
5.1 绝对最大额定值	4	8 器件和文档支持	29
5.2 ESD 等级	4	8.1 器件支持	29
5.3 建议运行条件	4	8.2 文档支持	29
5.4 热性能信息	5	8.3 接收文档更新通知	29
5.5 电气特性	5	8.4 支持资源	29
5.6 典型特性	7	8.5 商标	29
6 详细说明	11	8.6 静电放电警告	30
6.1 概述	11	8.7 术语表	30
6.2 功能方框图	11	9 修订历史记录	30
6.3 特性说明	12	10 机械、封装和可订购信息	30
6.4 器件功能模式	15		

4 引脚配置和功能




图 4-1.14 引脚 VQFN-HR、RPY 封装 (顶视图)

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
编号	名称		
2	NR/SS	O	连接到该引脚的电容器可设置器件的软启动时间和低频噪声级别。
4	VO	I	输出电压检测引脚。该引脚必须连接到第一个电感器正后面。
8、12	VIN	I	电源输入电压引脚
9、11	PGND	—	电源接地连接
10	SW	O	功率级的开关引脚。将该引脚连接到输出电感器的起始绕组。
13	SW	O	开关引脚。在该引脚和 BOOT 引脚之间连接一个电容器。
7	EN/SYNC	I	启用、禁用引脚，包括阈值比较器。连接到逻辑低电平以禁用该器件。上拉可启用该器件。当禁用器件时，该引脚具有一个典型值为 $500\text{k}\Omega$ 的内部下拉电阻器。对该引脚应用时钟以同步器件
14	BOOT	I	内部高侧 MOSFET 栅极驱动器的电源。在此引脚和 SW 之间连接一个电容器。
1	PSNS	—	电源感应接地，直接连接到 GND 平面
3	FB	O	器件的反馈引脚
5	PG	O	开漏电源正常状态输出。当 V_{OUT} 低于电源正常阈值时，该引脚被拉至 GND。该引脚需要一个上拉电阻器以输出逻辑高电平。该引脚可以在不使用时保持开路或连接到 GND。
6	S-CONF	O	智能配置引脚。该引脚配置器件的工作模式。请参阅表 6-1。

(1) I = 输入，O = 输出

5 规格

5.1 绝对最大额定值

在工作结温范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
电压 ⁽²⁾	VIN、EN/SYNC、PG、S-CONF	-0.3	18	V
	SW (直流)	-0.3	$V_{IN} + 0.3$	V
	SW (交流 , 小于 10 ns) ⁽³⁾	-2.5	21	V
	BOOT	-0.3	$V_{IN} + 6$	
	BOOT 至 SW	-0.3	6	
	VO、FB、NR/SS	-0.3	6	V
VSNS-		-0.3	0.3	V
灌电流	PG		10	mA
T_J	结温	-55	150	°C
T_{stg}	贮存温度	-65	150	°C

(1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

(2) 所有电压值都相对于网络接地端而言。

(3) 打开开关时。

5.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准，所有引脚 ⁽¹⁾	± 2000
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准，所有引脚 ⁽²⁾	± 500

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在工作结温范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V_{IN}	输入电压	3.0		17	V
V_{OUT}	输出电压	0.8		5.5	V
C_{IN}	有效输入电容	5	10		μF
L_1	有效输出电感	-30%	1	20%	μH
C_{OUT}	有效输出电容	80	120	200	μF
L_f	有效滤波电感	0	10	50	nH
C_f	有效滤波电容	20	40	160	μF
$C_{OUT} + C_f$	有效总输出电容，包括第一和第二个 L-C 滤波器	80		400	μF
I_{OUT}	输出电流	0		6	A
f_{SYNC}	同步范围 (2.2 MHz 设置)	1.9	2.2	2.4	MHz
f_{SYNC}	同步范围 (1.4MHz 设置)	1.2	1.4	1.6	MHz
f_{SYNC}	同步范围 (1.0 MHz 设置)	0.8	1.0	1.2	MHz

5.3 建议运行条件 (续)

在工作结温范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
T _J ⁽¹⁾	结温	-55		150	°C

(1) 在结温大于 125°C 时，工作寿命会缩短降低。

5.4 热性能信息

热指标 ⁽¹⁾		TPS62916E		单位	
		R PY 14 引脚 QFN			
		JEDEC 51-7 PCB	TPS6296EEVM		
R _{θ JA}	结至环境热阻	58.9	29.1	°C/W	
R _{θ JC(top)}	结至外壳 (顶部) 热阻	37.8	不适用 ⁽²⁾	°C/W	
R _{θ JB}	结至电路板热阻	7.3	不适用 ⁽²⁾	°C/W	
Ψ _{JT}	结至顶部特征参数	0.9	1.8	°C/W	
Υ _{JB}	结至电路板特征参数	7.2	13.4	°C/W	

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用手册。

(2) 不适用于 EVM。

5.5 电气特性

在建议的输入电压范围内测得，T_J = -55°C 至 150°C。典型值是在 V_{in} = 12V 且 T_J = 25°C 的条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
电源					
I _Q	静态电流 EN = 高电平，无负载，器件开关，f _{sw} = 1MHz		5		mA
I _{SD}	关断电流 EN = GND, T _J = -55°C 至 150°C		0.3	70	μA
V _{UVLO}	欠压锁定 V _{IN} 上升, T _J = -40°C 至 125°C	2.85	2.92	3.0	V
V _{HYS}	欠压锁定迟滞		200		mV
T _{JSD}	热关断阈值 T _J 上升		170		°C
	热关断迟滞 T _J 下降		20		°C
控制和接口					
V _{H_EN}	EN/SYNC 上的高电平输入阈值电压	0.97	1.01	1.04	V
V _{L_EN}	EN/SYNC 上的低电平输入阈值电压	0.87	0.9	0.93	V
V _{H_SYNC}	EN/SYNC 上的高电平输入阈值时钟信号 EN/SYNC = 时钟	1.1			V
V _{L_SYNC}	EN/SYNC 上的低电平输入阈值时钟信号 EN/SYNC = 时钟		0.4		V
I _{EN,LKG}	流入 EN/SYNC 的输入漏电流 EN/SYNC = GND 或 VIN, -40°C ≤ T _J ≤ 125°C	5	160		nA
R _{PD}	EN/SYNC 上的下拉电阻器 EN/SYNC = 低电平	330	500		kΩ
t _{delay}	启用延迟时间 从 EN/SYNC 高电平到器件开始开关的时间；R _{S-CONF} = 80.6kΩ		1		ms
I _{NR/SS}	NR/SS 拉电流	67.5	75	82.5	μA
R _{S-CONF}	S-CONF 电阻阶跃范围精度 根据 S-CONF 表得出的所有设置的 R _{S-CONF} 容差	-4	+4		%
V _{PG}	电源正常阈值 V _{FB} 上升，以 V _{FB} 标称值为基准	93	95	98	%
V _{PG}	电源正常阈值 V _{FB} 下降，以 V _{FB} 标称值为基准	88	90	93	%
V _{PG,OL}	PG 引脚上的低电平输出电压 I _{SINK} = 1mA		0.4		V





5.5 电气特性 (续)

在建议的输入电压范围内测得, $T_J = -55^\circ\text{C}$ 至 150°C 。典型值是在 $V_{IN} = 12\text{V}$ 且 $T_J = 25^\circ\text{C}$ 的条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
$I_{PG,LKG}$	流入 PG 引脚的输入漏电流 $V_{PG} = 5\text{V}$; $-40^\circ\text{C} \leq T_J \leq 125^\circ\text{C}$		5	500	nA
$t_{PG,DLY}$	电源正常延迟时间 V_{FB} 下降		9		μs
输出					
t_{on}	最短导通时间 $V_{IN} \geq 5\text{V}$, $I_{out} = 1\text{A}$		35		ns
t_{off}	最短关断时间 $V_{IN} \geq 5\text{V}$, $I_{out} = 1\text{A}$		50		ns
V_{FB}	反馈调节精度 $-55^\circ\text{C} \leq T_J \leq 150^\circ\text{C}$	0.792	0.8	0.808	V
$I_{FB,LKG}$	流入 FB 的输入漏电流 $V_{FB} = 0.8\text{V}$, $-40^\circ\text{C} \leq T_J \leq 125^\circ\text{C}$		1	70	nA
$I_{VO,LKG}$	流入 VO 的输入漏电流 $V_{VO} = 1.2\text{V}$, $-40^\circ\text{C} \leq T_J \leq 125^\circ\text{C}$		0.01	30	μA
PSRR	电源抑制比 $V_{IN} = 12\text{V}$, $1.2V_{OUT}$, 1A , $C_{NR/SS} = 470\text{nF}$, $f_{sw} = 1\text{MHz}$, $C_{FF} = \text{开路}$, $L_1 = 1\mu\text{H}$, $C_{OUT} = 4 \times 22\mu\text{F}$, $f \leq 100\text{kHz}$		65		dB
PSRR	电源抑制比 $V_{IN} = 5\text{V}$, $1.2V_{OUT}$, 1A , $C_{NR/SS} = 470\text{nF}$, $f_{sw} = 2.2\text{MHz}$, $C_{FF} = \text{开路}$, $L_1 = 1\mu\text{H}$, $C_{OUT} = 4 \times 22\mu\text{F}$, $f \leq 100\text{kHz}$		70		dB
V_{NRMS}	输出电压 RMS 噪声 $V_{IN} = 12\text{V}$, $BW = 100\text{Hz}$ 至 100kHz , $C_{NR/SS} = 470\text{nF}$, $f_{sw} = 1\text{MHz}$, $V_{OUT} = 1.2\text{V}$, $C_{FF} = \text{开路}$, $L_1 = 1\mu\text{H}$, $C_{OUT} = 4 \times 22\mu\text{F}$		24.4		μV _{RMS}
V_{NRMS}	输出电压 RMS 噪声 $V_{IN} = 5\text{V}$, $BW = 100\text{Hz}$ 至 100kHz , $C_{NR/SS} = 470\text{nF}$, $f_{sw} = 2.2\text{MHz}$, $V_{OUT} = 1.2\text{V}$, $C_{FF} = \text{开路}$, $L_1 = 1\mu\text{H}$, $C_{OUT} = 4 \times 22\mu\text{F}$		16.5		μV _{RMS}
V_{opp}	f_{sw} 处的输出纹波电压 $V_{IN} = 12\text{V}$, $f_{sw} = 1\text{MHz}$, $V_{OUT} = 1.2\text{V}$, $L_1 = 1\mu\text{H}$, $C_{OUT} = 4 \times 22\mu\text{F}$, $L_f = 10\text{nH}$, $C_f = 22\mu\text{F}$		36		μV _{RMS}
V_{opp}	f_{sw} 处的输出纹波电压 $V_{IN} = 5\text{V}$, $f_{sw} = 2.2\text{MHz}$, $V_{OUT} = 1.2\text{V}$, $L_1 = 2.2\mu\text{H}$, $4_{OUT} = 3 \times 22\mu\text{F}$, $L_f = 10\text{nH}$, $C_f = 22\mu\text{F}$		13		μV _{RMS}
R_{DIS}	输出放电电阻 $EN/SYNC = GND$, $V_{OUT} = 1.2\text{V}$, $V_{IN} \geq 5\text{V}$		4		Ω
R_{DIS}	输出放电电阻 $EN/SYNC = GND$, $V_{OUT} = 5\text{V}$, $V_{IN} \geq 5\text{V}$		16		Ω
f_{sw}	开关频率 2.2MHz 设置	1.98	2.2	2.42	MHz
f_{sw}	开关频率 1.4MHz 设置	1.26	1.4	1.54	MHz
f_{sw}	开关频率 1MHz 设置	0.9	1	1.18	MHz
D_{SYNC}	同步占空比		45	55	%
t_{sync_elay}	同步相位延迟 从 EN/SYNC 上升沿到 SW 上升沿的相位延迟		90		ns
I_{swpeak}	峰值开关电流限值	8.6	9	9.6	A
$I_{swvalley}$	谷值开关电流限值		8.8		A
$I_{negvalley}$	负谷值电流限值		-2.9	-2	A
$R_{DS(ON)}$	高侧 FET 导通电阻 $V_{IN} \geq 5\text{V}$		25		mΩ
	低侧 FET 导通电阻 $V_{IN} \geq 5\text{V}$		7		mΩ

5.6 典型特性

$V_{IN} = 12V$, $V_{OUT} = 1.2V$, $T_A = 25^\circ C$, BOM = 表 7-1 (除非另有说明)



5.6 典型特性 (续)

$V_{IN} = 12V$, $V_{OUT} = 1.2V$, $T_A = 25^\circ C$, BOM = 表 7-1 (除非另有说明)




图 5-5. 第 1 个 L-C 滤波器之后的 V_{OUT} 纹波




图 5-6. 第 1 个 L-C 滤波器之后的 V_{OUT} 纹波 FFT




图 5-7. 第 2 个 L-C 滤波器之后的 V_{OUT} 纹波




图 5-8. 第 2 个 L-C 滤波器之后的 V_{OUT} 纹波 FFT

5.6 典型特性 (续)

$V_{IN} = 12V$, $V_{OUT} = 1.2V$, $T_A = 25^\circ C$, BOM = 表 7-1 (除非另有说明)




图 5-9. 第 1 个 L-C 滤波器之后的 V_{OUT} 纹波




图 5-10. 第 1 个 L-C 滤波器之后的 V_{OUT} 纹波 FFT




图 5-11. 第 2 个 L-C 滤波器之后的 V_{OUT} 纹波




图 5-12. 第 2 个 L-C 滤波器之后的 V_{OUT} 纹波 FFT




图 5-13. 输出噪声密度与频率间的关系




图 5-14. 输出噪声密度与频率间的关系

5.6 典型特性 (续)

$V_{IN} = 12V$, $V_{OUT} = 1.2V$, $T_A = 25^\circ C$, BOM = 表 7-1 (除非另有说明)




图 5-15. 输出噪声密度与频率间的关系




图 5-16. 输出噪声密度与频率间的关系




图 5-17. 输出噪声密度与频率间的关系





图 5-18. 输出噪声密度与频率间的关系

6 详细说明

6.1 概述

TPS62916E 低噪声、低纹波同步降压转换器是固定频率电流模式转换器。转换器有一个经滤波的内部基准，可实现类似于低噪声 LDO 的低噪声输出。转换器通过使用 2.2MHz、1.4MHz 或 1MHz 的开关频率和较大的电感来实现较低的输出电压纹波。通过在输出端添加一个小型第二级 L-C 滤波器，可以进一步降低输出电压纹波。这可以是铁氧体磁珠或小电感器，后跟一个输出电容器。内部补偿通过高达 50nH 的外部滤波电感器保持稳定性。为了避免第二级滤波器上的压降，器件在滤波器之后调节输出电压。TPS62916E 系列支持可选的展频调制。例如，在为 ADC 供电时，展频调制可减少混合杂散。使用 S-CONF 引脚设置开关频率、展频调制和输出放电。

6.2 功能方框图



6.3 特性说明

6.3.1 智能配置 (S-CONF)

该 S-CONF 引脚根据电阻器值配置器件。在 EN/SYNC 变为高电平后读取该引脚。运行期间无法更改器件配置。如果 EN 被拉至 200mV 以下或 VIN 降至低于 UVLO，则会重新读取 S-CONF 值。表 6-1 展示了开关频率、展频调制、输出放电和同步的配置选项。

为确保内部电路正确检测到电阻值，请尽可能缩短电阻与 S-CONF 引脚之间的距离，并且不要在 S-CONF 引脚上放置任何电容器。

表 6-1. S-CONF 器件配置模式

S-CONF	开关频率	展频	输出放电	SYNC
VIN	2.2MHz	OFF	OFF	否
GND	1MHz	OFF	OFF	否
4.87k Ω	1.4MHz	OFF	OFF	否
6.04k Ω	1.4MHz	OFF	OFF	1.2MHz 至 1.6MHz
7.5k Ω	2.2MHz	OFF	OFF	1.9MHz 至 2.42MHz
9.31k Ω	1MHz	OFF	OFF	0.9MHz 至 1.2MHz
11.5k Ω	1MHz	随机	OFF	否
14.3k Ω	1.4MHz	随机	OFF	否
18.2k Ω	2.2MHz	随机	OFF	否
22.1k Ω	1MHz	OFF	ON	否
27.4k Ω	1.4MHz	OFF	ON	否
34k Ω	2.2MHz	OFF	ON	否
42.2k Ω	1MHz	OFF	ON	0.9MHz 至 1.2MHz
52.3k Ω	1.4MHz	OFF	ON	1.2MHz 至 1.6MHz
64.9k Ω	2.2MHz	OFF	ON	1.9MHz 至 2.42MHz
80.6k Ω	1MHz	随机	ON	否
100k Ω	1.4MHz	随机	ON	否
124k Ω	2.2MHz	随机	ON	否

6.3.2 器件使能 (EN/SYNC)

该器件通过拉高 EN/SYNC 引脚而启用，并且具有典型值为 1.01V 的精确上升阈值电压。器件启用后，通过 S-CONF 引脚的配置来设置运行模式。此操作发生在器件启动延迟时间 t_{delay} 内。 t_{delay} 到期后，内部软启动电路会在 $C_{NR/SS}$ 电容器设置的软启动时间内斜升输出电压。启动延迟时间 t_{delay} 根据所选的 S-CONF 值而变化。采用更小的 S-CONF 电阻时，启动延迟时间最短。

EN/SYNC 引脚有一个有源下拉电阻 R_{PD} 。此电阻可在 EN/SYNC 引脚不能驱动至低电平的情况下防止器件不受控制的启动。启动后，下拉电阻器断开。EN 设置为低电平后，器件进入关断模式，下拉电阻器再次激活。

6.3.3 器件同步 (EN/SYNC)

EN/SYNC 引脚还用于器件同步。将时钟信号施加到该引脚后，器件被启用并读取 S-CONF 引脚的配置。外部时钟频率必须在 S-CONF 引脚所设置的时钟同步频率范围内。当时钟信号从时钟变为静态高电平时，器件会从外部时钟切换到内部时钟。要在使用外部时钟时关断器件，EN/SYNC 必须变为低电平并持续至少 10μs。

时钟信号可以是具有电气表中所指定逻辑电平的逻辑信号，并且可以直接应用到 EN/SYNC 引脚。外部逻辑（如与门）可用于组合单独的使能和时钟输入，如图 6-1 中所示。




图 6-1. 与单独的使能信号同步 (可选)

6.3.4 扩频调制

使用 S-CONF 引脚可以启用或禁用展频调制。直流/直流转换器会在开关频率下产生输出电压纹波。为 ADC 或模拟前端 (AFE) 供电时，开关频率会在输出频谱中生成高频混合杂散以及低频杂散。使用可选的第二级 L-C 滤波器可将转换器的纹波和杂散降低高达 30dB。

该器件集成了随机展频调制 (SSM) 方案，由连接到 S-CONF 引脚的电阻器根据表 6-1 进行选择。可选择随机调制以在更大的频率范围内扩展开关频率。调制展频为器件开关频率的 +/- 10%。当接收器带宽 ≤ 调制频率时，该 SSM 提供高衰减，在高速 ADC 应用中使用快速傅里叶变换 (FFT) 后处理的系统通常就是这种情况。对于对调制频率下的噪声敏感的应用，使用随机 SSM。使用随机展频调制还可以降低输出频谱中的杂散，如图 5-2 所示。随机调制使用斐波那契线性反馈移位寄存器 (LFSR)，以便在假随机生成周期内每个音调生成一次。展频如图 6-2 所示。




图 6-2. 扩频调制

6.3.5 输出放电

输出放电的启用或禁用取决于 S-CONF 设置。启用输出放电后，输出电压由典型值为 7Ω 的放电电阻器 R_{DIS} 拉低。输出放电功能在热关断、UVLO 期间或 EN/SYNC 被拉至低电平时启用。

6.3.6 欠压锁定 (UVLO)

为了避免器件在低输入电压下误操作，器件会在输入电压高于欠压锁定阈值后启用。当输入电压降至低于欠压阈值后，器件被禁用。

6.3.7 电源正常输出

该器件具有电源正常输出。FB 引脚电压高于标称电压的 95% 后，PG 引脚会变为高阻态；电压低于标称电压的 90%（典型值）时，PG 引脚会被驱动为低电平。表 6-2 展示了典型 PG 引脚逻辑。PG 引脚是开漏输出，其额定灌电流不超过 $10mA$ 。电源正常输出需要使用一个连接到任何低于 $18V$ 的电压轨的上拉电阻器。通过将 PG 信号连接到其他转换器，可以使用 PG 信号对多个电源轨进行时序控制。如不使用，PG 引脚既可以保持悬空状态，也可以连接到 GND。PG 在变为低电平之前通常具有 $8\mu s$ 的抗尖峰脉冲时间。

表 6-2. 电源正常引脚逻辑

器件状态	PG 逻辑状态	
	高阻抗	低阻抗
启用 (EN/SYNC = 高电平)	$V_{FB} \geq V_{PG}$	✓
	t_{PG} 之后 $V_{FB} < V_{PG}$	✓
关断 (EN/SYNC = 低电平)		✓
UVLO	$0.7V < V_{IN} < V_{UVLO}$	✓
热关断	$T_J > T_{JSD}$	✓
电源移除	$V_{IN} < 0.7V$	✓

6.3.8 降噪和软启动电容器 (NR/SS)

连接到该引脚的电容器可降低转换器的低频噪声并设置软启动时间。电容越大，噪声越低，转换器的启动时间越长。此引脚上通常连接一个 $470nF$ 电容器，启动时间为 $5ms$ ，但可以使用更长和更短的启动时间。在轻负载条件下的软启动期间，器件会根据需要跳过开关脉冲，不对输出电压进行放电。该器件可能会在启动时产生预偏置输出电压。

该器件通过向基准电压添加 R-C 滤波器来实现低噪声，如 节 6.2 所示。在启动过程中，NR/SS 电容器使用 $75\mu A$ （典型值）的恒定电流充电至 $0.8V$ 。较大的 NR/SS 电容器可提供较低的低频噪声。启动时间为 $35ms$ 时，最大

NR/SS 电容为 $3.3\mu F$ 。最短启动时间为 0.7ms，当存在小型 NR/SS 电容器或没有 NR/SS 电容器时会发生这种情况。

6.3.9 电流限制和短路保护

该器件具有短路和过流保护功能。开关电流限值可防止器件出现高电感器电流和从输入电压轨汲取过大的电流。在电感器短路、饱和或者输出电路重载或短路的情况下，可能会产生过大的电流。如果电感器电流达到阈值 (I_{SWpeak})，高侧 MOSFET 将关断，低侧 MOSFET 将导通，以便降低电感器电流。仅当低侧电流低于低侧拉电流限值 $I_{SWvalley}$ 时，高侧 MOSFET 才会再次导通。

由于内部传播延迟，实际电流可能会超过静态电流限制，尤其是在输入电压较高且使用非常小的电感的情况下。动态电流限制的计算方法如下面的方程式 1 所示：

$$I_{PEAK(typ)} = I_{SWpeak} + \left(\frac{V_L}{L} \right) \times t_{PD} \quad (1)$$

其中

- I_{SWpeak} 是在 [电气特性](#) 中指定的静态电流限制
- L 是电感
- V_L 是电感器两端的电压 ($V_{IN} - V_{OUT}$)
- t_{PD} 是通常为 50ns 的内部传播延迟

低侧 MOSFET 还包含负电流限值，以防止过大的电流通过电感器流回输入端。如果超过低侧灌电流限制，低侧 MOSFET 将关闭。在这种情况下，两个 MOSFET 都会关闭，直到下一个周期开始为止。

6.3.10 热关断

一旦结温超过通常的 170°C 并产生 20°C 迟滞，器件就会进入热关断状态。

6.4 器件功能模式

6.4.1 固定频率脉宽调制

为了更大限度地减小输出电压纹波，该器件在低至空载条件下以固定频率 PWM 运行。可使用 S-CONF 引脚选择 1MHz、1.4MHz 或 2.2MHz 的开关频率。

6.4.2 低占空比运行

对于高输入电压或低输出电压，70ns 最短导通时间限制了最大输入到输出电压差和所选的开关频率。当达到最短导通时间时，输出电压会上升到高于调节点。请参阅表 7-2 以获取详细设计建议。

6.4.3 高占空比运行 (100% 占空比)

该器件通过进入 100% 占空比模式来提供低输入到输出电压差分。在该模式下，高侧 MOSFET 开关始终开启。保持稳压的最小输入电压取决于负载电流和输出电压电平，计算方法如下：

$$V_{IN(min)} = V_{OUT(min)} + I_{OUT} \times (R_{DS(ON)} + R_L) \quad (2)$$

其中

- $V_{OUT(min)}$ 是负载可以接受的最低输出电压
- I_{OUT} 是输出电流
- $R_{DS(ON)}$ 是高侧 MOSFET 的 $R_{DS(ON)}$
- R_L 为所用电感的直流电阻

为了维持固定频率开关，该器件需要 50ns (典型值)、60ns (最大值) 的最短关断时间。如果在开关脉冲期间达到该限值，则器件会跳过开关脉冲，以便保持输出电压稳定。如果输入电压进一步降低，器件将进入 100% 模式。

6.4.4 第二级 L-C 滤波器补偿 (可选)

大多数低噪声和低纹波应用在负载之前使用铁氧体磁珠和旁路电容器。使用第二个 L-C 滤波器对于具有恒定负载电流的低噪声和低纹波应用（例如 ADC、DAC 和抖动消除器）尤其有用。第二级 L-C 滤波器是可选的，器件可不与此滤波器搭配使用。如果没有滤波器，器件的输出电压噪声典型值为 $16.9 \mu V_{RMS}$ ，如所示，输出电压纹波为 $280 \mu V_{RMS}$ ，如图 5-10 所示。如图 5-12 所示，第二级 L-C 滤波器可将输出电压纹波再衰减约 30dB。为了改善负载调节，该器件可以在第二级 L-C 滤波器之后遥感输出电压，并针对 L-C 滤波器产生的额外双极点进行内部补偿。

为了使第二级 L-C 滤波器尽可能小，内部补偿针对 $10nH$ 至 $50nH$ 的电感进行了优化。一个小型铁氧体磁珠甚至 PCB 布线都可为输出电压纹波滤波提供足够的电感。详情请参见 节 7.2.2.2.4。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

TPS62916E 系列器件专为低噪声和低输出电压纹波而设计。

7.2 典型应用




图 7-1. 典型电路原理图

表 7-1 展示了适用于大多数应用的推荐元件列表。

表 7-1. 元件列表

标识	器件型号	说明	制造商
TPS6291x	TPS6291x	低噪声和低纹波降压转换器	德州仪器 (TI)
L ₁	XGL4030-102MEC 或 XGL5030-102MEC	电感器 : 1.0 μH	Coilcraft
C _{IN}	C2012X7S1E106K125AC	陶瓷电容器 : 2 x 10 μF ±10% 25V 陶瓷电容器 X7S 0805	TDK
C _{OUT}	C2012X7S1A226M125AC	陶瓷电容器 : 6 x 22 μF , 10V , ±20% , X7S , 0805	TDK
L _f	BLE32SN120SN1L	铁氧体磁珠	MuRata
C _f	C2012X7S1A226M125AC	陶瓷电容器 : 1 x 22 μF , 10V , ±20% , X7S , 0805	TDK
C ₁	GRM155R71H222KA01D	陶瓷电容器 : 2 x 2200 pF , 50V , ±10% , X7R , 0402	MuRata
C _{NR/SS} 、C _{FF}		陶瓷电容器	标准
R1、R2、R3、R4		电阻器	标准

7.2.1 设计要求

外部元件必须满足应用的需求，而且还要满足器件控制环路的稳定性标准。该器件设计为在各种外部元件内工作，并可针对效率、输出纹波、元件数或最低 $1/f$ 噪声进行优化。

输入电压 $\leq 6V$ 的典型应用使用开关频率为 $2.2MHz$ 的 $1\mu H$ 电感器。可使用开关频率为 $1MHz$ 或 $1.4MHz$ 的 $1\mu H$ 电感器对输入电压 $> 6V$ 的应用进行效率优化，具体取决于输出电压。针对需要 $3.3V$ 输出的时钟和 PLL 电路供电进行优化使用具有 $2.2MHz$ 开关频率的 $1\mu H$ 电感器，可更大限度地减少输出电压纹波和低频噪声。

对于表 7-2 中不存在的应用案例，可以通过两种方法来设计 TPS62916E 电路。[节 7.2.2.1](#) 使用 WEBENCH 自动设计电路，或者可改用 [节 7.2.2.2](#) 中的计算方法。

表 7-2. 典型单 L-C 滤波器设计建议

设计目标	V_{IN}	V_{OUT}	f_{sw}	电感器 ⁽²⁾	输出电容器 ⁽³⁾
典型值	$12V^{(1)}$	$\leq 1.4V^{(1)}$	$1MHz$	$1\mu H$	$6 \times 22\mu F, 10V, 0805$
典型值	$12V$	$1.4V < V_{OUT} \leq 2.2V$	$1.4MHz$	$1\mu H$	$6 \times 22\mu F, 10V, 0805$
典型值	$12V$	$> 2.2V$	$2.2MHz$	$1\mu H$	$8 \times 22\mu F, 10V, 0805$
典型值	$5V$	$\leq 3.3V$	$2.2MHz$	$1\mu H$	$6 \times 22\mu F, 10V, 0805$
典型值	$5V$	$> 3.3V$	$2.2MHz$	$1\mu H$	$8 \times 22\mu F, 10V, 0805$

(1) 最大输入到输出电压差受器件最短导通时间 $70ns$ 的限制。此限制对于 $12V$ 以上的输入电压或 $1V$ 以下的输出电压尤其重要。请参阅[节 7.2.2.1](#)。

(2) 有关电感器器件型号，请参阅[表 7-4](#)。

(3) 有关输出电容器器件型号，请参阅[表 7-5](#)。

第二级 L-C 滤波器是可选的，因为该器件可不搭配此滤波器使用，通常可实现低于 $20 \mu V_{RMS}$ 的噪声。添加了第二级滤波器，以提供输出纹波电压的额外衰减。通过将 FB 电阻器连接到第二级 L-C 滤波电容器，在第二个 L-C 滤波器之后检测输出电压。此操作可提供遥感功能，从而更大限度地减少铁氧体磁珠产生的输出压降。有关基于输出电压的第二级 L-C 滤波器建议，请参阅[表 7-3](#)。

表 7-3. 第二级 L-C (铁氧体磁珠) 滤波器设计建议

$V_{OUT} (V)$	铁氧体磁珠阻抗 (100MHz 时) ⁽²⁾	输出电容器 ⁽¹⁾
$\leq 2.2V$	8Ω 至 20Ω	$1 \times 22\mu F, 10V, 0805$
$> 2.2V$	8Ω 至 20Ω	$2 \times 22\mu F, 10V, 0805$

(1) 有关输出电容器器件型号，请参阅[表 7-5](#)。

(2) 有关第二级 L-C 滤波器器件型号，请参阅[表 7-6](#)。

7.2.2 详细设计过程

如果在表 7-2 中找不到特定设计，TI 建议使用 WEBENCH 生成设计。或者，按照 [外部元件选型](#) 中的手册设计步骤操作。

7.2.2.1 使用 WEBENCH® 工具创建定制设计方案

[点击此处](#)，使用 TPS62916E 器件并借助 WEBENCH Power Designer 创建定制设计方案。

- 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
- 优化设计的关键参数，如效率、尺寸和成本。
- 打开高级选项卡以优化输出电压纹波。
- 在 TPS62916E 设计中，您可以启用第二级 L-C 滤波器，并从左侧的下拉菜单中更改其他设置。

WEBENCH Power Designer 提供了定制原理图，并罗列了实时价格和元件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 将定制原理图和布局以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的详细信息，请访问 www.ti.com/WEBENCH。

7.2.2.2 外部元件选型

7.2.2.2.1 开关频率选择

可以选择开关频率来优化效率（更低）或纹波、噪声（更高）。使用较高的 1.4MHz 或 2.2MHz 设置可增加反馈环路的增益，并可降低输出噪声。但是，还必须考虑最短导通时间和占空比等其他因素。首先，使用方程式 3 计算占空比。效率越高，导通时间越短，因此保守的方法是使用比应用中预期更高的效率。

$$D = \frac{V_{OUT}}{V_{IN} \times \eta} \quad (3)$$

其中：

- η = 估算的效率（保守假设使用效率曲线中的值或 0.9）

然后，使用方程式 4 计算 1MHz、1.4MHz 和 2.2MHz 时的导通时间。导通时间必须始终保持在 70ns 的最短导通时间以上。使用最大输入电压和最大效率来确定最小占空比 D_{min} 。使用 f_{SW} 的最大开关频率。

$$T_{ON} = \frac{D_{min}}{f_{SW_min}} \quad (4)$$

then

- 如果在 2.2MHz 时 t_{ON_min} 最小值 $< 70\text{ns}$ ，请使用 1.4MHz。
- 如果在 1.4MHz 时 t_{ON_min} 最小值 $< 70\text{ns}$ ，请使用 1MHz。
- 如果在 1MHz 时 t_{ON_min} 最小值 $< 70\text{ns}$ ，请降低最大输入电压。
- 如果 t_{ON_min} 最小值 $\geq 70\text{ns}$ ，请使用较低的频率以实现更高效率，或使用最高频率以获得更低的噪声和纹波。

7.2.2.2.2 第一个 L-C 滤波器的电感器选择

电感器必须具有适当的饱和电流额定值。方程式 5 和方程式 6 计算静态负载条件下的最大电感器电流。该公式将转换器效率考虑在内。必须针对峰值开关电流最高时的最大输入电压进行计算。

$$\Delta I_L = \frac{\frac{V_{OUT}}{\eta} \times \left(1 - \frac{V_{OUT}}{V_{IN} \times \eta}\right)}{f_{SW} \times L} \quad (5)$$

$$I_{PEAK} = I_{OUT} + \frac{\Delta I_L}{2} \quad (6)$$

其中：

- f_{SW} 是开关频率（1MHz、1.4MHz 或 2.2MHz）
- L = 电感
- η = 估算的效率（保守假设使用效率曲线中的值或 0.9）

备注

必须针对应用的最大输入电压进行计算。

使用实际运行条件计算最大电感器电流可得出最小饱和电流。TI 建议增加 20% 的裕度，以涵盖运行期间的负载瞬变。

请参阅表 7-4，了解典型的电感器。

表 7-4. 电感器选型

电感值	制造商	器件型号	尺寸(长×宽×高, 单位为 mm)	ISAT/DCR(下降 30%)
1μH	Coilcraft	XGL4020-102	4 × 4 × 2.1	8.8A/8.2mΩ
1μH	Coilcraft	XGL4030-102	4 × 4 × 3.1	10.3A/6.5mΩ
1μH	Wurth Elektronik	74438356010	4.1 × 4.1 × 2.1	9A/12mΩ
1μH	Wurth Elektronik	74438357010	4.1 × 4.1 × 3.1	9.6/11.6mΩ
1μH	Coilcraft	XGL5020-102	5 × 5 × 2.1	11.4A/7.5mΩ
1μH	Coilcraft	XGL5030-102	5 × 5 × 3.1	14A/4.8mΩ

7.2.2.2.3 输出电容器选型

对于单个 L-C 系统设计，有效输出电容范围为 80 μF (最小值) 至 400 μF (最大值)。使用第二个 L-C 滤波器时，第一级 L-C 滤波器必须具有 80 μF 至 160 μF 的输出电容，第二级 L-C 滤波器 (若使用) 必须具有至少 20 μF 的电容，并且两个 L-C 滤波器的总电容必须小于 400 μF。负载瞬态测试和测量波特图是验证稳定性的好方法。

备注

对于需要低温 (< -10°C) 运行的设计，TI 建议在单个 L-C 系统设计中使用 120 μF 的最小有效输出电容，或在使用第二个 L-C 滤波器设计时在第一个 L-C 滤波器中使用。

TI 建议使用陶瓷电容器 (X5R 或 X7R)。陶瓷电容器具有直流偏置效应，会对最终的有效电容产生很大影响。结合考虑封装尺寸和额定电压，仔细选择合适的电容器。在为低噪声应用选择输出电容器时，输出电容器的 ESR 和 ESL 也是重要的考虑因素。较小的封装尺寸通常具有较低的 ESL 和 ESR。TI 建议使用 0805 或更小的封装，只要封装能够提供稳定运行所需的电容和额定电压即可。表 7-5 列出了推荐的输出电容器。

表 7-5. 推荐的输出电容器

电容类型	电容值	制造商	电压(V)	封装
大容量电容器	22 μF, X7S	TDK C2012X7S1A226M125AC	10	0805
大容量电容器	47 μF, X7R	Murata GRM32ER71A476ME15L	10	1210

7.2.2.2.4 第二个 L-C 滤波器的铁氧体磁珠选择

为第二级 L-C 滤波器使用铁氧体磁珠可更大限度减少外部元件数量，因为大多数噪声敏感电路都使用射频磁珠实现高频衰减，作为其输入端的默认元件。

确保选择在满负载时具有足够高电感和低直流电阻 (低于 10mΩ) 的铁氧体磁珠，以保持尽可能高的转换器效率。铁氧体磁珠电感随着负载电流的增加而降低。因此，铁氧体磁珠的额定电流必须远高于所需的负载电流。

建议选择 100MHz 时阻抗为 8Ω 至 20Ω 的铁氧体磁珠。如果需要更高的电流，可以并联使用铁氧体磁珠，但这可以使电感和滤波减半。有关可能的铁氧体磁珠，请参阅表 7-6。

表 7-6. 推荐的铁氧体磁珠

器件型号	制造商	尺寸	100MHz 时的阻抗	100MHz 时的电感 (计算值)	直流电阻	电流额定值
BLE18PS080SN1	MuRata	0603	8.5 Ω	13.5nH	4mΩ	5A
BLE32SN120SN1L	MuRata	1210	12 Ω	18nH	0.78mΩ	20A
74279221100	Wurth Elektronik	1206	10 Ω	15.9nH	3mΩ	10.5A
7427922808	Wurth Elektronik	0603	8 Ω	12.7nH	5mΩ	9.5A

内部补偿经过设计，在第二级滤波器中具有高达 50nH 的电感时保持稳定。为了实现低纹波，第二个 L-C 滤波器仅需要 5nH 至 10nH 电感。可以根据 100MHz 时的铁氧体磁珠阻抗规格估算电感，假设电感在 1MHz 、 1.4MHz 或 2.2MHz 的选定转换器开关频率下相似，并可以通过某些制造商网站上提供的工具进行验证。使用 [方程式 7](#) 计算铁氧体磁珠的电感：

$$L = \frac{Z}{2\pi \times f} \quad (7)$$

其中

- Z 是铁氧体磁珠在指定频率（通常为 100MHz ）下的阻抗（单位为欧姆）
- f 是指定频率（通常为 100MHz ）

7.2.2.2.5 输入电容器选择

为了实现出色的输出和输入电压滤波，TI 建议使用 X5R 或 X7R 陶瓷电容器。输入大容量电容器可更大限度地降低输入电压纹波，抑制输入电压尖峰并为器件提供稳定的系统电源轨。TI 建议使用 10\mu F 或更大的输入电容器。两个并联可进一步改善输入电压纹波滤波，从而更大限度地减少耦合到相邻电路中的噪声。还必须考虑电容的额定电压，并且必须在直流偏置降额后提供所需的 5\mu F 最小有效电容。

除了大容量输入电容器外，还必须在 VIN 引脚和 PGND 引脚之间直接放置一个较小的电容器，以更大限度地减小输入环路寄生电感，从而更大限度地降低器件的高频噪声。输入电容器的放置会影响输出噪声，因此在放置大容量电容器和旁路电容器时需要小心，如 [节 7.4.2](#) 中所示。[表 7-7](#) 列出了推荐的输入电容器。

表 7-7. 推荐的输入电容器

输入电容器类型	电容值	制造商	额定电压 (V)	封装尺寸
大容量电容器	10\mu F , X7S	TDK C2012X7S1E106K125AC	25	0805
旁路电容器	2.2nF , X7R	Murata GRM155R71E222KA01D	25	0402

7.2.2.6 设置输出电压

根据 [方程式 8](#) 选择电阻 R1 和 R2，以将输出电压设置在 0.8V 至 5.5V 范围内。为了使反馈网络免受噪声的影响并降低电阻器自生噪声，请将 R2 设置为等于或小于 $5\text{k}\Omega$ 。如 [直流/直流转换器中电阻反馈分压器的设计注意事项模拟设计期刊](#) 中所述，FB 电阻器值越低，抗噪性越好，但轻负载效率越低。

$$R_1 = R_2 \times \left(\frac{V_{OUT}}{V_{FB}} - 1 \right) = R_2 \times \left(\frac{V_{OUT}}{0.8\text{V}} - 1 \right) \quad (8)$$

VOUT (V)	R1	R2
0.9	604 Ω	4.87k Ω
1.0	1.21k Ω	4.87k Ω
1.2	2.43k Ω	4.87k Ω
1.8	6.04k Ω	4.87k Ω
2.5	10.4k Ω	4.87k Ω
3.3	15.2k Ω	4.87k Ω
5	25.5k Ω	4.87k Ω

前馈电容器 (C_{FF}) 不是正常运行所必需的，但可以进一步改善输出噪声。但是，选择 C_{FF} 时必须小心，因为在启动期间，较大的 C_{FF} 无法实现电源正常 (PG) 功能，并且可能会在较大负载瞬态期间导致 PG 引脚虚假触发。有关使用前馈电容器的优缺点的讨论，请参阅 [使用前馈电容器和低压降稳压器的优缺点应用报告](#)。

7.2.2.2.7 NR/SS 电容器选择







如 [节 6.3.8](#) 所述，NR/SS 电容会影响总噪声和软启动时间。要实现 5ms 的软启动时间和良好噪声性能，建议值为 470nF。启动时间为 35ms 时，最大 NR/SS 电容为 3.3 μ F。大于 1 μ F 的值对噪声性能的改善微乎其微。使用 [方程式 9](#) 和 [方程式 10](#) 根据所需的软启动时间或所选的电容器值计算软启动时间。

$$t_{ss}(s) = \frac{C_{NRSS} \times 0.8V}{I_{NRSS}} \quad (9)$$

$$C_{NRSS}(F) = \frac{I_{NRSS} \times t_{ss}}{0.8V} \quad (10)$$

7.2.3 应用曲线

$V_{IN} = 12V$, $V_{OUT} = 1.2V$, $T_A = 25^\circ C$, BOM = 表 7-1






图 7-8. 输出电压与负载电流间的关系




图 7-9. 输出电压与负载电流间的关系




图 7-10. 启动




图 7-11. 关断




图 7-12. 负载瞬态




图 7-13. 负载瞬态




图 7-14. 负载瞬态




图 7-15. 负载瞬态




图 7-16. 负载瞬态




图 7-17. 负载瞬态




图 7-18. 负载瞬态




图 7-19. 负载瞬态




图 7-20. 负载瞬态




图 7-21. 负载瞬态

7.3 电源相关建议

TPS62916E 的电源必须根据 TPS62916E 的电源电压、输出电压和输出电流确定额定电流。

7.4 布局

7.4.1 布局指南

正确的布局对于任何开关模式电源的运行至关重要，尤其是在高开关频率条件下。因此，为确保实现出色的性能，需要特别注意 TPS62916E 的 PCB 布局。布局不佳可能会导致线路和负载调节不良、不稳定、EMI 辐射增加和噪声灵敏度等问题。有关一般最佳实践的详细讨论，请参阅 [实现降压转换器理想 PCB 布局的五个步骤 模拟设计期刊](#)。下面列出了针对该器件的具体建议。

- 将一个或多个输入电容器放置在尽可能靠近器件的 VIN 引脚和 PGND 引脚的位置上。这是最关键的元件放置方式。将输入电容器直接连接到 VIN 和 PGND 引脚，避免过孔。
- 将电感器靠近 SW 引脚放置。更大限度地减小开关节点上的覆铜区。
- 将输出电容器接地放置在靠近 PGND 引脚的位置并直接布线，避免过孔。尽可能缩短电感器与输出电容器之间的连接长度。
- 将 VO 引脚直接连接到第一个输出电容器 C_{OUT}。
- 用短布线连接敏感布线（如与 NR/SS、VO 和 FB 引脚的连接），并远离任何噪声源（如 SW 引脚）。
- 借助过孔将 PSNS 引脚直接连接到系统 GND 平面。
- 将第二个 L-C 滤波器 (L_f 和 C_f) 放置在负载附近，以减少第二个 L-C 滤波器周围的任何辐射耦合
- 避免将铁氧体磁珠放置在图 7-23 所示的禁止区域
- 将 FB 电阻器 (R1 和 R2) 放置在靠近 FB 引脚的位置，并将 VOUT 连接从 R1 路由到负载，作为远程检测迹线。如果使用第二个 L-C 滤波器，则必须在 L_f 之后进行此连接。
- 请参阅在 EVM 上实施的建议布局，如 EVM 用户指南、[TPS62916EVM 评估模块](#) 以及图 7-23 中所示。

7.4.2 布局示例




图 7-22. 单个 L-C 滤波器的建议布局

备注

如图中所示，电感器的起始绕组为一个黑点，必须连接到直流/直流转换器开关引脚 SW，以最大限度地减少到周围区域的电容耦合。

备注

红点表示为实现色直交流调节而必须放置反馈感应的位置。对于单路 L-C 配置，反馈感应元件靠近 VOUT 电容器放置。对于第二种 L-C 滤波器设计，反馈感应放置在 VOUT_FILT 电容器之后的负载附近。




图 7-23. 使用第二个 L-C 滤波器的设计的建议布局

备注

只要铁氧体磁珠没有放置在电感器和输出电容器之间，就可以放置在更靠近器件的位置。将铁氧体磁珠放置得更远，可避免电容和电磁耦合到铁氧体磁珠的输出。如果将铁氧体磁珠放置在禁止区域，则铁氧体磁珠的滤波效果会大大降低。如果铁氧体磁珠通过过孔布放到电路板背面，并且铁氧体磁珠位于该区域，请确保两层之间具有足够的接地平面。

8 器件和文档支持

8.1 器件支持

8.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

8.1.2 开发支持

8.1.2.1 使用 WEBENCH® 工具创建定制设计方案

[点击此处](#)，使用 TPS62916E 器件并借助 WEBENCH Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 优化设计的关键参数，如效率、尺寸和成本。
3. 打开高级选项卡以优化输出电压纹波。
4. 在 TPS62916E 设计中，您可以启用第二级 L-C 滤波器，并从左侧的下拉菜单中更改其他设置。

WEBENCH Power Designer 提供了定制原理图，并罗列了实时价格和元件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 将定制原理图和布局以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的详细信息，请访问 www.ti.com/WEBENCH。

8.2 文档支持

8.2.1 相关文档

请参阅如下相关文档：

- 德州仪器 (TI)，[使用前馈电容器和低压降稳压器的优缺点 应用报告](#)
- 德州仪器 (TI)，[TPS62916EVM 评估模块 EVM 用户指南](#)
- 德州仪器 (TI)，[实现降压转换器理想 PCB 布局的五个步骤 模拟设计期刊](#)
- 德州仪器 (TI)，[直流/直流转换器中电阻反馈分压器的设计注意事项 模拟设计期刊](#)

8.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击[通知](#)进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.4 支持资源

[TI E2E™ 中文支持论坛](#)是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

8.5 商标

TI E2E™ is a trademark of Texas Instruments.

WEBENCH® is a registered trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (December 2023) to Revision A (June 2024)	Page
• 将文档状态从“预告信息”更改为“量产数据”	1

10 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS62916R PYR-ET	Active	Production	VQFN-HR (R PY) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-55 to 150	T2916E
TPS62916R PYR-ET.A	Active	Production	VQFN-HR (R PY) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-55 to 150	T2916E

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.



⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS62916RPYR-ET	VQFN-HR	RPY	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS62916R PYR-ET	VQFN-HR	RPY	14	3000	210.0	185.0	35.0

R PY0014A

PACKAGE OUTLINE

VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK-NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.




EXAMPLE BOARD LAYOUT

R PY0014A

VQFN-HR - 1 mm max height


PLASTIC QUAD FLATPACK-NO LEAD



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE: 20X



SOLDER MASK DETAILS

NOT TO SCALE

4225171/D 08/2022

NOTES: (continued)


- For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
 - Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

RPY0014A

VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK-NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL

SOLDER PASTE COVERAGE:
PIN 1 & 5: 93%; PIN 9 & 11: 91%; PIN 10: 96%
SCALE: 20X

4225171/D 08/2022

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#))、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025 , 德州仪器 (TI) 公司

最后更新日期 : 2025 年 10 月