

具有负载断开功能的 16V、3.8A 同步升压转换器 TPS61371

1 特性

- 输入电压范围：2.7V 至 5.5V
- 输出电压范围：高达 16V
 - I²C 可通过 FB V_{ref} 对 V_{OUT} 进行编程
- 导通电阻：
 - 低侧 FET - 35mΩ
 - 高侧 + 断开 FET - 106mΩ
- 开关峰值电流限制：3.8A (典型值)
- 来自 V_{IN} 的静态电流：125 μA
- 来自 V_{OUT} 的静态电流：10 μA
- 来自 V_{IN} 的关断电流：2.5 μA
- 开关频率：1.5MHz
- 软启动时间：1.5ms
- 可选自动 PFM 和强制 PWM
- 关断期间负载断开
- 可选择输出放电
- 外部环路补偿
- 采用锁存类型的输出短路和过压保护
- 2.5mm × 2.5mm × 0.8mm (最大值) HotRod™ Lite WQFN 封装

2 应用

- RF PA 驱动器
- 固态硬盘
- 备用电源
- 光学传感器驱动器

3 说明

TPS61371 是一款内置负载断开功能的完全集成型同步升压转换器。该器件支持高达 16V 的输出电压 (电流限制为 3.8A)。输出电压可通过反馈电阻器或 I²C 控制的基准电压 V_{REF} 更改。输入电压的范围为 2.7V 至 5.5V，可支持通过单节锂离子电池或 5V 总线供电的应用。


TPS61371 以自适应关断时间控制拓扑为基础使用峰值电流模式。在中到重负载条件下，该器件会在 1.5 MHz 的 PWM 运行模式下工作。在轻负载条件下，该器件可配置为自动 PFM 或强制 PWM 运行模式。具体模式取决于 MODE 引脚和 I²C 寄存器的连接。自动 PFM 模式的优势是可在轻负载条件下实现高效率，而强制 PWM 运行模式则可以在整个负载范围内保持恒定开关频率。TPS61371 具有软启动功能，可更大限度地减小启动期间的浪涌电流。TPS61371 可在关断期间断开负载，并提供了锁存型过压和输出短路保护。此外，该器件还实现了热关断保护。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TPS61371	VAR (WQFN-HR, 14)	2.5mm × 2.5mm

(1) 有关更多信息，请参阅节 11。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



典型应用电路



内容

1 特性	1	6.5 编程.....	13
2 应用	1	7 寄存器映射	17
3 说明	1	7.1 寄存器说明.....	17
4 引脚配置和功能	3	8 应用和实施	19
5 规格	4	8.1 应用信息.....	19
5.1 绝对最大额定值.....	4	8.2 典型应用.....	19
5.2 ESD 等级.....	4	8.3 电源相关建议.....	28
5.3 建议运行条件.....	4	8.4 布局.....	28
5.4 热性能信息.....	5	9 器件和文档支持	30
5.5 电气特性.....	5	9.1 器件支持.....	30
5.6 I2C 时序要求.....	7	9.2 接收文档更新通知.....	30
5.7 典型特性.....	8	9.3 支持资源.....	30
6 详细说明	9	9.4 商标.....	30
6.1 概述.....	9	9.5 静电放电警告.....	30
6.2 功能方框图.....	9	9.6 术语表.....	30
6.3 特性说明.....	10	10 修订历史记录	30
6.4 器件功能模式.....	12	11 机械、封装和可订购信息	31

4 引脚配置和功能




图 4-1. VAR 封装，14 引脚 WQFN-HR (顶视图)

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
编号	名称		
1、2	VOUT	PWR	升压转换器输出
3、14	SW	PWR	转换器的开关节点引脚。该引脚连接到内部低侧 FET 的漏极，以及内部高侧 FET 的源极。引脚 3 和引脚 14 SW 必须连接在一起。并将电感器靠近引脚 3 SW 放置
4	VIN	I	IC 电源输入
5	BST	O	高侧 FET 栅极驱动器的电源。必须在此引脚和 SW 引脚之间连接一个电容器。
6	EN	I	启用逻辑输入。逻辑低电平会禁用器件输出。逻辑高电平且 CONVERTER_EN = 1 会启用器件输出。
7	模式	I	运行模式选择引脚。 MODE = 高电平时，器件处于强制 PWM 模式，并在整个负载范围内保持开关频率恒定，无论 FPWM 位如何设置；MODE = 低电平时，器件工作模式取决于 FPWM 位（位 = 0：自动 PFM 模式；位 = 1：FPWM 模式）。
8	ADDR	I	I ² C 目标地址设置引脚。另请参阅表 6-2。
9	SDA	I/O	I ² C 串行接口数据。使用电阻器将该引脚上拉至 I ² C 总线电压。
10	SCL	I	I ² C 串行接口时钟。使用电阻器将该引脚上拉至 I ² C 总线电压。
11	COMP	O	内部误差放大器的输出。环路补偿网络必须连接在该引脚和 GND 之间。
12	FB	I	输出电压反馈。连接到该引脚的电阻分压器用于设置输出电压。
13	GND	—	接地

(1) PWR = 电源，I = 输入，O = 输出

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
端子上的电压范围 ⁽²⁾	BST	-0.3	SW + 6	V
端子上的电压范围 ⁽²⁾	SW、VOUT	-0.3	19	V
端子上的电压范围 ⁽²⁾	VIN、EN、COMP、FB、MODE、ADDR、SDA、SCL	-0.3	6	V
工作结温, T _J		-40	150	°C
贮存温度, T _{stg}		-65	150	°C

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 所有电压值都是以网络接地端为基准。

5.2 ESD 等级

			值	单位
V _(ESD) ⁽¹⁾	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽²⁾	±2000	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽³⁾	±500	

- (1) 静电放电 (ESD) 衡量器件对装配线在其内部的静电放电所造成的损坏的敏感度和抵抗能力。
- (2) 上表所列级别是 ANSI、ESDA 和 JEDEC JS-001 规定的通过级别。JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。若部署必要的预防措施，不足 500V HBM 时也能进行生产。
- (3) 上表所列级别是 ANSI/ESDA/JEDEC JS-002 规定的通过级别。JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。若部署必要的预防措施，不足 250V CDM 时也能进行生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内，除非另有说明。

		最小值	标称值	最大值	单位
V _{IN}	输入电压	2.7		5.5	V
V _{OUT}	输出电压	5		16	V
T _J	工作结温	-40		125	°C

5.4 热性能信息

热指标 ⁽¹⁾		TPS61371	TPS61371	单位
		VAR - 14 个引脚	VAR - 14 个引脚	
		标准	EVM ⁽²⁾	
R _{θJA}	结至环境热阻	75.44	55.81	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	46.38	不适用	°C/W
R _{θJB}	结至电路板热阻	25.04	不适用	°C/W
ψ _{JT}	结至顶部特征参数	1.75	3.8	°C/W
ψ _{JB}	结至电路板特征参数	25.1	26.58	°C/W

- (1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用手册。
(2) 在 TPS61371EVM 上测得, 4 层, 2oz 覆铜, 60mm×47mm PCB。

5.5 电气特性

V_{IN} = 2.7V 至 5.5V, V_{OUT} = 5V 至 16V, T_J = -40°C 至 125°C, 典型值为 T_J = 25°C (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
电源						
V _{IN}	输入电压范围		2.7		5	V
V _{IN_UVLO}	输入电压欠压锁定 (UVLO) 阈值, 上升	V _{OUT} = 12V, T _J = -40 °C 至 12°C		2.55	2.7	V
	输入电压欠压锁定 (UVLO) 阈值, 下降			2.40	2.5	V
V _{POR_UVLO}	正向 POR 阈值电压	V _{OUT} = 12V, T _J = -40 °C 至 125°C	1.73	2.0	2.28	V
V _{POR_UVLO}	负向 POR 阈值电压	V _{OUT} = 12V, T _J = -40 °C 至 125°C	1.65	1.90	2.16	V
V _{POR_UVLO}	POR 阈值电压迟滞	V _{OUT} = 12V, T _J = -40 °C 至 125°C		100		mV
I _{Q_VIN}	流入 VIN 引脚的静态电流	IC 启用, 无开关, V _{IN} = 2.7V 至 5.5V, V _{OUT} = 5V 至 16V, T _J = -40°C 至 85°C		125	165	μA
I _{Q_VOUT}	流入 VOUT 引脚的静态电流	IC 启用, 无开关, V _{IN} = 2.7V, V _{OUT} = 5V 至 16V, T _J = -40°C 至 85°C		10	26	μA
I _{SD_VIN}	VIN 至 GND 的关断电流	V _{IN} = 2.7V 至 5.5V, V _{OUT} = SW = 0V, EN = 0, T _J = -40 °C 至 85 °C		0.85	2.5	μA
I _{SD_VIN}	VIN 至 GND 的关断电流	V _{IN} = 3.3V, V _{OUT} = SW = 0V, EN = 0, T _J = -40 °C 至 85 °C		0.85	1.5	μA
I _{SD_SW}	从 SW 到 GND 和 VOUT 的关断电流	SW = V _{IN} = 3.3V, V _{OUT} = 0V, EN = 0, T _J = -40°C 至 85°C		0.01	2	μA
输出电压						
V _{OUT}	输出电压范围		4.5		16	V
V _{REF}	FB 引脚上的基准电压		0.324		0.959	V
V _{REF}	FB 引脚最小参考电压		0.319	0.324	0.329	V
V _{REF}	FB 引脚最大参考电压		0.944	0.959	0.974	V
V _{REF}	FB 引脚默认参考电压		0.585	0.594	0.603	V
	自动 PFM 模式 Vref = 默认值	V _{IN} = 4V, V _{OUT} = 12V, T _J = 25°C		1.016		Vref
I _{FB_LKG}	流入 FB 引脚的漏电流				30	nA
V _{REF_SLEW}	基准_转换率	位 = 0	3.366	3.96	4.554	mV/10uS
V _{REF_SLEW}	基准_转换率	位 = 1	5.61	6.60	7.59	mV/10uS
R _{DISCHARGE}	输出放电电阻器	EN_DISCH_VOUT_R 位 = 01	80	100	120	Ω
R _{DISCHARGE}	输出放电电阻器	EN_DISCH_VOUT_R 位 = 10	240	300	360	Ω
电源开关						
T _{DISCHARGE}	输出放电延迟时间	0x01[4:3] = 00	35	50	70	μs
T _{DISCHARGE}	输出放电延迟时间	0x01[4:3] = 01	70	100	140	μs
T _{DISCHARGE}	输出放电延迟时间	0x01[4:3] = 10	105	150	210	μs
T _{DISCHARGE}	输出放电延迟时间	0x01[4:3] = 11	140	200	280	μs

5.5 电气特性 (续)

$V_{IN} = 2.7V$ 至 $5.5V$, $V_{OUT} = 5V$ 至 $16V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$, 典型值为 $T_J = 25^{\circ}C$ (除非另有说明)。







参数		测试条件	最小值	典型值	最大值	单位
$R_{DS(on)}$	低侧 FET 导通电阻	$V_{IN} = 3.3V$, $V_{OUT} = 12V$, $T_J = 25^{\circ}C$		35		$m\Omega$
	高侧 + 断开 FET 导通电阻	$V_{IN} = 3.3V$, $V_{OUT} = 12V$, $T_J = 25^{\circ}C$		106		$m\Omega$
电流限值						
I_{LIM}	电流限制 (自动 PFM)	$V_{IN} = 3V$ 至 $4.5V$, $V_{OUT} = 5V$ 至 $16V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$	3.4	3.8	4.3	A
	电流限制 (强制 PWM)	$V_{IN} = 3V$ 至 $4.5V$, $V_{OUT} = 5V$ 至 $16V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$	3.28	3.6	4.0	A
EN、MODE、SDA、SCL、ADDR LOGICS						
V_{IH}	EN, MODE 引脚高电平输入电压				1.2	V
V_{IL}	EN, MODE 引脚低电平输入电压		0.4			V
V_{HYS}	EN, MODE 引脚迟滞			100		mV
V_{IH}	ADDR、SDA、SCL 引脚高电平输入电压				1.2	V
V_{IL}	ADDR、SDA、SCL 引脚低电平输入电压		0.4			V
$T_{DEGLITCH}$	EN, MODE 抗尖峰脉冲时间 上升/下降	$V_{IN} = 3.3V$, $V_{OUT} = 12V$, $T_J = 25^{\circ}C$		13		μs
R_{PD}	EN、MODE 下拉电阻器	$V_{IN} = 3.3V$, $V_{OUT} = 12V$, $T_J = 25^{\circ}C$		800		$k\Omega$
开关特性						
f_{SW}	开关频率	$V_{IN} = 3V$ 至 $4.5V$, $V_{OUT} = 5V$ 至 $12V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$	1.2	1.5	1.7	MHz
f_{SW_FOLD}	开关频率折返	$V_{IN} = 3.3V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$	470	535	600	kHz
V_{FSW_LOW}	FSW 折返阈值 (1.5 MHz 正常)	$V_{IN} = 3.3V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$	15%	20%	25%	%
$V_{FSW_LOW_HYS}$	FSW 折返迟滞	$V_{IN} = 3.3V$, $T_J = 25^{\circ}C$		150		mV
定时						
t_{ON_MIN}	最短导通时间	$V_{IN} = 3.3V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$		75	95	ns
t_{SS}	软启动时间	$V_{IN} = 3.3V$, $V_{OUT} = 12V$, $T_J = 25^{\circ}C$	1.2	1.5	1.8	ms
t_{SCP}	SCP 抗尖峰脉冲时间	$V_{IN} = 3.3V$, $V_{OUT} = 12V$, $T_J = 25^{\circ}C$		135		μs
误差放大器						
V_{COMPH}	COMP 输出高电压自动 PFM	$V_{IN} = 3.3V$, $V_{OUT} = 12V$, $T_J = 25^{\circ}C$, $V_{FB} = V_{REF} - 200mV$		1.4		V
	COMP 输出高电压强制 PWM	$V_{IN} = 3.3V$, $V_{OUT} = 12V$, $T_J = 25^{\circ}C$, $V_{FB} = V_{REF} - 200mV$		1.5		V
V_{COMPL}	COMP 输出低电压自动 PFM	$V_{IN} = 3.3V$, $V_{OUT} = 12V$, $T_J = 25^{\circ}C$, $V_{FB} = V_{REF} + 200mV$		0.8		V
	COMP 输出低电压强制 PWM	$V_{IN} = 3.3V$, $V_{OUT} = 12V$, $T_J = 25^{\circ}C$, $V_{FB} = V_{REF} + 200mV$		0.6		V
G_m	误差放大器跨导	$V_{IN} = 3.3V$, $V_{OUT} = 12V$, $T_J = 25^{\circ}C$		175		μs
I_{SINK_EA}	COMP 灌电流	$V_{IN} = 3.3V$, $T_J = 25^{\circ}C$, $V_{FB} = V_{REF} + 200mV$		20		μA
I_{SOURCE_EA}	COMP 拉电流	$V_{IN} = 3.3V$, $T_J = 25^{\circ}C$, $V_{FB} = V_{REF} - 200mV$		20		μA
保护						
V_{REF_OVP}	基准过压保护	$V_{IN} = 2.7V$ 至 $5.5V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$	1.20	1.25	1.30	Vref
V_{OUT_OVP}	输出过压保护阈值	$V_{IN} = 2.7V$ 至 $5.5V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$	16.5	17.3	18	V
热指标						
T_{SD}	热关断阈值	$V_{IN} = 3.3V$, $V_{OUT} = 12V$		150		C
T_{SD_HYS}	热关断迟滞	$V_{IN} = 3.3V$, $V_{OUT} = 12V$		20		C

5.6 I2C 时序要求

$T_J = -40^{\circ}\text{C}$ 至 150°C , $V_{CC} = 5\text{V}$ 。除非另有说明, 否则典型值是在 $T_J = 25^{\circ}\text{C}$ 时给出。

参数		测试条件	最小值	典型值	最大值	单位
I2C TIMING						
f_{SCL}	SCL 时钟频率		100		1000	kHz
t_{BUF}	STOP 与 START 条件之间的总线空闲时间	快速模式 +	0.5			μs
$t_{\text{HD(STA)}}$	(重复) START 条件后的保持时间		260			ns
t_{LOW}	SCL 时钟的低电平周期		0.5			μs
t_{HIGH}	SCL 时钟的高电平周期		260			ns
$t_{\text{SU(STA)}}$	重复 START 条件的建立时间		260			ns
$t_{\text{SU(DAT)}}$	数据设置时间		50			ns
$t_{\text{HD(DAT)}}$	数据保持时间		0			μs
t_{RCL}	SCL 信号的上升时间				120	ns
t_{RCL1}	重复 START 状态和 ACK 位之后的 SCL 信号上升时间				120	ns
t_{FCL}	SCL 信号的下降时间				120	ns
t_{RDA}	SDA 信号的上升时间				120	ns
t_{FDA}	SDA 信号的下降时间				120	ns
$t_{\text{SU(STO)}}$	停止条件的建立时间		260			ns
C_B	SDA 和 SCL 的容性负载				200	pF

5.7 典型特性



6.3 特性说明

6.3.1 欠压锁定

欠压锁定 (UVLO) 电路防止器件在低输入电压时出现故障，并且防止电池过度放电。器件会在上升的 V_{IN} 超过 UVLO 阈值后运行。一旦 V_{IN} 低于 UVLO 下降阈值，器件就会禁用转换器的输出级。

I²C 编程接口的状态仅取决于 V_{IN} 。也就是说，不受 EN 引脚和 CONVERTER_EN 状态的影响。

- 在 V_{IN} 高于 UVLO 后，I²C 编程接口将处于激活状态。
- 在 V_{IN} 低于 UVLO 后，该编程接口处于非激活状态，所有 I²C 寄存器都将被清除并复位为默认值。

6.3.2 启用和禁用

输入电压高于 UVLO 阈值时，输出状态由 EN 引脚与 CONVERTER_EN 寄存器位共同决定。CONVERTER_EN 位的默认值为 1。有关详细设置，请参阅表 6-1。

表 6-1. EN 配置表

VIN	外部 EN 管脚	CONVERTER_EN	器件状态	输出状态
低于 UVLO	x	x	器件禁用	无输出
高于 UVLO	低	0	I ² C 编程接口已激活	无输出
高于 UVLO	低	1	I ² C 编程接口已激活	无输出
高于 UVLO	高	0	I ² C 编程接口已激活	无输出
高于 UVLO	高	1	器件激活	输出被启用

6.3.3 输出电压设置

调节输出电压的方法有两种：更改反馈电阻分压器和更改基准电压。

- 当使用外部输出电压反馈电阻分压器时，可以根据 FB 引脚上的基准电压 V_{ref} ，使用方程式 1 计算输出电压。

$$V_{OUT} = V_{ref} \times \left(1 + \frac{R_{UP}}{R_{DOWN}} \right) \quad (1)$$

- TPS61371 有一个 7 位 DAC，用于通过 I²C 控制功能调节 V_{ref} 。可调节 V_{ref} 的范围为 0.324V 至 0.959V，最小阶跃为 5mV。默认 V_{ref} 为 0.594V。请参阅表 7-5 了解详细的 VREF 设置。

当 VO_Falling 放电位启用时，会在输出端添加一个额外的虚拟 100 Ω 电阻器负载，使得即使在空载条件下，输出电压的上升转换率与下降转换率也能达到一致。输出电压达到新目标值后，会自动移除该放电电阻器。

6.3.4 基准电压转换率

客户可通过 I2C 接口调节基准电压，从而对输出电压进行编程。有两个 V_{ref} 转换率，由 CONTROL 寄存器中的 REFERENCE_SLEW_RATE 位控制。

- 当 REFERENCE_SLEW_RATE = 0 时， V_{ref} 转换率 = 3.96mV/10 μ s
- 当 REFERENCE_SLEW_RATE = 1 时， V_{ref} 转换率 = 6.60mV/10 μ s

REFERENCE_SLEW_RATE 的默认值为 0。

通过调节 V_{ref} 来更改 V_{OUT} 时，实际 V_{OUT} 转换率不仅受 V_{ref} 转换率影响，还受输出电容器、负载电流和环路响应速度影响。

6.3.5 误差放大器

TPS61371 具有跨导放大器，并可对反馈电压与内部基准电压（或启动阶段的内部软启动电压）进行比较。误差放大器的跨导典型值为 175 μ A/V。环路补偿组件位于 COMP 端子和接地之间，用于优化环路稳定性和响应速度。

6.3.6 自举电压 (BST)

TPS61371 具有一个集成式 BST 稳压器，并且需要在 BST 和 SW 引脚之间连接一个小陶瓷电容器来为高侧 FET 提供栅极驱动电压。该陶瓷电容器的建议值为 20nF 至 200nF。

6.3.7 负载断开

TPS61371 提供了负载断开功能，可在关断或故障期间将输出与输入完全断开。

6.3.8 输出放电

TPS61371 提供了一条电阻路径，以便在 EN 引脚为逻辑低电平或 CONVERTER_EN 位设置为 0 或触发 VIN_UVLO 时使输出快速放电。借助该功能，VOUT 通过内部电阻器接地，从而防止输出“悬空”或进入不确定状态。输出放电功能可使上电和断电时序变得顺畅。如果在电源多路复用等应用中使用此器件，请注意输出放电功能，因为输出放电电路会在多路复用器输出端和接地端之间创建恒流路径。

输出放电由名为 DISCHARGE_VOUT 的两个位进行控制。可以通过两个不同的放电电阻器禁用或启用输出放电。DISCHARGE_VOUT 位的默认值为 0b00，表示禁用放电功能。有关详细的 I²C 设置，请参阅表 7-3 中的 DISCHARGE_VOUT 位。

可以使用四个输出放电延迟时间，由 CONTROL 寄存器中的 DISCHARGE DELAY TIME 位进行控制。

- 当 DISCHARGE DELAY TIME = 00 时，延迟时间 = 50μs
- 当 DISCHARGE DELAY TIME = 01 时，延迟时间 = 150μs
- 当 DISCHARGE DELAY TIME = 10 时，延迟时间 = 100μs
- 当 DISCHARGE DELAY TIME = 11 时，延迟时间 = 200μs

DISCHARGE DELAY TIME 的默认值为 00。

6.3.9 过压保护

TPS61371 提供了锁存 FB 过压保护。如果 FB 引脚电压超过 $1.25 \times V_{REF}$ (典型值)，TPS61371 将在抗尖峰脉冲时间 (典型值为 2μs) 后停止开关，直到 EN 逻辑或 VIN_UVLO 复位。

当 I²C 将输出从高目标更改为低目标时，将会阻止锁存 FB 过压保护检测。

TPS61371 还提供了锁存固定过压保护。如果检测到输出电压高于过压保护阈值 (通常为 17.3V)，TPS61371 将立即停止开关 (无抗尖峰脉冲时间)，直到 EN 逻辑或 VIN_UVLO 复位。此功能可防止器件出现过压，并保护连接到输出端的电路，免受过压的影响。

6.3.10 热关断

实施了热关断功能，以防止因过热和功率耗散而造成损坏。通常，当结温超过 150°C (典型值) 时，就会发生热关断。如果触发了热关断，器件将停止开关，并在结温降至 130°C (典型值) 以下时恢复。

6.3.11 启动

TPS61371 实现了软启动功能，以减少启动期间的浪涌电流。当 EN 引脚被拉高时，TPS61371 开始软启动。启动过程分为两个阶段：

- 当 V_{OUT} 低于 120% V_{IN} 时，输出电压以 535kHz (典型值) 的开关频率斜升。
- 当 V_{OUT} 超过 120% V_{IN} 时，开关频率通常会变为 1.5MHz，并将输出电压斜升至设定点。

6.3.12 短路保护

TPS61371 提供了锁存输出短路保护。在触发 135μs 电流限制持续时间且 V_{OUT} 被拉至 105% V_{IN} 以下后，TPS61371 会立即停止开关，直到 EN 逻辑或 VIN_UVLO 复位。请参阅图 6-1。




图 6-1. 短路保护行为

6.4 器件功能模式

6.4.1 运行

在轻负载条件下，可将 TPS61371 配置为自动 PFM 模式或强制 PWM 模式。在自动 PFM 运行模式时，开关频率在轻负载时降低并具有更高的效率，而在强制 PWM 运行模式时，频率在整个负载范围内保持恒定。

6.4.2 自动 PFM 模式

TPS61371 在轻负载条件下（将 MODE 引脚设置为低电平逻辑或设置 FPWM 位 = 0）集成了采用脉冲频率调制 (PFM) 的省电模式。该器件会跳过开关周期并将输出电压调节到更高的阈值（通常为 $101.6\% \times V_{OUT_NORM}$ ）。图 6-2 显示了 PFM 运行模式的工作原理。自动 PFM 模式通过降低平均开关频率来降低开关损耗并提高轻负载条件下的效率。




图 6-2. 自动 PFM 运行行为

6.4.3 强制 PWM 模式

在强制 PWM 模式下，TPS61371 可以在整个负载范围内保持恒定开关频率。当负载电流减小时，内部误差放大器的输出也会降低，从而降低电感器的峰值电流，并减少输出功率。即使流经 FET 的电流变为负值，高侧 FET 也不会关断，以保持开关频率与重负载的开关频率相同。

6.4.4 模式可选择

MODE 引脚可将 TPS61371 配置为两种不同的运行模式。当 MODE 引脚为高电平时，器件在强制 PWM 模式下运行。当 MODE 引脚拉至低电平时，工作模式取决于 CONTROL 寄存器中的 FPWM 位。另请参阅表 7-3 中的 FPWM 位，了解详细的 I²C 设置。

6.5 编程

6.5.1 串行接口说明

I²C 是由 Philips Semiconductor (现为 NXP Semiconductors) 开发的两线式串行接口 (请参阅 [NXP Semiconductors, UM10204 - 《I²C 总线规范和用户手册》](#))。总线由数据线 (SDA) 和时钟线 (SCL) 以及上拉结构组成。当总线空闲时，SDA 和 SCL 线都被拉高。所有与 I²C 兼容的器件通过开漏 I/O 引脚、SDA 和 SCL 连接到 I²C 总线。控制器器件 (通常是微控制器或数字信号处理器) 控制总线。控制器负责产生 SCL 信号和器件地址。控制器还会产生指示数据传输开始和停止的特定条件。目标器件在控制器器件的控制下通过总线接收和发送数据。

该器件用作目标器件，并且支持 I²C 总线规范中定义的以下数据传输模式：

- 标准模式 (100Kbps)
- 快速模式 (400Kbps)
- 快速+ 模式 (1Mbps)

该接口增加了电源设计的灵活性，使大多数功能都能够根据瞬时应用要求编程为新值。只要电源电压保持在 V_{IT+(POR)} 以上，寄存器内容便会保持不变。

标准模式 (Standard Mode) 和快速模式 (Fast Mode) 的数据传输协议完全相同；因此，本文档中将该协议称为 F/S 模式。该器件支持 7 位寻址；不支持 10 位寻址和通用调用地址。该器件的 7 位地址通过 ADDR 引脚编程。

为了确保该器件中的 I²C 功能正确复位，TI 建议 I²C 控制器在 SDA 和 SCL 上拉电压初始加电之后，在 I²C 总线产生上一个停止条件。

6.5.2 标准模式、快速模式和快速+ 模式协议

控制器通过产生启动条件来启动数据传输。启动条件是当 SCL 为高电平时在 SDA 线上发生从高到低的转换，如图 6-3 所示。所有与 I²C 兼容的器件都会识别启动条件。




图 6-3. 启动条件和停止条件

控制器随后产生 SCL 脉冲，并在 SDA 线上发送 7 位地址和读取/写入方向位 R/W。在所有传输期间，控制器确保数据有效。有效数据条件要求 SDA 线在时钟脉冲的整个高电平期间保持稳定 (请参阅图 6-4)。所有器件都识别控制器发送的地址，并将其与内部固定地址进行比较。只有具有匹配地址的目标器件才会通过在第九个 SCL 周期

的整个高电平期间拉低 SDA 线来生成确认 (请参阅图 6-5)。在检测到该确认时，控制器便知道已建立与目标器件的通信链路。




图 6-4. 串行接口上的位传输

控制器产生更多的 SCL 周期，以便向目标器件发送数据 (R/W 位为 1) 或从目标器件接收数据 (R/W 位为 0)。在任一种情况下，接收器都必须确认发送器发送的数据。因此，确认信号可由控制器或目标器件产生，具体取决于哪一方是接收器。9 位有效数据序列包含 8 个数据位和 1 个确认位，可根据需要继续。

为了用信号指示数据传输结束，控制器通过在 SCL 线处于高电平期间将 SDA 线从高电平拉低来产生停止条件 (请参阅图 6-3)。当 SCL 处于高电平时，SDA 线上这种从低电平到高电平的转换会释放总线并停止与寻址的目标器件之间的通信链路。所有与 I²C 兼容的器件都必须识别停止条件。在收到停止条件后，所有器件都知道总线已释放，并等待启动条件，接着是匹配的地址。

尝试从本节中未列出的寄存器地址读取数据会导致读出 00h。




图 6-5. I²C 总线上的确认





图 6-6. 总线协议

6.5.3 I²C 更新序列

单次更新需要：

- 启动条件
- 有效的 I²C 目标器件地址
- 寄存器地址
- 数据字节


为了确认收到每个字节，该器件会在单个时钟脉冲的高电平期间将 SDA 线路拉低。该器件在最后一个字节之后的确认信号下降沿执行更新。



- From controller to target
- From target to controller

A = Acknowledge (SDA low)
A = Not acknowledge (SDA high)
S = START condition
Sr = REPEATED START condition
P = STOP condition

图 6-7. 标准、快速和快速+ 模式下的“写入”数据传输格式



"0" Write

"1" Write

- From controller to target
- From target to controller

A = Acknowledge (SDA low)
A = Not acknowledge (SDA high)
S = START condition
Sr = REPEATED START condition
P = STOP condition

图 6-8. 标准、快速和快速+ 模式下的“读取”数据传输格式

6.5.4 I²C 目标地址

6.5.4.1 I²C 目标地址说明

通过将 ADDR 引脚设置为三种不同状态（高电平，悬空或低电平），可以配置 TPS61371 的三个 I²C 目标地址：0x72、0x73 或 0x74。表 6-2 展示了详细的 ADDR 引脚状态和相应的 I²C 目标地址。

表 6-2. I²C 目标地址

ADDR 引脚状态	ADDR 引脚电压	I2C 目标地址
高	1.2V 至 5.5V	0x72
悬空		0x73
低	GND 至 0.4V	0x74

7 寄存器映射

7.1 寄存器说明

7.1.1 寄存器映射

表 7-1. 寄存器映射

地址	首字母缩写词	寄存器名称	章节
0x01	控制	控制寄存器	转到
0x02	VOUT	VOUT 寄存器	转到

7.1.2 寄存器 CONTROL (寄存器地址 : 0x01 ; 默认 : 0x01)

返回[寄存器映射](#)

表 7-2. 寄存器 CONTROL 格式

7	6	5	4	3	2	1	0
NIL[1:0]	FPWM	基准转换率	放电延迟时间		DISCHARGE_VOUT		CONVERTER_EN
R	R/W	R/W	R/W		R/W		R/W

说明 : R/W = 读取/写入 ; R = 只读

表 7-3. 寄存器 CONTROL 字段说明

位	字段	类型	复位	说明
7	NIL[1:0]	R	0b00	未使用。 在写入操作期间会忽略这些位的数据。在读取操作期间会返回 0
6	FPWM	R/W	0b0	设置器件工作模式 (与 MODE 引脚进行“或”运算) 0 : 如果 MODE 引脚为逻辑低电平, 则为自动 PFM 模式。 1 : 如果 MODE 引脚为逻辑低电平, 则为强制 PWM 模式。 如果 MODE 引脚为高电平, 则器件始终在强制 PWM 模式下运行
5	基准转换率	R/W	0b0	Vref 转换率 0 : 转换率 0, 3.96mV/10µs 1 : 转换率 1, 6.60mV/10µs
4:3	放电延迟时间	R/W	0b00	VOUT 放电的延迟时间 00 : 50µs 01 : 100µs 10 : 150µs 11 : 200µs
2:1	DISCHARGE_VOUT	R/W	0b00	设置 VOUT 放电电阻 00 : DISABLE 01 : 100Ω 10 或 11 : 300Ω
0	CONVERTER_EN	R/W	0b1	启用转换器 (与 EN 引脚进行“与”运算) 0 : DISABLE 1 : ENABLE

7.1.3 寄存器 VOUT (寄存器地址 : 0x02 ; 默认 : 0x36)

返回[寄存器映射](#)

表 7-4. 寄存器 VOUT 格式

7	6	5	4	3	2	1	0
VO_下降放电	Vref[6:0]						
R/W	R/W						

说明：R/W = 读取/写入；R = 只读

表 7-5. 寄存器 VOUT 字段说明

位	字段	类型	复位	说明
7	VO_下降放电	R/W	0b0	VO_下降放电设置位。 0：DISABLE 1：ENABLE (放电电阻器 100Ω)
6:0	Vref[6:0]	R/W	0x36	这些位用于设置基准电压 基准电压 = 0.324V + Vref[6:0] × 0.005V

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

TPS61371 是一款同步升压转换器。以下设计过程可用于为 TPS61371 选择元件值。本部分简要讨论了设计过程。

8.2 典型应用




图 8-1. 具有负载断开功能的 11V 输出 TPS61371 原理图

8.2.1 设计要求

本设计示例使用 [表 8-1](#) 作为设计参数。

表 8-1. 设计参数

参数	值
输入电压范围	3V 至 5V
输出电压	11V
输出纹波电压	± 3%
输出电流	0.6A
工作频率	1.5MHz

8.2.2 详细设计过程

8.2.2.1 设置输出电压

TPS61371 的输出电压通过电阻分压器网络从外部调节。使用 [方程式 1](#) 计算输出电压与电阻分压器间的关系。

其中

- V_{OUT} 是输出电压
- R_{UP} 是顶部分压器电阻
- R_{DOWN} 是底部分压器电阻

为了获得最佳精度，TI 建议 R_{DOWN} 应为 100k Ω 左右，以确保流过 R_{DOWN} 的电流至少比 FB 引脚泄漏电流大 100 倍。将 R_{DOWN} 的值调低可提高抗噪声注入干扰的能力。将 R_{DOWN} 值调高可降低静态电流，从而在轻负载电流下实现更高的效率。

8.2.2.2 选择电感器

升压转换器通常需要两个主要无源元件，用于在功率转换过程中储存能量：一个电感器和一个输出电容器。电感器会影响稳态效率（包括纹波和效率）、瞬态行为和环路稳定性，因此电感器是应用中最关键的元件。

在选择电感器和电感时，其他重要参数包括：

- 最大额定电流（应考虑 RMS 和峰值电流）
- 串联电阻
- 工作温度

如果选择具有平均电感器电流低纹波百分比的电感器纹波电流，则会产生较大的电感值，从而最大限度地提高转换器的潜在输出电流并将 EMI 降至最低。纹波更大可导致电感器的电感值和物理尺寸更小，从而改善瞬态响应，但可能导致 EMI 变高。

选择电感器时的经验法则是确保电感器纹波电流 (ΔI_L) 是平均电流的特定百分比。然后使用 [方程式 2](#)、[方程式 3](#) 和 [方程式 4](#) 来计算电感：

$$\Delta I_L = \frac{V_{IN} \times D}{L \times f_{SW}} \quad (2)$$

$$\Delta I_{L,R} = \text{Ripple \%} \times \frac{V_{OUT} \times I_{OUT}}{\eta \times V_{IN}} \quad (3)$$

$$L = \frac{1}{\text{Ripple \%}} \times \frac{\eta \times V_{IN}}{V_{OUT} \times I_{OUT}} \times \frac{V_{IN} \times D}{f_{SW}} \quad (4)$$

其中

- ΔI_L 是峰峰值电感器电流纹波
- V_{IN} 是输入电压

- D 为占空比
- L 是电感器
- f_{SW} 为开关频率
- 纹波百分比是纹波比与直流电流的关系
- V_{OUT} 是输出电压
- I_{OUT} 是输出电流
- η 是效率

流经电感器的电流为电感器纹波电流外加平均输入电流。在上电、负载故障或瞬态负载条件下，电感器电流可能会增加到计算的峰值电感器电流以上。

在没有电流偏置的情况下，电感值的容差可以为 $\pm 20\%$ ，甚至是 $\pm 30\%$ 。当电感器电流接近饱和水平时，电感比 0A 偏置电流时的值减少 20% 至 35%，具体取决于电感器供应商对饱和的定义。选择电感器时，请确保额定电流（尤其是饱和电流）大于运行期间的峰值电流。

电感器峰值电流随负载、开关频率以及输入和输出电压变化而变化，可通过[方程式 5](#)和[方程式 6](#)计算得出。

$$I_{PEAK} = I_{IN} + \frac{1}{2} \times \Delta I_L \quad (5)$$

其中

- I_{PEAK} 是电感器的峰值电流
- I_{IN} 为平均输入电流
- ΔI_L 是电感器的纹波电流

输入直流电流由输出电压决定，输出电流和效率可通过以下公式计算得出：

$$I_{IN} = \frac{V_{OUT} \times I_{OUT}}{V_{IN} \times \eta} \quad (6)$$

其中

- I_{IN} 是电感器的输入电流
- V_{OUT} 是输出电压
- V_{IN} 是输入电压
- η 是效率

虽然电感纹波电流取决于电感、频率、输入电压和由[方程式 2](#)计算得出的占空比，但可将[方程式 2](#)和[方程式 6](#)代入[方程式 5](#)来计算电感峰值电流：

$$I_{PEAK} = \frac{I_{OUT}}{(1-D) \times \eta} + \frac{1}{2} \times \frac{V_{IN} \times D}{L \times f_{SW}} \quad (7)$$

其中

- I_{PEAK} 是电感器的峰值电流
- I_{OUT} 是输出电流
- D 为占空比
- η 是效率
- V_{IN} 是输入电压
- L 是电感器
- f_{SW} 为开关频率

热额定电流 (RMS) 可通过[方程式 8](#)计算得出：

$$I_{L_RMS} = \sqrt{I_{IN}^2 + \frac{1}{12}(\Delta I_L)^2} \quad (8)$$

其中

- I_{L_RMS} 是电感器的 RMS 电流
- I_{IN} 是电感器的输入电流
- ΔI_L 是电感器的纹波电流

确保峰值电流不超过电感器的饱和电流，RMS 电流不超过电感器的温度相关额定电流。

对于给定的物理电感器尺寸，电感增大通常会导致电感器具有较低的饱和电流。线圈的总损耗由直流电阻 (DCR) 损耗和以下与频率相关的损耗组成：

- 磁芯材料中的损耗 (磁迟滞损耗，尤其是在高开关频率条件下)
- 趋肤效应对导体产生的额外损耗 (高频下的电流位移)
- 相邻绕组的磁场损耗 (接近效应)

对于某个电感器，较大的电流纹波 (较小的电感器) 会产生较高的直流损耗，以及与频率相关的损耗。为了提高效率，基本上建议使用具有较低 DCR 的电感器。然而，这通常需要在损耗和封装尺寸之间进行权衡。

建议使用表 8-2 中不同供应商生产的以下串联电感器。

表 8-2. 推荐用于 TPS61371 的电感器

器件型号	L (μH)	DCR TYP (mΩ) 典型值	饱和电流/ 典型值。	尺寸 (长 × 宽 × 高 mm)	供应商 ⁽¹⁾
PIJT3225FE-1R0MSR	1	40	4.4	3.2 × 2.5 × 0.65	Cyntec
XAL4020-222ME	2.2	35	5.6	4 × 4 × 2	Coilcraft
DFE322512F-2R2M=P2	2.2	66	2.6	3.2 × 2.5 × 1.2	Murata
DFE322520FD-4R7M#	4.7	98	3.4	3.2 × 2.5 × 2.0	Murata

(1) 请参阅 [第三方产品免责声明](#)。

8.2.2.3 选择输出电容器

选择输出电容器主要是为了满足负载瞬态或稳态时的要求。然后，环路针对所选的输出电容器进行补偿。输出纹波电压与电容器的等效串联电阻 (ESR) 及电容相关。假设使用零 ESR 的电容器，可使用 [方程式 9](#) 计算在给定纹波下所需的最小电容值：

$$C_{OUT} = \frac{I_{OUT} \times (V_{OUT} - V_{IN})}{f_{SW} \times \Delta V \times V_{OUT}} \quad (9)$$

其中

- C_{OUT} 为输出电容
- I_{OUT} 是输出电流
- V_{OUT} 是输出电压
- V_{IN} 是输入电压
- ΔV 是所需的输出电压纹波
- f_{SW} 为开关频率

使用 [方程式 10](#) 计算由 ESR 引起的额外输出纹波分量：

$$\Delta V_{ESR} = I_{OUT} \times R_{ESR} \quad (10)$$

其中

- ΔV_{ESR} 是 ESR 引起的输出电压纹波
- R_{ESR} 为输出电容器串联电阻器

对于陶瓷电容，ESR 纹波可以忽略不计。但是，对于钽或电解电容器，在使用时必须考虑 ESR 纹波。

评估直流偏置下陶瓷电容器的额定值时请小心。在额定电压下，陶瓷电容器可能会降低高达 70% 的电容。因此，必须考虑足够的额定电压裕度，以确保在所需的输出电压下具有足够的电容。

表 8-3. 推荐用于 TPS61371 的输出电容器

器件型号	C (μF)	件	说明	尺寸	供应商 ⁽¹⁾
GRM188R61E106MA73D	10	3	X5R、0603、25V、±20% 容差	0603	Murata

(1) 请参阅 [第三方产品免责声明](#)。

8.2.2.4 选择输入电容器

因为多层陶瓷电容器具有极低的 ESR 并采用小型封装，所以非常适合升压转换器的输入去耦。输入电容器必须尽可能靠近器件。

仅使用陶瓷输入电容器时要小心。在输入端使用陶瓷电容器并且通过长导线（例如来自插墙式适配器中）供电时，输出端的负载阶跃会在 V_{IN} 引脚处引起振铃。此振铃可耦合到输出端，并误解为环路不稳定，甚至可损坏器件。在此情况下，应在 C_{IN} 和电源线之间放置额外的“大容量”电容器（例如电解电容器或钽电容），以减少可能出现在电源线的电容和 C_{IN} 之间的铃振。

8.2.2.5 环路稳定性与补偿

8.2.2.5.1 小信号模型

TPS61371 以自适应关断时间控制拓扑为基础实现了峰值电流。通过感应电感器电流信息，功率级的微小信号模型从由 L 和 C_{OUT} 创建的双级系统减少到由 R_{OUT} 和 C_{OUT} 创建的单极系统。添加一个连接到 TPS61371 COMP 引脚的外部环路补偿网络，以优化环路稳定性和响应时间。图 8-2 中所示的电阻器 R_C 、电容器 C_C 和 C_P 组成了环路补偿网络。




图 8-2. TPS61371 控制等效电路模型

功率级的微小信号通过以下方式提供：

$$G_{PS}(S) = \frac{R_{OUT} \times (1-D)}{2 \times R_{SENSE}} \times \frac{\left(1 + \frac{S}{2 \times \pi \times f_{ESR}}\right) \left(1 - \frac{S}{2 \times \pi \times f_{RHP}}\right)}{1 + \frac{S}{2 \times \pi \times f_P}} \quad (11)$$

其中

- D 为占空比
- R_{OUT} 是输出负载电阻器
- R_{SENSE} 是 TPS61371 等效的内部电流感应电阻器，通常为 0.2Ω

功率级的单极为：

$$f_P = \frac{2}{2\pi \times R_{OUT} \times C_{OUT}} \quad (12)$$

其中

- C_{OUT} 是输出电容。对于具有多个相同并联输出电容器的升压转换器，只需将电容器与等效电容组合在一起即可

输出电容器的 ESR 产生的零点为：

$$f_{ESR} = \frac{1}{2\pi \times R_{ESR} \times C_{OUT}} \quad (13)$$

其中

- R_{ESR} 为输出电容器串联的等效电阻

右侧平面零点为：

$$f_{RHP} = \frac{R_{OUT} \times (1-D)^2}{2\pi \times L} \quad (14)$$

其中

- D 为占空比
- R_{OUT} 是输出负载电阻器
- L 是电感

TPS61371 COMP 引脚是内部跨导放大器的输出。

方程式 15 展示了反馈电阻器网络和误差放大器的公式。

$$H_{EA}(S) = G_{EA} \times R_{EA} \times \frac{R_{DOWN}}{R_{UP} + R_{DOWN}} \times \frac{1 + \frac{S}{2 \times \pi \times f_Z}}{\left(1 + \frac{S}{2 \times \pi \times f_{P1}}\right) \times \left(1 + \frac{S}{2 \times \pi \times f_{P2}}\right)} \quad (15)$$

其中

- R_{EA} 是误差放大器的输出阻抗， $R_{EA} = 500M\Omega$ 。 G_{EA} 是误差放大器的跨导， $G_{EA} = 175 \mu S$ 。
- f_{P1} 、 f_{P2} 是补偿的极点频率
- f_Z 是补偿网络的零点频率

$$f_{P1} = \frac{1}{2\pi \times R_{EA} \times C_C} \quad (16)$$

其中

- C_C 是零点电容器补偿

$$f_{P2} = \frac{1}{2\pi \times R_C \times C_P} \quad (17)$$

其中

- C_P 是极点电容器补偿
- R_C 是补偿网络的电阻器

$$f_Z = \frac{1}{2\pi \times R_C \times C_C} \quad (18)$$

8.2.2.6 环路补偿设计步骤

随着小信号模型的推出，下一步是根据给定的电感器和输出电容计算补偿网络参数。

1. 设置交叉频率 f_C 。

- 第一步是设置环路交叉频率 f_C 。交叉频率越高，环路的响应速度就越快。通常可接受环路增益交叉点不高于以下两者中的较小值：开关频率 f_{SW} 的 1/10 或 RHPZ 频率 f_{RHPZ} 的 1/5。然后在以下各节中计算了 R_C 、 C_C 和 C_P 的环路补偿网络值。

2. 设置补偿电阻器 R_C 。

- 将 f_Z 设定在 f_C 以下，当频率高于 f_C 时， $R_C \parallel R_{EA}$ 约等于 R_C ，因此 $R_C \times G_{EA}$ 将设定补偿增益。在 f_Z 处设置补偿增益 $K_{COMP-dB}$ 会导致总环路增益 $T(s) = G_{PS(s)} \times H_{EA(s)} \times H_e(s)$ 在 f_C 处为零。
- 因此，为了使单极滚降频率近似达到 f_{P2} ，应重新整理方程式 19 以得出 R_C ，使得在 f_C 处的补偿增益 K_{EA} 等于功率级波特图在频率 f_C 读取的增益 K_{PS} 的负值，或者更简单地说：

$$K_{EA}(s) = 20 \times \log\left(G_{EA} \times R_C \times \frac{R_{DOWN}}{R_{UP} + R_{DOWN}}\right) = -K_{PS}(f_C) \quad (19)$$

其中

- K_{EA} 是误差放大器网络增益
- K_{PS} 是功率级增益
- G_{EA} 是放大器的跨导， G_{EA} 的典型值 = 175 μ A/V

3. 设置补偿零点电容器 C_C 。

- 将补偿零点置于 R_{OUT} 、 C_{OUT} 的功率级极点位置，从而得到：

$$f_Z = \frac{1}{2\pi \times R_C \times C_C} \quad (20)$$

- 设置 $f_Z = f_P$ 并得到：

$$C_C = \frac{R_{OUT} \times C_{OUT}}{2 \times R_C} \quad (21)$$

4. 设置补偿极点电容器 C_P 。

- 将补偿极点放置在 R_{ESR} 和 C_{OUT} 产生的零点处。消除 ESR 零点的不利影响很有用。

$$f_{P2} = \frac{1}{2\pi \times R_C \times C_P} \quad (22)$$

$$f_{ESR} = \frac{1}{2\pi \times R_{ESR} \times C_{OUT}} \quad (23)$$

- 设置 $f_{P2} = f_{ESR}$ 并得到：

$$C_P = \frac{R_{ESR} \times C_{OUT}}{R_C} \quad (24)$$

- 如果计算得出的 C_P 值小于 10pF，则可以忽略该值。


设计大于 45° 相位裕度和大于 6dB 增益裕度的环路，可消除线路和负载瞬态期间的输出电压振铃。对于此设计示例， $R_C = 61.9k\ \Omega$ 、 $C_C = 680pF$ 。

8.2.2.7 选择自举电容器

BST 和 SW 引脚间的自举电容器提供栅极电流，在每个周期的导通期间为高侧 FET 器件栅极供电，并为自举电容器提供电荷。自举电容器的建议值为 20nF 至 200nF。 C_{BST} 必须为高品质、低 ESR 陶瓷电容器，置于器件引脚上，尽量减少布线电感导致的瞬时电压的潜在危害。本设计示例选择了 100nF 的值。


8.2.3 应用曲线

典型条件 $V_{IN} = 3V$ 至 $5V$ 、 $V_{OUT} = 11V$ 、温度 = $25^{\circ}C$ (除非另有说明)




$V_{IN} = 3.3V$ $V_{OUT} = 11V$ 模式 = 自动 PFM
 $L = 1\mu H$ $C_{OUT} = 3 \times 10\mu F$

图 8-3. 负载为 200mA 时的稳态性能




$V_{IN} = 3.3V$ $V_{OUT} = 11V$ 模式 = 自动 PFM
 $L = 1\mu H$ $C_{OUT} = 3 \times 10\mu F$

图 8-4. 负载为 10mA 时的稳态性能




$V_{IN} = 3.3V$ $V_{OUT} = 11V$ 模式 = 自动 PFM
 $L = 1\mu H$ $C_{OUT} = 3 \times 10\mu F$

图 8-5. 由 EN 启动，负载 = 16Ω




$V_{IN} = 3.3V$ $V_{OUT} = 11V$ 模式 = 自动 PFM
 $L = 1\mu H$ $C_{OUT} = 3 \times 10\mu F$

图 8-6. 由 EN 关断，负载 = 12.5Ω



$V_{IN} = 3.3V$ $V_{OUT} = 11V$ 模式 = 自动 PFM
 $L = 1\mu H$ $C_{OUT} = 3 \times 10\mu F$

图 8-7. 瞬态负载，在 $100mA/\mu s$ 下为 200mA 至 400mA



$V_{IN} = 3.3V$ $V_{OUT} = 11V$ 模式 = 自动 PFM
 $L = 1\mu H$ $C_{OUT} = 3 \times 10\mu F$

图 8-8. 短路输出

8.3 电源相关建议

这些器件经设计可在 2.7V 至 5.5V 的输入电源电压范围内运行。该输入电源必须经过良好调节。如果输入电源距离 TPS61371 转换器超过几英寸，则除了陶瓷旁路电容器之外，可能需要使用大容量电容。通常，选择电容值为 47 μ F 的电解电容器。

8.4 布局

8.4.1 布局指南

基本的 PCB 电路板布局布线需要将敏感信号与电源路径分离。如果未仔细布局，稳压器可能会出现不稳定或噪声问题。

为了在设计良好的电路板中获得良好的性能，建议考虑以下检查清单：

1. 尽可能缩短从芯片输出端、输出电容器到芯片 GND 的高电流路径。该环路包含高 di/dt 开关电流（每安培纳秒），并且很容易传导高频噪声。
2. 尽量减小连接到 SW 引脚的所有布线的长度和面积，并始终在开关稳压器下方使用接地平面，以最大限度地减少平面间耦合。
3. 为输入和输出电容器使用大容量电容器和较小且串联阻抗较低的陶瓷电容器的组合。将较小的电容器放置在更靠近 IC 的位置，以便为噪声去耦提供低阻抗路径。
4. 接近 IC 的接地区域必须提供足够的散热面积。将宽电源总线（例如， V_{OUT} 、SW、GND）连接到大面积覆铜区或连接到底层或内部层接地层，使用过孔增强散热。
5. 将输入电容器靠近 V_{IN} 引脚和 PGND 引脚放置，以减少输入电源纹波。
6. 将反馈和补偿网络等噪声敏感网络放置在远离 SW 布线的位置。
7. 使用单独的接地迹线连接反馈和环路补偿电路。将此接地迹线单点连接至主电源接地，以最大限度地减少循环电流。

8.4.2 布局示例




图 8-9. 建议布局

8.4.2.1 散热注意事项

在薄型和细间距表面贴装封装中实现集成电路通常需要特别注意功率耗散。许多取决于系统的问题（如热耦合、空气流量、添加的散热器和对流表面）以及其他发热元件的存在会影响给定元件的功率耗散限制。

以下是增强热性能的两​​种基本方法：

- 增强 PCB 设计的散热能力
- 改善 PCB 与元件之间的热耦合

由于便携式设计的功耗要求越来越重要，设计人员必须在效率、功率耗散和设计尺寸之间实现最佳平衡。由于集成化和小型化，结温可能会显著升高，从而可能导致应用行为异常（即过早热关断或最坏情况下会降低器件可靠性）。结至环境热阻与应用和电路板布局布线密切相关。对于存在较高最大功率耗散的应用，必须特别注意电路板设计中的散热问题。确保器件工作结温 (T_J) 低于 125°C 。

9 器件和文档支持

9.1 器件支持

9.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

HotRod™ and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

日期	修订版本	注释
April 2026	*	初始发行版

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS61371VARR	Active	Production	WQFN-HR (VAR) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-	1371

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS61371VARR	WQFN-HR	VAR	14	3000	180.0	8.4	2.8	2.8	1.0	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS61371VARR	WQFN-HR	VAR	14	3000	210.0	185.0	35.0



4231113/A 08/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


VAR0014A

WQFN-HR - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 25X



4231113/A 08/2024

NOTES: (continued)


3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

VAR0014A

WQFN-HR - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 25X

4231113/A 08/2024

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月