


TPS37100-Q1、TPS37102-Q1 具有集成缓冲器以测量电源电压的汽车 105V 5 μ A 窗口、过压或欠压监控器

1 特性

- 具有符合 AEC-Q100 标准的下列特性：
 - 器件温度等级 1：-40°C 至 +125°C 环境温度 T_A
- 符合 ASIL D 功能安全标准 (适用于 TPS37102-Q1)
 - 可帮助进行 ISO 26262 系统设计的文档
 - 系统可满足 ASIL D 等级要求
 - 硬件可满足 ASIL D 等级要求
- 功能安全型 (TPS37100-Q1)
 - 提供协助功能安全系统设计的文件
- 宽电源电压范围：3V 至 105V
- 低静态电流：5 μ A
- 高阈值精度：1.1% (最大值)
- SENSE 上的 -95V 反极性保护
- 对 24V/48V 系统的 5 μ s 快速 UV/OV 监控
- 用于测量电源电压的集成缓冲器 (AOUT) 和使能引脚
- 固定和可编程释放延时时间
- 固定和可编程检测延时时间
- 开漏、低电平有效输出：OUT A 和 OUT B
- TPS37102-Q1 具有 BIST 和锁存功能

2 应用

- 电池管理单元
- 直流/直流转换器系统
- 两轮车和三轮车牵引驱动
- 低压电池系统
- 牵引逆变器



典型应用电路

3 说明


TPS37100-Q1 和 TPS37102-Q1 是 105V 输入电压监控器，具有低静态电流 (5 μ A)、快速检测时间和用于测量电源电压的集成缓冲器。该器件系列可直接连接到 24V/48V/72V 电池或电压轨，从而持续监控过压 (OV) 或欠压 (UV) 情况。通过广泛的迟滞电压选项，可以忽略电池电压瞬变所导致的错误输出置为无效情况。

TPS37100-Q1 和 TPS37102-Q1 包含两个输出 (OUT A 和 OUT B)，这两个输出用作单独 OV 和 UV 故障监控器，使系统能够根据发生的故障采取不同的操作。此外，AOUT 引脚提供调节后的 SENSE 引脚电压输出，旨在由 ADC 采样以测量电源电压。用户可以根据所选的可订购器件选择所需的比例因子。TPS37102-Q1 附带 BIST，它在启动时实施以验证器件的运行状况，还具有 OUT A 上的可选锁存功能，以帮助系统在发生严重故障时进入安全状态。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽³⁾
TPS37100-Q1	SOT-23 (14) (DYY)	4.1mm × 1.9mm
TPS37102-Q1 ⁽²⁾	SOT-23 (14) (DYY)	4.1mm × 1.9mm

- 如需了解封装详细信息，请参阅数据表末尾的机械制图附录。
- 产品预发布
- 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



典型 I_{DD} 与温度间的关系 (VDD = 48V)



内容

1 特性	1	7.1 概述.....	15
2 应用	1	7.2 功能方框图.....	15
3 说明	1	7.3 特性说明.....	16
4 器件比较	3	8 应用和实施	22
5 引脚配置和功能	5	8.1 应用信息.....	22
6 规格	7	8.2 典型应用.....	22
6.1 绝对最大额定值.....	7	8.3 电源相关建议.....	24
6.2 ESD 等级.....	7	8.4 布局.....	25
6.3 建议运行条件.....	7	9 器件和文档支持	27
6.4 热性能信息.....	7	9.1 接收文档更新通知.....	27
6.5 电气特性.....	8	9.2 支持资源.....	27
6.6 开关特性.....	11	9.3 商标.....	27
6.7 时序要求.....	11	9.4 静电放电警告.....	27
6.8 时序图.....	12	9.5 术语表.....	27
6.9 典型特性.....	14	10 修订历史记录	27
7 详细说明	15	11 机械、封装和可订购信息	27

4 器件比较

图 4-1 显示了 TPS37100-Q1 和 TPS37102-Q1 的部分器件命名规则。并非所有器件名称都遵循此命名规则表。有关按特性、阈值和模拟输出量程分类的每个器件型号的详细细分，请参阅表 4-1 以了解详细信息。有关其他选项的详细信息和供货情况，请联系 TI 销售代表或访问 TI 的 [E2E 论坛](#)。

表 4-1. 器件阈值表

可订购器件名称	功能特性	OV/UV 设置	OUT A/OUT B 设置	延时时间	模拟输出量程
PPS37100Z91DDYYRQ1	模拟输出	$V_{ITN} : 800\text{mV (ADJ)}$ $\text{HYST} : 1\%$	OUT A : V_{ITN} OUT B : V_{ITN}	CTS : 禁用 CTR : 启用	0.75
TPS37100W41DDYYRQ1	模拟输出	$V_{ITP} : 832\text{mV (ADJ)}$ $V_{ITN} : 768\text{mV (ADJ)}$ $\text{HYST} : 1\%$	OUT A : V_{ITP} OUT B : V_{ITN}	CTS : 禁用 CTR : 启用	0.75
TPS37100JI1GDYYRQ1	模拟输出	$V_{ITP} : 56\text{V}$ $V_{ITN} : 36\text{V}$ $\text{HYST} : 1\%$	OUT A : V_{ITP} 和 V_{ITN} OUT B : V_{ITP} 和 V_{ITN}	CTS : 禁用 CTR : 启用	24

1. 所列百分比表示迟滞容差，请参阅节 6.5 以了解更多信息
2. V_{ITN} 或具有 ADJ 的 V_{ITP} 阈值表示由外部电阻分压器设置的可调电压阈值，请参阅节 7.3.2.1 以详细了解如何设置该阈值。

TPS3710 X X X X X DYY R Q1




图 4-1. 器件命名约定

- 有关按器件型号分类的解码表，请参阅表 4-1。
- 可调节 OV 或仅 UV 选项的阈值为 800mV。
- 可调节窗口选项的阈值以 800mV 为中心。
 - 示例：TPS37100W41xDYYRQ1 是一款 ±4% 可调节窗口器件。

$$\text{Overvoltage threshold: } 800\text{mV} \times (1 + 0.04) = 832\text{mV} \tag{1}$$

$$\text{Undervoltage threshold: } 800\text{mV} \times (1 - 0.04) = 768\text{mV} \tag{2}$$
- OUT A/B 标准适用于仅 OV、仅 UV 和窗口选项。OUT A/B 组合仅适用于窗口选项。请参阅节 7.3.3。

5 引脚配置和功能




图 5-1. DYY 封装、

14 引脚 SOT-23、TPS37100-Q1 (顶视图)




图 5-2. DYY 封装、

14 引脚 SOT-23、TPS37102-Q1 (顶视图) 产品预览

表 5-1. 引脚功能

引脚名称	TPS37100-Q1 编号	TPS37102-Q1 编号	I/O	说明
VDD	1	1	I	输入电源电压 ：电源电压引脚。对于有噪声的系统，请使用 0.1μF 电容器旁路至 GND。
SENSE	3	3	I	检测电压 ：将此引脚连接到必须监控的电源轨。有关详细信息，请参阅节 7.3.2。 检测拓扑： 过压 (OV) 或欠压 (UV) 或窗口 (OV + UV)
OUT A	5	5	O	输出 A ：OUT A 置为有效因配置而异，如节 4 所示。有关过压和欠压行为的详细信息，请参阅节 7.3.2。 低电平有效开漏输出需要一个外部上拉电阻器。有关开漏输出的详细信息，请参阅节 7.3.3。 输出拓扑： 开漏低电平有效
OUT B	7	7	O	输出 B ：OUT B 置为有效因配置而异，如节 4 所示。有关过压和欠压行为的详细信息，请参阅节 7.3.2。 低电平有效开漏输出需要一个外部上拉电阻器。有关开漏输出的详细信息，请参阅节 7.3.3。 输出拓扑： 开漏低电平有效
BIST	-	8	O	内置自检 ：当 BIST_EN 引脚上出现逻辑高电平输入时， $\overline{\text{BIST}}$ 置为有效，这将启动内部 BIST 测试。 $\overline{\text{BIST}}$ 在 t_{BIST} 时间后恢复，表示 BIST 成功完成。如果在 BIST 期间出现故障， $\overline{\text{BIST}}$ 保持置为有效的时间会长于 t_{BIST} 。 $\overline{\text{BIST}}$ 低电平有效开漏输出需要一个外部上拉电阻器。有关详细信息，请参阅节 7.3.7。
GND	9	9	-	接地 。GND 引脚必须以电气方式连接到电路板接地。
AOUT	10	10	O	模拟输出 ：AOUT 输出是调节后的 SENSE 引脚电压。TPS37100-Q1 可以通过 AEN 引脚启用或禁用模拟输出。TPS37102-Q1 无法启用或禁用模拟输出，它处于默认配置状态，如表 4-1 所示。 AOUT 需要 0.1μF 以确保输出稳定性。有关详细信息，请参阅节 7.3.6。
AEN	11	-	I	模拟输出启用 ：启用或禁用 AOUT 引脚。逻辑高电平输入会启用 AOUT。逻辑低电平会禁用 AOUT。AEN 引脚具有一个内部 100kΩ 下拉电阻器。
BIST_EN	-	11	I	内置自检使能 ：BIST_EN 上必须出现上升沿输入才能启动 BIST。对于在配置中启用了锁存的型号（如节 4 所示），BIST_EN 会启用或禁用 OUT A 上的锁存。有关详细信息，请参阅节 7.3.7。

表 5-1. 引脚功能 (续)

引脚 名称	TPS37100-Q1 编号	TPS37102-Q1 编号	I/O	说明
CTR	12	12	-	释放延时时间 ：CTR 启用输出 OUT A 和 OUT B 的用户可编程释放延时时间。连接一个外部电容器以实现可调节的延时时间，或使引脚悬空以实现最短延迟。有关详细信息，请参阅节 7.3.4。
CTS	13	13	-	检测延时时间 ：CTS 启用输出 OUT A 和 OUT B 的用户可编程检测延时时间。启用 CTS 时，连接一个外部电容器以实现可调节的延时时间，或使引脚悬空以实现最短延迟。有关详细信息，请参阅节 7.3.5。
NC	2、4、6、8、14	2、4、6、14	-	NC 表示“无连接”。引脚可以保持悬空。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
电压	V_{DD} 、 $V_{SENSE(ADJ)}$ 、 $V_{OUT A}$	-0.3	105	V
电压	$V_{SENSE(Fixed)}$	-95	105	V
电压	V_{AEN} 、 V_{CTS} 、 V_{CTR} 、 $V_{OUT B}$ 、 V_{AOUT} 、 V_{BIST} 、 V_{BIST_EN}	-0.3	6	V
电流	$I_{OUT A}$ 、 $I_{OUT B}$ 、 I_{BIST}		10	mA
输出短路电流 ⁽²⁾	I_{AOUT}	持续		μ A
温度	工作结温, T_J	-40	150	$^{\circ}$ C
温度	工作环境温度, T_A	-40	125	$^{\circ}$ C
温度	贮存温度, T_{stg}	-65	150	$^{\circ}$ C

- (1) 在绝对最大额定值范围外运行可能对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议的工作条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 接地短路。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 ⁽¹⁾	± 2000	V
		充电器件模型 (CDM), 符合 AEC Q100-011 标准	± 750	

- (1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
电压	V_{DD}	3		105	V
电压	V_{SENSE} 、 $V_{OUT A}$	0		105	V
电压	V_{AEN} 、 $V_{OUT B}$ 、 V_{AOUT} 、 V_{BIST} 、 V_{BIST_EN}	0		5.5	V
电流	$I_{OUT A}$ 、 $I_{OUT B}$ 、 I_{BIST}	0		± 5	mA
电流	I_{AOUT}	0		± 20	μ A
T_J	结温 (自然通风温度)	-40		125	$^{\circ}$ C

6.4 热性能信息

热指标 ⁽¹⁾		TPS3710x-Q1		单位
		DYY		
		14 引脚		
$R_{\theta JA}$	结至环境热阻	120.8		$^{\circ}$ C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	54.2		$^{\circ}$ C/W
$R_{\theta JB}$	结至电路板热阻	50.1		$^{\circ}$ C/W
Ψ_{JT}	结至顶部特征参数	2.7		$^{\circ}$ C/W
Ψ_{JB}	结至电路板特征参数	49.7		$^{\circ}$ C/W

热指标 ⁽¹⁾		TPS3710x-Q1	
		DYY	
		14 引脚	
单位			
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标应用手册](#)。

6.5 电气特性

条件为 $V_{DD(MIN)} \leq V_{DD} \leq V_{DD(MAX)}$ 、CTR = CTS = 开路、输出 OUT A 和 OUT B 上拉电阻器 $R_{PU} = 10k\Omega$ 且 $V_{PU} = 5.5V$ 。自然通风条件下的工作温度范围为 $T_A = -40^\circ C$ 至 $125^\circ C$ (除非另有说明)。典型值条件为 $T_A = 25^\circ C$ 且 $V_{DD} = 16V$ 。 V_{IT} 指 V_{ITN} 或 V_{ITP} 。AOUT $C_{Load} = 100nF$ 且 AOUT $V_{OUT} = 2.5V$ 。

参数	测试条件	最小值	典型值	最大值	单位		
VDD							
V_{DD}	电源电压	3		105	V		
UVLO ⁽¹⁾	欠压锁定	V_{DD} 下降至 $V_{DD(MIN)}$ 以下		2.6	V		
UVLO(HYS) ⁽¹⁾	欠压锁定迟滞	V_{DD} 上升至 $V_{DD(MIN)}$ 以上		400	mV		
V_{POR}	上电复位电压 ⁽²⁾ OUT_A	$V_{OL(MAX)} = 300mV$ $I_{OUT A(Sink)} = 15\mu A$		1.4	V		
V_{POR}	上电复位电压 ⁽²⁾ OUT_B	$V_{OL(MAX)} = 300mV$ $I_{OUT B(Sink)} = 15\mu A$		1.4	V		
I_{DD}	流入 VDD 引脚的电源电流	$V_{DD(MIN)} \leq V_{DD} \leq V_{DD(MAX)}$ 模拟输出 = 禁用		5	13	μA	
I_{DD}	流入 VDD 引脚的电源电流	$V_{DD(MIN)} \leq V_{DD} \leq V_{DD(MAX)}$ 模拟输出 = 启用 $I_{AOUT} = 0\mu A$		9	18	μA	
SENSE (输入)							
I_{SENSE}	输入电流	$V_{IT} = 800mV$		300	nA		
I_{SENSE}	输入电流	$V_{IT} = 18V$ 至 $105V$		1.5	8	μA	
V_{ITN}	负向输入阈值 (V_{ITN})	$V_{ITN} = 18V$ 至 $105V$		-1.1	1.1	%	
		$V_{ITN} = 800mV$		-0.8	0.8	%	
V_{ITP}	正向输入阈值 (V_{ITP})	$V_{ITP} = 18V$ 至 $105V$		-1.1	1.1	%	
		$V_{ITP} = 800mV$		-0.8	0.8	%	
V_{HYS}	迟滞精度 ⁽³⁾	$V_{IT} = 18V$ 至 $105V$ V_{HYS} 范围 = 1%		1	1.5	%	
V_{HYS}	迟滞精度 ⁽³⁾	$V_{IT} = 800mV$ V_{HYS} 范围 = 1%		1	1.8	%	
V_{HYS}	迟滞精度 ⁽³⁾	$V_{IT} = 18V$ 至 $105V$ V_{HYS} 范围 = 5%		4.5	5	6	%
V_{HYS}	迟滞精度 ⁽³⁾	$V_{IT} = 800mV$ V_{HYS} 范围 = 5%		4.5	5	6	%
V_{HYS}	迟滞精度 ⁽³⁾	$V_{IT} = 18V$ 至 $105V$ V_{HYS} 范围 = 10%		9	10	11	%
V_{HYS}	迟滞精度 ⁽³⁾	$V_{IT} = 800mV$ V_{HYS} 范围 = 10%		9	10	11	%
OUT A 和 OUT B (输出)							
$I_{lkg(OUT A)}$	开漏漏电流	$V_{OUT A} = 5.5V$ $V_{ITN} < V_{SENSE} < V_{ITP}$		900	nA		
		$V_{OUT A} = 105V$ $V_{ITN} < V_{SENSE} < V_{ITP}$		900	nA		

6.5 电气特性 (续)

条件为 $V_{DD(MIN)} \leq V_{DD} \leq V_{DD(MAX)}$ 、CTR = CTS = 开路、输出 OUT A 和 OUT B 上拉电阻器 $R_{PU} = 10k\Omega$ 且 $V_{PU} = 5.5V$ 。自然通风条件下的工作温度范围为 $T_A = -40^\circ C$ 至 $125^\circ C$ (除非另有说明)。典型值条件为 $T_A = 25^\circ C$ 且 $V_{DD} = 16V$ 。 V_{IT} 指 V_{ITN} 或 V_{ITP} 。 $AOUT C_{Load} = 100nF$ 且 $AOUT V_{OUT} = 2.5V$ 。

参数		测试条件	最小值	典型值	最大值	单位
$V_{OL(OUT A)}$	低电平输出电压	$3V \leq V_{DD} \leq 105V$ $I_{OUT A} = 2.7mA$			350	mV
$I_{lkg(OUT B)}$	开漏漏电流	$V_{OUT B} = 5.5V$ $V_{ITN} < V_{SENSE} < V_{ITP}$			300	nA
$V_{OL(OUT B)}$	低电平输出电压	$3V \leq V_{DD} \leq 105V$ $I_{OUT B} = 5mA$			300	mV
电容器时序 (CTS、CTR)						
R_{CTR}	内部电阻 (CTR)		2960	3700	4440	K Ω
R_{CTS}	内部电阻 (CTS)		2960	3700	4440	K Ω
模拟输出						
I_{OUT}	输出缓冲器电流, 灌电流和拉电流		-20		+20	μA
I_{SC}	短路电流。			450		μA
压摆率	电流压摆率			50		mA/ms
V_{IL_EN}					500	mV
V_{IH_EN}			1300			mV
$V_{AOUT(Min)}$	AOUT 范围		0.35			V
$V_{AOUT(Max)}$	AOUT 范围	$V_{DD} - V_{DO} < 5V$		$V_{DD} - V_{DO}$		V
$V_{AOUT(Max)}$	AOUT 范围	$V_{DD} - V_{DO} \geq 5V$		5		V
V_{DO}	压降	$I_{AOUT} = 0\mu A$			0.41	V
V_{DO}	压降	$I_{AOUT} = 20\mu A$			0.41	V
	精度 25 $^\circ C$	$I_{AOUT} = 0\mu A$, $T_A = 25^\circ C$ 模拟输出量程 = 0.75	-0.3		0.3	%
	过温精度	$I_{AOUT} = 0\mu A$ $3V > V_{AOUT} \geq 0.5V$	-1		1	%
	过温精度	$I_{AOUT} = 0\mu A$ $0.5V \geq V_{AOUT}$	-2		2	%
	线性调整率	$V_{DD} = 3V$ 至 $105V$	-0.1		0.1	%
	负载调整 (拉电流)	$I_{AOUT} = 0\mu A$ 至 $20\mu A$			0.03	%/ μA
	负载调整 (灌电流)	$I_{AOUT} = 0\mu A$ 至 $-20\mu A$			0.03	%/ μA
C_{OUT}	确保稳定性的输出缓冲电容器	ESR = 5m Ω 至 20m Ω	0.07	0.1	0.13	μF
	响应时间	90% 的 SENSE 输入到 0.7% 的 V_{AOUT} 精度		2		ms
	导通 (EN) 时间	$I_{AOUT} = 0\mu A$,		1.5		ms
$I_{lkg(BIST_OD)}$	开漏漏电流	$V_{BIST} = 5.5V$ $V_{ITN} < V_{SENSE} < V_{ITP}$			300	nA
V_{BIST_OL}	低电平输出电压	$3V \leq V_{DD} \leq 105V$ $I_{BIST(Sink)} = 5mA$			300	mV
V_{BIST_EN}	BIST_EN 引脚逻辑低电平输入				500	mV
V_{BIST_EN}	BIST_EN 引脚逻辑高电平输入		1300			mV

- 当 V_{DD} 电压降至 $UVLO$ 以下时, OUT A 和 OUT B 会被置为有效, 直至达到 V_{POR} 。 V_{DD} 压摆率 $\leq 1V/\mu s$
- V_{POR} 是受控输出状态下的最小 V_{DD} 电压。低于 V_{POR} 时, 无法确定输出。 V_{DD} 压摆率 $\leq 1V/\mu s$

(3) 迟滞与 V_{ITP} 和 V_{ITN} 电压阈值相关。 V_{ITP} 具有负迟滞， V_{ITN} 具有正迟滞。

6.6 开关特性

条件为 $V_{DD(MIN)} \leq V_{DD} \leq V_{DD(MAX)}$ 、 $CTR = CTS =$ 开路、输出 OUT A 和 OUT B 上拉电阻器 $R_{PU} = 10k\Omega$ 且 $V_{PU} = 5.5V$ 。自然通风条件下的工作温度范围为 $T_A = -40^\circ C$ 至 $125^\circ C$ (除非另有说明)。典型值条件为 $T_A = 25^\circ C$ 且 $V_{DD} = 16V$ 。 V_{IT} 指 V_{ITN} 或 V_{ITP} 。AOUT $C_{Load} = 100nF$ 且 AOUT $V_{OUT} = 2.5V$ 。

参数		测试条件	最小值	典型值	最大值	单位
常用开关参数						
$t_{CTR(OUT A)}$	释放延时时间 (CTR) ⁽¹⁾	$V_{IT} = 18V$ 至 $100V$, $C_{CTR} =$ 开路 迟滞产生 20% 过驱		500		μs
$t_{CTR(OUT A)}$	释放延时时间 (CTR) ⁽¹⁾	$V_{IT} = 800mV$, $C_{CTR} =$ 开路 迟滞产生 20% 过驱		500		μs
$t_{CTR(OUT B)}$	释放延时时间 (CTR) ⁽¹⁾	$V_{IT} = 18V$ 至 $100V$, $C_{CTR} =$ 开路 迟滞产生 20% 过驱		500		μs
$t_{CTR(OUT B)}$	释放延时时间 (CTR) ⁽¹⁾	$V_{IT} = 800mV$, $C_{CTR} =$ 开路 迟滞产生 20% 过驱		500		μs
t_{CTS}	检测延时时间 ^{(2) (4)}	$V_{ITP} = 800mV$, $CTS =$ 禁用 V_{IT} 产生 20% 过驱			3	μs
		$V_{ITN} = 800mV$, $CTS =$ 禁用 V_{IT} 产生 20% 过驱			5	μs
		$V_{ITP} = 18V$ 至 $100V$, $CTS =$ 禁用 V_{IT} 产生 20% 过驱		6	10	μs
		$V_{ITN} = 18V$ 至 $100V$, $CTS =$ 禁用 V_{IT} 产生 20% 过驱		6	10	μs
		$V_{IT} = 800mV$, $C_{CTS} =$ 开路 ⁽⁵⁾ V_{IT} 产生 20% 过驱		75	100	μs
		$V_{IT} = 18V$ 至 $100V$, $C_{CTS} =$ 开路 ⁽⁵⁾ V_{IT} 产生 20% 过驱		75	120	μs
t_{SD}	启动延迟 ⁽³⁾	$C_{CTR} =$ 开路		1		ms
t_{BIST}	BIST 测试时间				2.5	ms

- (1) **CTR 释放检测延时时间：**
过压低电平有效输出测量范围为 $V_{ITP} - HYS$ 至 V_{OH}
欠压低电平有效输出测量范围为 $V_{ITN} + HYS$ 至 V_{OH}
- (2) **CTS 感测检测延时时间：**
低电平有效输出测量范围为 V_{IT} 至 V_{OL} (或 V_{Pullup})
- (3) 在上电序列期间, V_{DD} 必须达到或高于 $V_{DD(MIN)}$ 并至少维持 t_{SD} 的时间, 输出才能处于正确状态。
- (4) 此参数根据设计和/或表征确定, 而未经生产测试。
- (5) $C_{CTS} =$ 开路假设引脚上存在低于 $20pF$ 的寄生电容。


6.7 时序要求

条件为 $V_{DD(MIN)} \leq V_{DD} \leq V_{DD(MAX)}$ 、 $CTR = CTS =$ 开路、输出 OUT A 和 OUT B 上拉电阻器 $R_{PU} = 10k\Omega$ 且 $V_{PU} = 5.5V$ 。自然通风条件下的工作温度范围为 $T_A = -40^\circ C$ 至 $125^\circ C$ (除非另有说明)。典型值条件为 $T_A = 25^\circ C$ 且 $V_{DD} = 16V$ 。 V_{IT} 指 V_{ITN} 或 V_{ITP} 。AOUT $C_{Load} = 100nF$ 且 AOUT $V_{OUT} = 2.5V$ 。

参数		测试条件	最小值	典型值	最大值	单位
常见时序参数						
t_{GI_SNS}	检测干扰 ⁽¹⁾	10% 过驱, 固定阈值, $CTS =$ 禁用		1.2		μs
t_{GI_SNS}	检测干扰 ⁽¹⁾	10% 过驱, 固定阈值, $CTS =$ 启用, $CTS = 20pF$		65		μs


- (1) $Overdrive \% = [(V_{SENSE} / V_{IT}) - 1] \times 100\%$ (3)
 V_{IT} 指 V_{ITN} 或 V_{ITP}

6.8 时序图



- A. OUT A 和 OUT B 引脚通过外部上拉电阻器连接到上拉电压。
 B. 请注意，图 6-1 展示了 V_{DD} 下降压摆率较慢或 V_{DD} 衰减时间远大于传播检测延迟 (t_{CTR}) 时间。

图 6-1. SENSE 欠压 (UV) 时序图



- A. OUT A 和 OUT B 引脚通过外部上拉电阻器连接到上拉电压。
 B. 请注意，图 6-2 展示了 VDD 下降压摆率较慢或 VDD 衰减时间远大于传播检测延迟 (t_{CTR}) 时间。

图 6-2. SENSE 过压 (OV) 时序图

6.9 典型特性

典型特性显示了 TPS3710x-Q1 器件的典型性能。测试条件为 $T_A = 25^\circ\text{C}$ 、 $R_{PU} = 10\text{k}\Omega$ 、 $C_{Load} = 10\text{pF}$ 、AOOUT $C_{Load} = 100\text{nF}$ 且 AOOUT $V_{OUT} = 2.5\text{V}$ (除非另有说明)。 V_{IT} 指 V_{ITN} 或 V_{ITP} 。




图 6-3. AOOUT 禁用状态下典型 I_{DD} 与温度间的关系 ($V_{DD} = 48\text{V}$)




图 6-4. AOOUT 启用状态下典型 I_{DD} 与温度间的关系 ($V_{DD} = 48\text{V}$)




图 6-5. 典型可调节 V_{IT} 精度与温度间的关系




图 6-6. 典型固定 V_{IT} 精度与温度间的关系




图 6-7. 典型 V_{IT} 1% 迟滞与温度间的关系




图 6-8. 典型 V_{IT} 5% 迟滞与温度间的关系

7 详细说明

7.1 概述

TPS3710x-Q1 是高压和低静态电流电压监控器系列，具有过压和欠压阈值电压、延迟时序、内置自检（仅 TPS37102-Q1）和 AOUT。TPS3710x-Q1 过压和欠压阈值特定于器件，提供可调阈值或固定阈值。可调阈值选项使用外部电阻梯以在 SENSE 引脚上用作分压器，该分压器使用内部 800mV 阈值来触发过压和/或欠压故障。将可调选项与外部电阻器一起使用的好处是，这比固定内部阈值型号的反应速度更快。TPS3710x-Q1 固定阈值选项采用成分压器，无需外部电阻器，并且降低了总电流消耗。

VDD、SENSE 和 OUT A 引脚可支持 105V 连续运行。SENSE 仅对固定阈值选项提供 -95V 反极性保护。VDD、SENSE、OUT A 和 OUT B 引脚的电压电平相互独立。提供固定和可编程检测和释放延时时间选项，以避免错误置为有效和错误置为无效。

AOUT 引脚提供来自 SENSE 的经调节输出电压，用于固定和可调选项。AOUT 引脚旨在与 ADC 一起进行采样以测量电源电压。AOUT 和监控器组合简化了低压 ADC 的高压电源轨监控。

7.2 功能方框图




图 7-1. 固定阈值功能方框图




图 7-2. 可调阈值功能方框图

7.3 特性说明

7.3.1 输入电压 (VDD)

3V 至 105V VDD 工作电压范围。此器件不需要输入电源电容器；但是，如果输入电源存在噪声，良好的模拟做法是在 VDD 和 GND 之间放置一个 0.1 μ F 电容器。

为了使器件能够正常工作，VDD 需要至少在启动延时时间 (t_{SD}) 内恰好为或高于 $V_{DD(MIN)}$ 。

VDD 电压与 V_{SENSE} 、 $V_{OUT A}$ 和 $V_{OUT B}$ 无关，这意味着 VDD 可以高于或低于其他引脚。

7.3.1.1 欠压锁定 ($V_{POR} < V_{DD} < UVLO$)

当 V_{DD} 上的电压低于 UVLO 电压但高于上电复位电压 (V_{POR}) 时，无论 SENSE 引脚上的电压如何，OUT A、OUT B 和 \overline{BIST} 引脚都将置为有效。

7.3.1.2 上电复位 ($V_{DD} < V_{POR}$)

当 VDD 电压低于上电复位电压 (V_{POR}) 时，输出信号未定义，不能用于实现器件正常运行。

7.3.2 SENSE

SENSE 引脚连接至要监控的电源轨。每个器件上的 SENSE 引脚配置为监控过压 (OV)、欠压 (UV) 或窗口 (OV 和 UV) 条件。TPS3710x-Q1 器件包含内置迟滞，可提供抗噪性并确保稳定运行。

尽管在大多数情况下不是必需的，但设计人员可以使用 t_{CTS} ，或在 SENSE 输入端放置一个 10nF 至 100nF 旁路电容器，以便降低对受监控信号上瞬态电压的敏感度。SENSE 可直接连接至 VDD 引脚。

7.3.2.1 可调电压阈值

节 7.3.2.1 展示了一个有关如何使用外部电阻分压器调节电压阈值的示例。可以根据所需的电压阈值和器件型号来计算电阻值。可调电压阈值型号会绕过内部电阻梯。

例如，考虑使用 TPS37100Z91DDYYRQ1 型号仅监测 48V 电压轨 V_{MON} 是否存在欠压 (UV)。监测的 UV 阈值表示为 V_{MON-} ，这是器件将复位置为有效时所需的电压。对于此示例， $V_{MON-} = 40V$ 。要将欠压复位置为有效，SENSE 引脚的电压 V_{SENSE} 需要等于或低于输入正向阈值 V_{ITN} 。对于此示例型号， $V_{SENSE} = V_{ITN} = 0.8V$ 。使用 R_1 和 R_2 ，可以在方程式 4 中看到 V_{MON-} 和 V_{SENSE} 之间的相关性。假设 $R_2 = 2k\Omega$ ，则可以计算出 $R_1 = 98k\Omega$ 。

$$V_{SENSE} = V_{MON-} \times [R_2 \div (R_1 + R_2)] \quad (4)$$

TPS37100Z91DDYYRQ1 具有特定于型号的 1% 电压阈值迟滞。要使复位信号被置为无效， V_{MON} 必须高于 $V_{ITN} + V_{HYS}$ 。在此示例型号中，选择了 1% 的电压阈值迟滞。因此，当复位信号被置为无效时， V_{MON} 等于 40.4V。




图 7-3. 可通过外部电阻分压器调节电压阈值

7.3.2.2 SENSE 迟滞

TPS3710x-Q1 器件在 UV 和 OV 阈值附近提供内置迟滞，从而避免错误的 OUT A 和 OUT B 置为无效。迟滞与阈值电压相反；对于过压选项，迟滞从正向阈值 (V_{ITP}) 中减去；对于欠压选项，迟滞与负向阈值 (V_{ITN}) 相加。图 7-4 和图 7-5 突出显示了基于具有标准 OUT A/B 的窗口型号的 OUT A 和 OUT B 行为。




图 7-4. 迟滞 (过压低电平有效)

图 7-5. 迟滞 (欠压低电平有效)

表 7-1. 常见的可调阈值迟滞查询表

可调阈值	目标		器件迟滞选项
	拓扑	释放电压 (V)	
800mV	过压	792mV	-1%
800mV	过压	760mV	-5%
800mV	过压	720mV	-10%
800mV	欠压	808mV	1%
800mV	欠压	840mV	5%
800mV	欠压	880mV	10%

表 7-1 显示了 TPS3710x-Q1 800mV 可调型号的迟滞示例。

已知迟滞电压的大小，欠压 (UV) 通道的释放电压为 ($V_{ITN} + V_{HYS}$)，对于过压 (OV) 通道，为 ($V_{ITP} - V_{HYS}$)。

欠压 (UV)

$$V_{ITN} = 800\text{mV}$$

$$\text{电压迟滞 } (V_{HYS}) = 1\% = 8\text{mV}$$

$$\text{释放电压} = V_{ITN} + V_{HYS} = 808\text{mV}$$

过压 (OV)

$$V_{ITP} = 800\text{mV}$$

$$\text{电压迟滞 } (V_{HYS}) = 1\% = 8\text{mV}$$

$$\text{释放电压} = V_{ITP} - V_{HYS} = 792\text{mV}$$

7.3.2.3 反极性保护

SENSE 仅对固定阈值选项提供 -95V 反极性保护。可调阈值选项不提供反极性保护。

7.3.3 输出逻辑配置

TPS3710x-Q1 是一款单通道器件，具有单路输入 SENSE 引脚和双路输出 OUT A 和 OUT B 引脚。OUT A 和 OUT B 引脚仅适用于开漏低电平有效拓扑。

7.3.3.1 开漏

开漏输出引脚需要一个外部上拉电阻器来将电压保持在高电平，从而达到所需的电压逻辑。将上拉电阻器连接到适当的电压轨，使输出端能够以正确的接口电压电平连接到其他器件。

要选择合适的上拉电阻器，请考虑电气特性中提供的系统 V_{OH} 和开漏漏电流 (I_{lkq})，高电阻值具有较高压降，会影响输出电压高电平。开漏输出能够作为线与逻辑与其他开漏信号 (如另一 TPS3710x-Q1 开漏输出引脚) 连接。

7.3.3.2 低电平有效 (OUT A 和 OUT B)

只要 SENSE 电压处于正常运行的阈值范围内且 VDD 电压高于 UVLO，OUT A 和 OUT B (低电平有效) 就会保持高压 (V_{OH} 置为无效)。

标准：对于窗口 (过压 + 欠压) 标准输出型号，要将 OUT A 或 OUT B 置为有效，检测引脚需要满足以下条件之一：

- 对于 OUT A，SENSE 电压需要越过上限 (V_{ITP})。
- 对于 OUT B，SENSE 电压需要越过下限 (V_{ITN})。

组合：对于窗口 (过压 + 欠压) 组合输出型号，要将 OUT A 和 OUT B 置为有效，检测引脚需要满足以下条件之一：

- SENSE 电压需要越过上限 (V_{ITP})。
- SENSE 电压需要越过下限 (V_{ITN})。

标准：对于仅欠压型号，要将 OUT A 或 OUT B 置为有效，检测引脚需要满足以下条件：

- 对于 OUT A 和 OUT B，SENSE 电压需要越过下限 (V_{ITN})。

标准：对于仅过压型号，要将 OUT A 或 OUT B 置为有效，检测引脚需要满足以下条件：

- 对于 OUT A 和 OUT B，SENSE 电压需要越过上限 (V_{ITP})。

7.3.4 用户可编程释放延时时间

TPS3710x-Q1 具有可通过外部电容器调节的释放延时时间。

- CTR 上的电容器对输出的置为无效释放时间进行编程。
- 此引脚上没有电容器可提供由节 6.6 中的 t_{CTR} 指示的最快释放延时时间。
- 某些型号使用固定的内部延时时间。查看表 4-1 以验证特定于型号的时序。

7.3.4.1 置为无效延时时间配置

电容器释放延时时间 (t_{CTR}) 在 OUT A 和 OUT B 从故障状态 (V_{OL}) 转换为非故障状态 (V_{OH}) 时发生。可以通过在 CTR 引脚和 GND 之间连接一个电容器来对延时时间 (t_{CTR}) 进行编程。对于 SENSE 在 OUT A 和 OUT B 恢复后发生故障的情况，TPS3710x-Q1 可确保 CTR 电容器在开始恢复序列之前完全放电。这样可确保在连续故障下保持编程的 CTR 时间。

方程式 5 提供了外部电容器 $C_{CTR_EXT (typ)}$ 与延时时间 $t_{CTR (typ)}$ 间的关系。

$$t_{CTR (typ)} = R_{CTR (typ)} \times C_{CTR_EXT (typ)} + t_{CTR (CTR = open)} \quad (5)$$

$R_{CTR (typ)}$ = 以千欧姆 (k Ω) 为单位

$C_{CTR_EXT (typ)}$ = 以微法拉 (μ F) 为单位

$t_{CTR (typ)}$ = 以毫秒 (ms) 为单位

释放延时时间根据三个变量而异：外部电容器 (C_{CTR_EXT})、节 6.5 中提供的 CTR 引脚内部电阻 (R_{CTR}) 和节 6.7 中提供的常数 (t_{CTR} (CTR = 开路))。方程式 6 和方程式 7 展示了因该常数而产生的最小和最大变化值：

$$t_{CTR (min)} = R_{CTR (min)} \times C_{CTR_EXT (min)} + t_{CTR (CTR = open)} \quad (6)$$

$$t_{CTR (max)} = R_{CTR (max)} \times C_{CTR_EXT (max)} + t_{CTR (CTR = open)} \quad (7)$$

CTR 引脚上的电容器没有限制。如果电容值过大，会因电容器漏电和系统噪声而导致充电 (上升时间) 非常慢，从而导致内部电路使 OUT A 或 OUT B 保持有效。

*电容器上的泄漏会影响释放延时时间的精度。

7.3.5 用户可编程检测延迟

TPS3710x-Q1 通过外部电容器实现可调节检测释放延时时间。

- CTS 上的电容器对输出的检测延时时间进行编程。
- 启用 T_{CTS} 时，此引脚上没有电容器可提供由节 6.7 中的 t_{CTS} 指示的最快检测延时时间。
- 某些 TPS3710x-Q1 型号具有可选的固定内部延时时间，可禁用 CTS 引脚并提供最快的检测时间 (5 μ s)。查看节 4 以验证特定于型号的功能。

7.3.5.1 检测延时时间配置

检测延时时间 (t_{CTS}) 是将 SENSE 引脚上的故障计为有效故障并将 OUT A 和 OUT B 置为有效所需的最短时间。可通过在 CTS 引脚和 GND 之间连接电容器对延时时间 (t_{CTS}) 进行编程。

方程式 8 提供了外部电容器 $C_{CTS_EXT (typ)}$ 与延时时间 $t_{CTS (typ)}$ 间的关系。

$$t_{CTS (typ)} = R_{CTS (typ)} \times C_{CTS_EXT (typ)} + t_{CTS (CTS = Open)} \quad (8)$$

$R_{CTS (typ)}$ = 以千欧姆 ($k\Omega$) 为单位

$C_{CTS_EXT (typ)}$ = 以微法拉 (μF) 为单位

$t_{CTS (typ)}$ = 以毫秒 (ms) 为单位

检测延迟根据三个变量而异：外部电容器 (C_{CTS_EXT})、节 6.5 中提供的 CTS 引脚内部电阻 (R_{CTS}) 和节 6.5 中提供的常数 (t_{CTS} (CTS = 开路))。方程式 9 和方程式 10 展示了因该常数而产生的最小和最大变化值：

$$t_{CTS (min)} = R_{CTS (min)} \times C_{CTS_EXT (min)} + t_{CTS (CTS = Open)} \quad (9)$$

$$t_{CTS (max)} = R_{CTS (max)} \times C_{CTS_EXT (max)} + t_{CTS (CTS = Open)} \quad (10)$$

TPS3710x-Q1 的建议最大检测延迟电容器为 10 μF ，因为这可确保在发生电压故障时，电容器有足够时间完全放电。此外，电容值过大会导致充电 (上升时间) 非常慢，并且系统噪声会导致内部电路意外跳闸。这会导致延时时间变化，当存在系统噪声时，延迟精度可能会更低。

*电容器上的泄漏会影响检测延时时间的精度。

7.3.6 模拟输出

TPS3710x-Q1 系列包含一个用于测量电源电压的缓冲器。该集成缓冲器在 AOUT 引脚上输出的电压可代表 SENSE 引脚输入电压。与 ADC 配对的 AOUT 引脚可用于直接测量 SENSE 引脚上的电压。AOUT 简化了在使用低电压 ADC 测量高压轨时对于电阻器、电容器和 FET 的外部分立网络的需求。

AOUT 电压取决于模拟输出比例因子。模拟输出比例因子可在表 4-1 中找到。

$$AOUT = SENSE / \text{Analog Out Scale} \quad (11)$$

对于图 7-6，输出通过方程式 12 计算得出。

$$\text{AOUT} = \text{SENSE} / \text{Analog Out Scale} = 1.6\text{V} / 0.75 = 2.133\text{V} \quad (12)$$

AOUT 引脚需要一个 $0.1\mu\text{F}$ 电容器以确保稳定性。请将稳定性电容器尽可能靠近引脚放置。TI 建议在 AOUT 上使用稳定性电容器（即使未使用该功能）。

在某些型号上，也可以使用 AEN 来启用或禁用 AOUT。当 $\text{AEN} > 1.3\text{V}$ 时，AOUT 启用。当 $\text{AEN} < 0.5\text{V}$ 时，AOUT 禁用。AEN 具有 $100\text{k}\Omega$ 下拉电阻器，将默认行为设置为禁用。对于没有 AEN 引脚的型号，AOUT 始终启用。




图 7-6. AOUT 跟随 SENSE 引脚。

7.3.7 内置自检

内置自检 (BIST) 功能仅在 TPS37102-Q1 选项中提供。TPS37100-Q1 没有 BIST。

BIST 内部测试序列通过检查 SENSE 引脚上的内部比较器、带隙电压以及 OUT A 和 OUT B 输出是否存在故障，来验证器件内部信号链的运行状况。

TPS37102-Q1 具有内置自检 (BIST) 功能，可在器件内部运行诊断以监控器件的运行状况。上电期间，BIST 在越过 $V_{\text{DD}(\text{min})}$ 后自动启动。在 BIST 期间， $\overline{\text{BIST}}$ 引脚以及 OUT A 和 OUT B 输出置为低电平有效，如果 BIST 测试成功完成（指示器件中没有内部故障），则它们将置为无效。BIST 和 $\overline{\text{BIST}}$ 置为有效的长度由 t_{BIST} 指定。如果 BIST 未成功，则 $\overline{\text{BIST}}$ 引脚保持置为低电平有效，表示存在内部故障。OUT A 和 OUT B 输出在 $\overline{\text{BIST}}$ 故障时置为有效。在 BIST 期间，器件不会监控 SENSE 引脚是否存在故障，OUT A 和 OUT B 不依赖于 SENSE 引脚电压。

成功执行上电序列后，可以通过 BIST_EN 引脚上的上升沿输入 ($V_{\text{BIST_EN}} > 1.3\text{V}$) 随时启动 BIST。仅当 SENSE 引脚未处于过压或欠压故障模式时， $\overline{\text{BIST}}$ 才会启动且 BIST 引脚置为有效。

7.3.7.1 锁存

TPS37102-Q1 为窗口 (OV 和 UV) 和仅 OV 型号提供可选的输出复位锁存功能，请查看表 4-1 以验证特定于型号的锁存功能。使用具有锁存功能的型号时，锁存在 $V_{\text{BIST_EN}} < 0.5\text{V}$ 时启用，在 $V_{\text{BIST_EN}} > 1.3\text{V}$ 时禁用。BIST_EN 引脚有一个连接到 GND 的内部下拉电阻器，可在启动时启用锁存。启用锁存并发生 OV 故障后，无论 SENSE 引脚上的电压如何，OUT A 都会置为有效并保持此状态。当 $V_{\text{BIST_EN}} > 1.3\text{V}$ 、锁存禁用且 $\text{SENSE} < V_{\text{ITP}} + \text{HYST}$ 时，OUT A 在延迟后置为无效。该延迟取决于 BIST 和 CTR 时序。当 $V_{\text{BIST_EN}} > 1.3\text{V}$ 时，器件处于锁存禁用模式，OUT A 针对 OV 故障置为有效，但不会锁存。




图 7-7. TPS37102 锁存禁用

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

以下各节详细介绍了如何正确使用该器件。该器件具有多种应用和设置，因此许多情况无法在此数据表中详细描述，并且在这些应用下可能有所不同，具体取决于最终应用的要求

8.2 典型应用

8.2.1 设计 1：非电池电源监控

此应用适用于采用 48V 电池的应用中的初始功率级。电池电压通常在 40V 和 55V 之间变化。此外，负载瞬态会导致高达 100V 的电压尖峰。在此设计示例中，我们将重点展示低功耗能力、非电池电源直接电压监控以及处理 100V 瞬态电压的能力。

图 8-1 中的示例展示了 TPS37100-Q1 如何在由同一电源轨供电时监控电池电压。




图 8-1. TPS37100-Q1 具有非电池电源直接监控功能的过压监控器

8.2.1.1 设计要求

此设计需要对 48V 电池电压轨进行电压监控，并且 48V 电池电压轨可能会升高至 100V。当电源电压降至 40V 以下时，会发生欠压故障。

参数	设计要求	设计结果
电源轨电压监控	监控 48V 电源是否存在欠压情况，在 40V 时触发欠压故障。	TPS3710x-Q1 提供高达 100V 的欠压监控。
最大输入功率	在高达 100V 的电源输入下运行。	TPS3710x-Q1 VDD、SENSE、OUT A 引脚可支持高达 105V 的 VDD。
输出逻辑电压	开漏输出拓扑	OUT A 和 OUT B 都是开漏输出。
最大系统电流消耗	电源电压为 48V 典型值时最大 1mA	TPS3710x-Q1 允许 I_Q 保持低电平，并支持高达 100V 电压。可调节型号需要外部电阻器，这会增加功耗。固定阈值型号不需要外部电阻器，这会降低功耗。
常开监控	最大电压监控精度为 1.5%。	TPS3710x-Q1 的最大电压监控精度为 0.8%。

参数	设计要求	设计结果
功能特性	用于遥测的 ADC 监控	TPS3710x-Q1 具有一个 AOOUT 引脚，可由 ADC 采样以进行电压遥测。

8.2.1.2 详细设计过程

此应用的主要优势是能够使用 SENSE 输入直接监测汽车电池上的电压。

通过将 SENSE 输入连接到外部电阻梯，再连接到电池轨，可实现电压轨监控。此示例中使用的 TPS37100-Q1 是可调电压型号，必须在外部设置受监控的阈值电压。需要注意的是，必须选择 TVS 保护二极管，以确保受监控电源轨上的瞬态电压不超过节 6.1 中列出的绝对最大限值。可调阈值型号不在 SENSE 引脚上提供反极性保护。

若要使用此配置，必须根据应用选择器件的特定电压阈值型号。在此配置中，使用的是 TPS37100Z91DDYYRQ1，其参数和特性在表 4-1 中列出。

40V 欠压阈值由 R1 和 R2 设置。假设 $R_2 = 2k\Omega$ ，则可以计算出 $R_1 = 98k\Omega$ 。

AOOUT 引脚需要一个 0.1 μ F 稳定性电容器。在 48V 电压下运行时，AOOUT = 1.6V，可与 MCU 的 3V 或 3.3V ADC 完美搭配。

OUT A 和 OUT B 可以连接到不同的负载。例如，OUT A 可以连接到宽 VIN 直流/直流转换器的使能，而 OUT B 可以连接到 MCU GPIO。

8.2.1.3 应用曲线




图 8-2. TPS3710x-Q1 波形

8.3 电源相关建议

这些器件设计为由电压介于 3V (V_{POR}) 至 105V (最大工作电压) 之间的输入电源供电。良好的模拟设计实践建议将一个最低 0.1 μ F 的陶瓷电容器尽可能靠近 VDD 引脚放置。

8.3.1 功率损耗和器件运行

任何封装的允许功率耗散可衡量器件将热量从电源 (IC 的接合点) 传递到周围环境的最终散热器的能力。因此, 功率耗散取决于环境温度以及芯片结与环境空气之间各种接口上的热阻。

给定封装内器件的最大允许持续功率耗散可使用 [方程式 13](#) 计算:

$$P_{D-MAX} = ((T_{J-MAX} - T_A) / R_{\theta JA}) \quad (13)$$

器件中耗散的实际功率可通过 [方程式 14](#) 表示:

$$P_D = V_{DD} \times I_{DD} + P_{OUT A} + P_{OUT B} \quad (14)$$

$P_{OUT A}$ 和 $P_{OUT B}$ 通过 [方程式 15](#) 或 [方程式 16](#) 计算得出。 $V_{OUT A}$ 和 $V_{OUT B}$ 取决于输出的有效状态。

$$P_{OUT A} = V_{OUT A} \times I_{OUT A} \quad (15)$$

$$P_{OUT B} = V_{OUT B} \times I_{OUT B} \quad (16)$$

[方程式 13](#) 和 [方程式 14](#) 建立了出于散热考虑所导致的最大允许功率耗散、器件上的压降和器件的持续电流能力之间的关系。必须使用这两个公式来确定器件在应用中的理想工作条件。

在功率耗散 (P_D) 较低和/或封装热阻 ($R_{\theta JA}$) 较高的应用中, 可以提高最高环境温度 (T_{A-MAX})。

在功率耗散较高和/或封装热阻较差的应用中, 必须降低最高额定环境温度 (T_{A-MAX})。如 [方程式 17](#) 所示, T_{A-MAX} 取决于应用中的最高工作结温 ($T_{J-MAX-OP} = 125^\circ\text{C}$)、器件封装中允许的最大功率耗散 (P_{D-MAX}) 以及器件/封装的结至环境热阻 ($R_{\theta JA}$):

$$T_{A-MAX} = (T_{J-MAX-OP} - (R_{\theta JA} \times P_{D-MAX})) \quad (17)$$

8.4 布局

8.4.1 布局指南

- 确保与 VDD 引脚的连接具有低阻抗。良好的模拟设计实践是尽可能靠近 VDD 引脚放置一个大于 0.1 μF 的陶瓷电容器。
- 为了进一步提高 SENSE 引脚上的抗噪性能，请搭配使用 CTS 功能和 100pF 电容器，或在 SENSE 引脚上放置一个 10nF 至 100nF 电容器。
- 如果在 CTS 或 CTR 上使用了电容器，请将这些元件尽可能靠近相应的引脚放置。如果电容器可调引脚保持未连接，请确保将引脚上的寄生电容值尽量降至 20pF 以下，因为这会影响 CTS 和 CTR 延迟。
- 为了进一步提高 SENSE 引脚上的抗噪性能，请搭配使用 CTS 功能和 100pF 电容器，或在 SENSE 引脚上放置一个 10nF 至 100nF 电容器。
- 将 AOUT 稳定性电容器尽可能靠近引脚放置。
- 对于开漏输出，请将 OUT A、OUT B 和 BIST 上的上拉电阻器尽可能靠近引脚放置。
- 布置金属走线时，应尽量将高压走线与低压走线分开。如果需要靠近高压走线和低压走线，走线之间的间距必须大于 20mil (0.5mm)。
- 高压金属焊盘或走线与低压金属焊盘或走线的距离不要超过 20mil (0.5mm)。

8.4.2 布局示例

图 8-3 中的布局示例显示了 TPS37100-Q1 如何在印刷电路板 (PCB) 上布置以实现用户定义的延迟。





图 8-3. TPS37100-Q1 建议布局



● Vias used to connect pins for application-specific connections

图 8-4. TPS37102-Q1 建议布局

8.4.3 爬电距离

根据 IEC 60664，爬电距离是两个导电器件间的最短距离，即如图 8-5 所示，高压导电器件与接地器件间的距离，其中忽略悬空导电器件并将其从总距离中减去。




图 8-5. 爬电距离

图 8-5 详细信息

- A = 左侧引脚 (高压)
- B = 中心焊盘 (未在内部连接导电器件，可以悬空或连接到 GND)
- C = 右侧引脚 (低压)
- 爬电距离 = $a + b$

9 器件和文档支持

9.1 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.2 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (September 2024) to Revision A (September 2025)	Page
• 将 TPS37100-Q1 器件状态从“预告信息”更改为“量产数据”	1
• 将数据表状态从“预告信息”更改为“混合量产”	1

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PPS37100Z91DDYYRQ1	Active	Preproduction	SOT-23-THIN (DYY) 14	3000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
PPS37100Z91DDYYRQ1.A	Active	Preproduction	SOT-23-THIN (DYY) 14	3000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
TPS37100W41DDYYRQ1	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	371W41DQ
TPS37100Z91DDYYRQ1	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	371Z91DQ

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TPS37100-Q1 :

- Catalog : [TPS37100](#)

NOTE: Qualified Version Definitions:


- Catalog - TI's standard catalog product




4224643/D 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AB




LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4224643/D 07/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月