

# TPS25752A 针对 供电端 电源应用进行了优化且具有集成电源开关的 USB Type-C® 和 USB PD 控制器

## 1 特性

- 该器件由 USB-IF 进行了 PD3.2 认证
  - TPS25752A TID# : 15343
  - 有关 [PD2.0](#) 与 [PD3.0](#) 的文章
- 针对 USB Type-C PD 源端 (DFP) 电源应用进行了优化
  - 为 TI 直流/直流控制器内置了 I2C 控制
  - 基于网络的 GUI 和预配置固件
  - 有关更详尽的选择指南和入门信息, 请参阅 [www.ti.com/usb-c](http://www.ti.com/usb-c)
- 可编程电源 (PPS) 和可调电压电源 (AVS)
  - 支持 PPS 供电端
  - 独立 PPS 供电端控制 TI 直流/直流转换器
  - 支持 AVS 供电端
- 液体检测
  - 直接在 Type-C 连接器上测量
  - 集成错误处理和保护
- 完全管理的集成电源路径
  - 集成 5V、3A 和 36mΩ 供电开关
  - 集成了欠压和过压保护以及限流功能, 可为 5V/3A 拉电流电源路径提供浪涌电流保护
  - 连接到不兼容的器件时, 26V 耐压 CC 引脚可提供强大的保护
- 其他特性
  - 11 个可配置 GPIO
  - 支持 BC1.2 充电
  - 1 个 I2C 控制器端口
  - 1 个 I2C 目标端口

## 2 应用

- [HMI 面板](#)
- [无线扬声器](#)
- [电源站](#)
- [远程信息处理](#)
- [服务器机架](#)

## 3 说明


TPS25752A 是一款高度集成的独立式 USB Type-C 和电力输送 (PD) 控制器, 针对支持 USB-C PD 电源的应用进行了优化。TPS25752A 集成了全面托管的电源路径与强大的保护功能, 可提供完整的 USB-C PD 应用。TPS25752A 还集成了对直流/直流 IC 的 I2C 控制功能, 从而提高了易用性并缩短了产品上市时间。基于网络的直观 GUI 会使用清晰的方框图和简单的多选题, 通过一些简单问题了解用户的应用需求。最后, GUI 会为用户的应用创建配置映像, 大幅降低 USB PD 应用的复杂度。

### 封装信息

器件型号	封装 <sup>(1)</sup>	封装尺寸 <sup>(2)</sup>
TPS25752A	32-VQFN (RSM)	4.00mm x 4.00mm

(1) 如需了解所有可用封装, 请参阅数据表末尾的可订购产品附录。

(2) 封装尺寸 (长 × 宽) 为标称值, 并包括引脚 (如适用)。



TPS25752A 原理图



## 内容

<b>1 特性</b> .....	<b>1</b>	<b>5.19 典型特性</b> .....	<b>15</b>
<b>2 应用</b> .....	<b>1</b>	<b>6 参数测量信息</b> .....	<b>16</b>
<b>3 说明</b> .....	<b>1</b>	<b>7 详细说明</b> .....	<b>17</b>
<b>4 引脚配置和功能</b> .....	<b>3</b>	7.1 概述.....	17
<b>5 规格</b> .....	<b>5</b>	7.2 功能方框图.....	18
5.1 绝对最大额定值.....	5	7.3 特性说明.....	19
5.2 ESD 等级.....	5	7.4 器件功能模式.....	35
5.3 TPS25752A - 建议运行条件 .....	6	<b>8 应用和实施</b> .....	<b>38</b>
5.4 推荐电容.....	6	8.1 应用信息.....	38
5.5 热性能信息.....	6	8.2 典型应用.....	38
5.6 电源特性.....	7	8.3 电源相关建议.....	42
5.7 功耗.....	7	8.4 布局.....	42
5.8 PP_5V 电源开关特性.....	7	<b>9 器件和文档支持</b> .....	<b>49</b>
5.9 PP_EXT 特性 - TPS25752A .....	8	9.1 器件支持.....	49
5.10 电源路径监控.....	10	9.2 文档支持.....	49
5.11 CC 电缆检测参数.....	10	9.3 接收文档更新通知.....	49
5.12 CC VCONN 参数.....	11	9.4 支持资源.....	49
5.13 CC PHY 参数.....	11	9.5 商标.....	49
5.14 热关断特性.....	12	9.6 静电放电警告.....	49
5.15 ADC 特性.....	12	9.7 术语表.....	49
5.16 输入/输出 (I/O) 特性.....	13	<b>10 修订历史记录</b> .....	<b>49</b>
5.17 BC1.2 特性.....	13	<b>11 机械、封装和可订购信息</b> .....	<b>49</b>
5.18 I2C 要求和特性.....	14		

## 4 引脚配置和功能




图 4-1. TPS25752A QFN 封装，32 引脚（顶视图）

表 4-1. TPS25752A 引脚功能

引脚		类型 <sup>(1)</sup>	复位	说明
名称	编号			
ADCIN1	2	I	高阻态	配置输入。将电阻分压器连接到 LDO_3V3。
ADCIN2	3	I	高阻态	配置输入。将电阻分压器连接到 LDO_3V3。
CC1	24	I/O	高阻态	USB Type-C 的 I/O。使用建议的电容器连接至 GND (C <sub>CC</sub> ) 来滤除噪声。
CC2	25	I/O	高阻态	USB Type-C 的 I/O。使用建议的电容器连接至 GND (C <sub>CC</sub> ) 来滤除噪声。
GATE_VSYS	20	O	高阻态	连接至供电端连接到 VSYS 的 N 沟道 MOSFET
GATE_VBUS	21	O	高阻态	连接至供电端连接到 VBUS 的 N 沟道 MOSFET
GND	11、12、14	—	—	接地。连接地平面。
GPIO0/LD1	5	GPIO	高阻态	通用数字 I/O。可连接引脚，以在 Type-C 连接器上进行液体检测。引脚不使用时接地。
GPIO1	6	GPIO	高阻态	通用数字 I/O。引脚不使用时接地。
GPIO2/LD2	7	GPIO	高阻态	通用数字 I/O。可连接引脚，以在 Type-C 连接器上进行液体检测。引脚不使用时接地。
GPIO3	18	GPIO	高阻态	通用数字 I/O。引脚不使用时接地。
GPIO4/USB_P	22	GPIO	高阻态	通用数字 I/O。引脚可以连接到 D+ 以支持 BC1.2。引脚不使用时接地。
GPIO5/USB_N	23	GPIO	高阻态	通用数字 I/O。引脚可以连接到 D- 以支持 BC1.2。引脚不使用时接地。
GPIO6	31	GPIO	高阻态	通用数字 I/O。引脚不使用时接地。
GPIO7	30	GPIO	高阻态	通用数字 I/O。引脚不使用时接地。
I2Ct_SCL	9	I	高阻态	I2C 目标串行时钟输入。通过一个电阻器连接到上拉电压。不使用时接地。
I2Ct_SDA	8	I/O	高阻态	I2C 目标串行数据。开漏输入/输出。通过一个电阻器连接到上拉电压。不使用时接地。
I2Ct_IRQ	10	O	高阻态	I2C 目标中断。低电平有效。通过一个上拉电阻器连接到外部电压。引脚可以重新配置为 GPIO10。不使用时接地。
I2Cc_SCL	16	O	高阻态	I2C 控制器串行时钟。开漏输出。通过一个电阻器连接到上拉电压。
GPIO11	13	GPIO	高阻态	通用数字 I/O。引脚不使用时接地。
I2Cc_SDA	15	I/O	高阻态	I2C 控制器串行数据。开漏输入/输出。通过一个电阻器连接到上拉电压。
I2Cc_IRQ	17	I	高阻态	I2C 控制器中断。低电平有效。通过一个上拉电阻器连接到外部电压。引脚可以重新配置为 GPIO12。
LDO_1V5	4	O	—	CORE LDO 的输出。使用电容 C <sub>LDO_1V5</sub> 旁路至 GND。该引脚无法向外部电路提供电流。
LDO_3V3	1	O	—	从 VIN_3V3 或 VBUS LDO 切换的电源输出。使用电容 C <sub>LDO_3V3</sub> 旁路至 GND。
PP5V	28、29	I	—	为 VBUS 提供 5V 系统电源，为 CC <sub>y</sub> 引脚提供 VCONN 电源。
VSYS	19	I	—	系统侧高压检测节点。
VBUS	26、27	I/O	—	5V 至 20V 输入。使用电容 C <sub>VBUS</sub> 旁路至 GND。
VIN_3V3	32	I	—	用于内核电路和 I/O 的电源。使用电容 C <sub>VIN_3V3</sub> 旁路至 GND。如果器件仅由 VBUS 供电，则连接至 GND。

(1) I = 输入，O = 输出，I/O = 输入和输出，GPIO = 通用数字输入和输出

## 5 规格

### 5.1 绝对最大额定值

#### 5.1.1 TPS25752A - 绝对最大额定值

在工作自由空气温度范围内 (除非另有说明)<sup>1</sup>

参数		最小值	最大值	单位
输入电压范围 <sup>2</sup>	VIN_3V3	-0.3	4	V
	PP5V	-0.3	6	V
	ADCINx	-0.3	4	V
	VBUS <sup>4</sup>	-0.3	28	V
	CC1、CC2 <sup>4</sup>	-0.5	26	V
	GPIOx	-0.3	6	V
	I2Ct_SCL、I2Ct_SDA	-0.3	4	V
输出电压范围 <sup>2</sup>	LDO_1V5 <sup>3</sup>	-0.3	2	V
	LDO_3V3 <sup>3</sup>	-0.3	4	
拉电流	拉电流或灌电流 VBUS	受内部限制		A
	LDO_3V3、LDO_1V5 的正拉电流	受内部限制		
拉电流	GPIOx	0.005		A
T <sub>J</sub> 工作结温		-40	175	°C
T <sub>STG</sub> 贮存温度		-55	150	°C

- 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命。
- 所有电压值均以网络 GND 为基准。将 GND 引脚直接连接到电路板的 GND 平面。
- 不要对这些引脚施加电压。
- 建议使用击穿电压介于建议最大值和绝对最大值之间的 TVS，例如 TVS2200。

#### 5.1.2 TPS25752A - 绝对最大额定值

参数		最小值	最大值	单位
输出电压范围 <sup>1</sup>	GATE_VBUS、 GATE_VSYS <sup>2</sup>	-0.3	40	V
V <sub>GS</sub>	V <sub>GATE_VBUS</sub> - V <sub>VBUS</sub> 、 V <sub>GATE_SYS</sub> - V <sub>VSYS</sub>	-0.5	12	V

- 所有电压值均以网络 GND 为基准。将 GND 引脚直接连接到电路板的 GND 平面。
- 不要对这些引脚施加电压。

### 5.2 ESD 等级

参数		测试条件	值	单位
V <sub>(ESD)</sub>	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/ JEDEC JS-001 标准，所有引脚 <sup>(1)</sup>	±1000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/ JEDEC JS-002 标准，所有引脚 <sup>(2)</sup>	±500	

- JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

### 5.3 TPS25752A - 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明) <sup>(1)</sup>

参数		最小值	最大值	单位	
$V_I$	输入电压范围 <sup>(1)</sup>	VIN_3V3	3.0	3.6	V
$V_I$	输入电压范围 <sup>(1)</sup>	PP5V	4.9	5.5	V
$V_I$	输入电压范围 <sup>(1)</sup>	VBUS <sup>(2)</sup>	4	22	V
$V_{IO}$	I/O 电压范围 <sup>(1)</sup>	I2Cx_SDA、I2Cx_SCL、 I2Cx_IRQ ADCINx	0	3.6	V
		GPIOx	0	5.5	
		CC1、CC2	0	5.5	
$I_O$	输出电流 (来自 PP5V)	VBUS		3	A
		CC1、CC2		315	mA
$I_O$	输出电流 (来自 LDO_3V3)	GPIOx		1	mA
$I_O$	输出电流 (来自 VBUS LDO)	来自 LDO_3V3 和 GPIOx 的电流之和		5	mA
$T_J$	工作结温		-40	125	°C

(1) 所有电压值均以网络 GND 为基准。所有 GND 引脚都必须直接连接到电路板的 GND 平面。

(2) 将所有 VBUS 引脚短接在一起。

### 5.4 推荐电容

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数 <sup>(1)</sup>		电压额定值	最小值	标称值	最大值	单位
$C_{VIN\_3V3}$	VIN_3V3 上的电容	6.3V	5	10		$\mu$ F
$C_{LDO\_3V3}$	LDO_3V3 上的电容	6.3V	5	10	25	$\mu$ F
$C_{LDO\_1V5}$	LDO_1V5 上的电容	4V	4.5		12	$\mu$ F
$C_{VBUS}$	VBUS 上的电容	25V	1	4.7	10	$\mu$ F
$C_{PP5V}$	PP5V 上的电容	10V	120 <sup>(2)</sup>			$\mu$ F
$C_{CCy}$	CCy 引脚上的电容 <sup>(3)</sup>	6.3V	200	400	480	pF

(1) 电容值不包括任何降额因子。例如, 如果需要 5 $\mu$ F 并且在所需工作电压下外部电容值减少 50%, 则需要的外部电容值为 10 $\mu$ F。

(2) 最小电容是 USB PD (cSrcBulkShared) 的要求。至少将 120 $\mu$ F 直接连接到 PP5V。

(3) 电容包括 Type-C 插座的所有外部电容。

### 5.5 热性能信息

热指标 <sup>(1)</sup>		TPS25752A		单位
		QFN (RSM)		
		32 引脚		
$R_{\theta JA}$	结至环境热阻	30.5		°C/W
$R_{\theta JC}$ (顶部)	结至外壳 (顶部) 热阻	24.5		°C/W
$R_{\theta JC}$	结至电路板 (底部) 热阻	2		°C/W
$R_{\theta JB}$	结至电路板热阻	9.8		°C/W
$\psi_{JT}$	结至顶部特征参数	0.2		°C/W
$\psi_{JB}$	结至电路板特征参数	9.7		°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用报告。

## 5.6 电源特性

在这些条件下运行（除非另有说明）： $3.0V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
<b>VIN_3V3, VBUS</b>						
V <sub>VBUS_UVLO</sub>	VBUS UVLO 阈值	上升	3.6		3.9	V
		下降	3.5		3.8	
		迟滞		0.1		
V <sub>VIN3V3_UVLO</sub>	VIN_3V3 上电所需的电压	上升, V <sub>VBUS</sub> = 0	2.56	2.66	2.76	V
		下降, V <sub>VBUS</sub> = 0	2.44	2.54	2.64	
		迟滞		0.12		
<b>LDO_3V3, LDO_1V5</b>						
V <sub>LDO_3V3</sub>	LDO_3V3 上的电压	V <sub>VIN_3V3</sub> = 0V, 10μA ≤ I <sub>LOAD</sub> ≤ 18mA, V <sub>VBUS</sub> ≥ 3.9V	3.0	3.4	3.6	V
R <sub>LDO_3V3</sub>	VIN_3V3 至 LDO_3V3 的 R <sub>dson</sub>	I <sub>LDO_3V3</sub> = 50mA			1.4	Ω
V <sub>LDO_1V5</sub>	LDO_1V5 上的电压	直到最大内部负载条件	1.49	1.5	1.65	V

## 5.7 功耗

在这些条件下运行（除非另有说明）： $3V \leq V_{LDO\_3V3} \leq 3.6V$ ，无 GPIO 负载

参数		测试条件	最小值	典型值	最大值	单位
I <sub>VIN_3V3,ActSrc</sub>	流入 VIN_3V3 的电流	工作拉电流模式：V <sub>VBUS</sub> = 5V, V <sub>VIN_3V3</sub> = 3.3V		3		mA
I <sub>VIN_3V3,ActSnk</sub>	流入 VIN_3V3 的电流	工作 PPHV 模式：22V ≥ V <sub>VBUS</sub> ≥ 4V, V <sub>VIN_3V3</sub> = 3.3V		3	6	mA
I <sub>VIN_3V3,IdlSrc</sub>	流入 VIN_3V3 的电流	空闲拉电流模式：V <sub>VBUS</sub> = 5V, V <sub>VIN_3V3</sub> = 3.3V		1.0		mA
I <sub>VIN_3V3,IdlSnk</sub>	流入 VIN_3V3 的电流	空闲 PPHV 模式：22V ≥ V <sub>VBUS</sub> ≥ 4V, V <sub>VIN_3V3</sub> = 3.3V		1.0		mA
I <sub>PP5V,Sleep</sub>	流入 PP5V 的电流	睡眠模式：V <sub>PA_VBUS</sub> = 0V, V <sub>VIN_3V3</sub> = 3.3V		2		μA
I <sub>VIN_3V3,Sleep</sub>	流入 VIN_3V3 的电流	睡眠模式：V <sub>VBUS</sub> = 0V, V <sub>VIN_3V3</sub> = 3.3V		56		μA

## 5.8 PP\_5V 电源开关特性

在这些条件下运行（除非另有说明）： $3.0V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
R <sub>PP_5V</sub>	从 PP5V 到 VBUS 的电阻	I <sub>LOAD</sub> = 3A, T <sub>J</sub> = 25°C		36	38	mΩ
R <sub>PP_5V</sub>	从 PP5V 到 VBUS 的电阻	I <sub>LOAD</sub> = 3A, T <sub>J</sub> = 125°C		36	53	mΩ
I <sub>PP5V_REV</sub>	VBUS 至 PP5V 漏电流	V <sub>PP5V</sub> = 0V, V <sub>VBUS</sub> = 5.5V, 禁用 PP_5V, T <sub>J</sub> ≤ 85°C, 测量 I <sub>PP5V</sub>			5	μA
I <sub>PP5V_FWD</sub>	PP5V 至 VBUS 漏电流	V <sub>PP5V</sub> = 5.5V, V <sub>VBUS</sub> = 0V, 禁用 PP_5V, T <sub>J</sub> ≤ 85°C, 测量 I <sub>VBUS</sub>			15	μA
I <sub>LIM5V</sub>	电流限制设置	配置为设置 0	1.15		1.36	A
I <sub>LIM5V</sub>	电流限制设置	配置为设置 1	1.61		1.90	A
I <sub>LIM5V</sub>	电流限制设置	配置为设置 2	2.3		2.70	A
I <sub>LIM5V</sub>	电流限制设置	配置为设置 3	3.04		3.58	A
I <sub>LIM5V</sub>	电流限制设置	配置为设置 4	3.22		3.78	A
I <sub>VBUS</sub>	PP5V 至 VBUS 电流检测精度	3.64A ≥ I <sub>VBUS</sub> ≥ 1A	3.05	3.5	3.75	A/V

## 5.8 PP\_5V 电源开关特性 (续)

在这些条件下运行 (除非另有说明) :  $3.0V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
$V_{PP\_5V\_RCP}$	当 $V_{VBUS} - V_{PP5V} < V_{PP\_5V\_RCP}$ 时, RCP 清除, PP_5V 开始开启。测量 $V_{VBUS} - V_{PP5V}$		10		20	mV
$t_{IOS\_PP\_5V}$	对 VBUS 短路的响应时间	VBUS 通过 $10m\Omega$ 连接到 GND, $C_{VBUS} = 0$		1.15		$\mu s$
$t_{PP\_5V\_ovp}$	对 $V_{VBUS} > V_{OVP4RCP}$ 的响应时间	启用 PP_5V, 从 PP5V 获取 $I_{RpDef}$ , 将 $V_{OVP4RCP}$ 配置为设置 2, 以 $100V/ms$ 将 $V_{VBUS}$ 从 4V 斜升至 20V, $C_{PP5V} = 2.5\mu F$ , 测量从 OVP 检测到反向电流 $< 100mA$ 的时间		4.5		$\mu s$
$t_{PP\_5V\_uvlo}$	当 $V_{VBUS} < 0.8V$ 时, 对 $V_{PP5V} < V_{PP5V\_UVLO}$ , PP_VBUS 的响应时间被视为关闭	$R_L = 100\Omega$ , VBUS 上无外部电容		4		$\mu s$
$t_{PP\_5V\_rcp}$	对 $V_{PP5V} < V_{VBUS} + V_{PP\_5V\_RCP}$ 的响应时间	$V_{PP5V} = 5.5V$ , 从 PP5V 获取 $I_{RpDef}$ , 启用 PP_5V, 将 $V_{OVP4RCP}$ 配置为设置 2, 以 $10V/\mu s$ 将 $V_{VBUS}$ 从 4V 斜升至 21.5V, 测量 $V_{PP5V}$ 。 $C_{PP5V} = 104\mu F$ , $C_{VBUS} = 10\mu F$ , 测量从 RCP 检测到反向电流 $< 100mA$ 的时间		0.7		$\mu s$
$t_{LIM}$	电流钳位抗尖峰脉冲时间			5.1		ms
$t_{ON}$	从启用信号到 VBUS 处于最终值的 90%	$R_L = 100\Omega$ , $V_{PP5V} = 5V$ , $C_L = 0$	2.3	3.3	4.3	ms
$t_{OFF}$	从禁用信号到 VBUS 处于最终值的 10%	$R_L = 100\Omega$ , $V_{PP5V} = 5V$ , $C_L = 0$	0.30	0.45	0.6	ms
$t_{RISE}$	VBUS 从最终值的 10% 到 90%	$R_L = 100\Omega$ , $V_{PP5V} = 5V$ , $C_L = 0$	1.2	1.7	2.2	ms
$t_{FALL}$	VBUS 从初始值的 90% 到 10%	$R_L = 100\Omega$ , $V_{PP5V} = 5V$ , $C_L = 0$	0.06	0.1	0.14	ms

## 5.9 PP\_EXT 特性 - TPS25752A

在这些条件下运行 (除非另有说明) :  $3V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
$I_{GATE\_ON}$	栅极驱动器拉电流	$0V \leq V_{GATE\_V_{SYS}} - V_{V_{SYS}} \leq 6V$ , $V_{V_{SYS}} \leq 22V$ , $V_{VBUS} > 4V$ , 测量 $I_{GATE\_V_{SYS}}$	8.5		11.5	$\mu A$
		$0V \leq V_{GATE\_V_{BUS}} - V_{V_{BUS}} \leq 6V$ , $4V \leq V_{V_{BUS}} \leq 22V$ , 测量 $I_{GATE\_V_{BUS}}$	8.5		11.5	$\mu A$
$V_{GATE\_ON}$	源极电压 (ON)	$0V \leq V_{V_{SYS}} \leq 22V$ , $I_{GATE\_V_{SYS}} < 4\mu A$ , 测量 $V_{GATE\_V_{SYS}} - V_{V_{SYS}}$ , $V_{VBUS} > 4V$	6		12	V
		$4V \leq V_{V_{BUS}} \leq 22V$ , $I_{GATE\_V_{BUS}} < 4\mu A$ , 测量 $V_{GATE\_V_{BUS}} - V_{V_{BUS}}$	6		12	V

## 5.9 PP\_EXT 特性 - TPS25752A (续)

在这些条件下运行 (除非另有说明) :  $3V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
I <sub>GATE_OFF</sub>	灌电流强度	正常关断: V <sub>VSYS</sub> = 5V, V <sub>GATE_VSYS</sub> = 6V, 测量 I <sub>GATE_VSYS</sub>	13			μA
		正常关断: V <sub>VBUS</sub> = V <sub>VSYS</sub> = 5V, V <sub>GATE_VBUS</sub> = 6V, 测量 I <sub>GATE_VBUS</sub>	13			μA
R <sub>GATE_FSD</sub>	灌电流强度	快速关断: V <sub>VSYS</sub> = 5V, V <sub>GATE_VSYS</sub> = 6V, 将 PPHV1_FAST_DISABLE 置为有效, 测量 R <sub>GATE_VSYS</sub>			85	Ω
		快速关断: V <sub>VBUS</sub> = V <sub>VSYS</sub> = 5V, V <sub>GATE_VBUS</sub> = 6V, 将 PPHV1_FAST_DISABLE 置为有效, 测量 R <sub>GATE_VBUS</sub>			85	Ω
R <sub>GATE_OFF_UVLO</sub>	UVLO 中的受电强度 (安全)	V <sub>VIN_3V3</sub> = 0V, V <sub>VBUS</sub> = 3V, V <sub>GATE_VSYS</sub> = 0.1V, 测量从 GATE_VSYS 到 GND 的电阻			1.5	MΩ
t <sub>GATE_VBUS_OFF</sub>	在正常关断模式下通过 GATE_VBUS 禁用外部 FET 允许的时间。(1)	V <sub>VBUS</sub> = 20V, 外部 FET 的 Q <sub>G</sub> = 40nC 或 C <sub>GATE_VBUS</sub> < 3nF, V <sub>GATE_VBUS</sub> - V <sub>VBUS</sub> < 1V 时栅极关闭		450	4000	μs
t <sub>GATE_VBUS_OVP</sub>	在快速关断模式下 (超出 V <sub>OVP4RCP</sub> ) 通过 GATE_VBUS 禁用外部 FET 允许的时间, 其中包括比较器的响应时间	OVP: V <sub>OVP4RCP</sub> = setting 57, V <sub>VBUS</sub> = 20V 初始值, 然后在 50ns 内升高到 23V, 外部 FET 的 Q <sub>G</sub> = 40nC 或 C <sub>GATE_VBUS</sub> < 3nF, V <sub>GATE_VBUS</sub> - V <sub>VBUS</sub> < 1V 时栅极关闭		3	5	μs
t <sub>GATE_VSYS_OFF</sub>	在正常关断模式下通过 GATE_VSYS 禁用外部 FET 允许的时间(1)	V <sub>VSYS</sub> = 20V, 外部 FET 的 Q <sub>G</sub> = 40nC 或 C <sub>GATE_VBUS</sub> < 3nF, V <sub>GATE_VSYS</sub> - V <sub>VSYS</sub> < 1V 时栅极关闭		450	4000	μs
t <sub>GATE_VSYS_FSD</sub>	在快速关断模式下 (OVP) 通过 GATE_VSYS 禁用外部 FET 允许的时间(1)	V <sub>VBUS</sub> = 20V 初始值, 然后在 50ns 内升高到 23V, 外部 FET 的 Q <sub>G</sub> = 40 nC 或 C <sub>GATE_VBUS</sub> < 3nF, V <sub>GATE_VSYS</sub> - V <sub>VSYS</sub> < 1V 时栅极关闭, r <sub>OVP</sub> = 1		0.25	20	μs
t <sub>GATE_VBUS_ON</sub>	启用 GATE_VBUS 所需的时间(1)	测量从 V <sub>GS</sub> = 0V 直到 V <sub>GS</sub> > 3V (其中 V <sub>GS</sub> = V <sub>GATE_VBUS</sub> - V <sub>VBUS</sub> ) 的时间		0.25	2	ms

(1) 这些值取决于外部 N 沟道 MOSFET 的特性。典型值在使用 Px\_GATE\_VSYS 和 Px\_GATE\_VBUS 驱动共漏极背对背配置中两个 CSD17571Q2 时测得。

## 5.10 电源路径监控

在这些条件下运行（除非另有说明）： $3V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
V <sub>PP5V_UVLO</sub>	PP5V 上所需的电压	上升	3.9	4.1	4.3	V
		下降	3.8	4.0	4.2	
		迟滞	0.1			
V <sub>OVP4RCP</sub>	RCP 可编程范围的 VBUS 过压保护	V <sub>VBUS</sub> > V <sub>OVP4RCP</sub> 时检测到 OVP	5.0		24	V
V <sub>OVP4RCPH</sub>	迟滞		1.75	2	2.25	%
r <sub>OVP</sub>	用于 OVP4VSYs 比较器的 OVP4RCP 输入比率。r <sub>OVP</sub> × V <sub>OVP4VSYs</sub> = V <sub>OVP4RCP</sub>	设置 0	1			V/V
		设置 1	0.95			
		设置 2	0.9			
		设置 3	0.875			
V <sub>OVP4VSYs</sub>	用于 VSYs 保护的 VBUS 过压保护范围	r <sub>OVP</sub> × V <sub>VBUS</sub> > V <sub>OVP4RCP</sub> 时检测到 OVP	5		27.5	V
V <sub>OVP4VSYs</sub>	迟滞	VBUS 下降, V <sub>OVP4VSYs</sub> 的百分比, r <sub>OVP</sub> 设为 0	1.75	2	2.25	%
		VBUS 下降, V <sub>OVP4VSYs</sub> 的百分比, r <sub>OVP</sub> 设为 1	1.8	2.1	2.4	
		VBUS 下降, V <sub>OVP4VSYs</sub> 的百分比, r <sub>OVP</sub> 设为 2	1.9	2.2	2.5	
		VBUS 下降, V <sub>OVP4VSYs</sub> 的百分比, r <sub>OVP</sub> 设为 3	2	2.3	2.6	
I <sub>DSCH</sub>	VBUS 放电电流	V <sub>VBUS</sub> = 22V, 测量 I <sub>VBUS</sub>	4		15	mA

## 5.11 CC 电缆检测参数

在这些条件下运行（除非另有说明）： $3V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
<b>Type-C 源端 (Rp 上拉电阻)</b>						
V <sub>OC_3.3</sub>	在启用 Rp、空载时的未连接 CCy 开路电压	V <sub>LDO_3V3</sub> > 2.302V, R <sub>CC</sub> = 47kΩ	1.85			V
V <sub>OC_5</sub>	在启用 Rp、空载时的已连接 CCy 开路电压	V <sub>PP5V</sub> > 3.802V, R <sub>CC</sub> = 47kΩ	2.95			V
I <sub>Rev</sub>	CCy 上的未连接反向电流	V <sub>CCy</sub> = 5.5V, V <sub>CCx</sub> = 0V, V <sub>LDO_3V3_UVLO</sub> < V <sub>LDO_3V3</sub> < 3.6V, V <sub>PP5V</sub> = 3.8V, 测量进入 CCy 的电流			10	μA
		V <sub>CCy</sub> = 5.5V, V <sub>CCx</sub> = 0V, V <sub>LDO_3V3_UVLO</sub> < V <sub>LDO_3V3</sub> < 3.6V, V <sub>PP5V</sub> = 0V, T <sub>J</sub> ≤ 85°C, 测量进入 CCy 的电流			10	
I <sub>RpDef</sub>	电流源 - USB 默认设置	0 < V <sub>CCy</sub> < 1V, 测量 I <sub>CCy</sub>	64	80	96	μA
I <sub>Rp1.5</sub>	电流源 - 1.5A	4.75V < V <sub>PP5V</sub> < 5.5V, 0V < V <sub>CCy</sub> < 1.5V, 测量 I <sub>CCy</sub>	166	180	194	μA
I <sub>Rp3.0</sub>	电流源 - 3.0A	4.75V < V <sub>PP5V</sub> < 5.5V, 0 < V <sub>CCy</sub> < 2.45V, 测量 I <sub>CCy</sub>	304	330	356	μA
通用比较器						

### 5.11 CC 电缆检测参数 (续)

在这些条件下运行 (除非另有说明) :  $3V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
$t_{CC}$	Px_CCy 上比较器的抗尖峰脉冲时间			3.2		ms

### 5.12 CC VCONN 参数

在这些条件下运行 (除非另有说明) :  $3V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
$R_{PP\_CABLE}$	VCONN 路径的 $R_{dson}$	$V_{PP5V} = 5V$ , $I_L = 250mA$ , 测量 PP5V 到 CCy 的电阻			1.2	$\Omega$
$I_{LIMVC}$	短路电流限值	设置 0, $V_{PP5V} = 5V$ , $R_L = 10m\Omega$ , 测量 $I_{CCy}$	350	410	470	mA
$I_{LIMVC}$	短路电流限值	设置 1, $V_{PP5V} = 5V$ , $R_L = 10m\Omega$ , 测量 $I_{CCy}$	540	600	660	mA
$I_{CC2PP5V}$	流经 VCONN FET 的反向漏电流	VCONN 禁用, $T_J \leq 85^\circ C$ , $V_{CCy} = 5.5V$ , $V_{PP5V} = 0V$ , $V_{VBUS} = 5V$ , LDO 强制从 VBUS 汲取电流, 测量 $I_{CCy}$			10	$\mu A$
$V_{VC\_OVP}$	PP_CABLE 的过压保护阈值	$V_{PP5V}$ 上升	5.6	5.9	6.2	V
$V_{VC\_RCP}$	PP_CABLE 的反向电流保护阈值, 通过 CCx 提供 VCONN	$V_{PP5V} \geq 4.9V$ , $V_{CCy} = V_{PP5V}$ , $V_{CCx}$ 上升	60	200	340	mV
		$V_{PP5V} \geq 4.9V$ , $V_{CCy} \leq 4V$ , $V_{CCx}$ 上升	210	340	470	mV
$t_{VCILIM}$	电流钳位抗尖峰脉冲时间			1.3		ms
$t_{PP\_CABLE\_FSD}$	在 $V_{PP5V} > V_{VC\_OVP}$ 或 $V_{CCx} - V_{PP5V} > V_{VC\_RCP}$ 之后禁用 PP_CABLE 的时间	$C_L = 0$		0.5		$\mu s$
$t_{PP\_CABLE\_off}$	从禁用信号到 CCy 处于最终值的 10%	$I_L = 250mA$ , $V_{PP5V} = 5V$ , $C_L = 0$	100	200	300	$\mu s$
$t_{IOS\_PP\_CABLE}$	对短路的响应时间	$V_{PP5V} = 5V$ , 对于短路 $R_L = 10m\Omega$		2		$\mu s$

### 5.13 CC PHY 参数

在这些条件下运行 (除非另有说明) : 且 ( $3V \leq V_{VIN\_3V3} \leq 3.6V$  或  $V_{VBUS} \geq 3.9V$ )

参数		测试条件	最小值	典型值	最大值	单位
<b>发送器</b>						
$V_{TXHI}$	CCy 上的发送高电压	标准外部负载	1.05	1.125	1.2	V
$V_{TXLO}$	CCy 上的发送低电压	标准外部负载	-75		75	mV
$Z_{DRIVER}$	使用 CCy 驱动 CC 线路时的发送输出阻抗	在 750kHz 时测得	33	54	75	$\Omega$
$t_{Rise}$	上升时间。CCy 上的 10% 至 90% 振幅点, 最小值是空载条件下的值。最大值由 TX 掩码进行设置	$C_{CCy} = 520pF$	300			ns
$t_{Fall}$	下降时间。CCy 上的 90% 至 10% 振幅点, 最小值是空载条件下的值。最大值由 TX 掩码进行设置	$C_{CCy} = 520pF$	300			ns

### 5.13 CC PHY 参数 (续)

在这些条件下运行 (除非另有说明) : 且 ( $3V \leq V_{VIN\_3V3} \leq 3.6V$  或  $V_{VBUS} \geq 3.9V$ )

参数		测试条件	最小值	典型值	最大值	单位
$V_{PHY\_OVP}$	USB PD PHY 的 OVP 检测阈值	$0V \leq V_{VIN\_3V3} \leq 3.6V$ , $0V \leq V_{PP5V} \leq 5.5V$ , $V_{VBUS} \geq 4V$ 。最初 $V_{CC1} \leq 5.5V$ 且 $V_{CC2} \leq 5.5V$ , 然后 $V_{CCx}$ 上升	5.5		8.5	V
<b>接收器</b>						
$Z_{BMC RX}$	CCy 上的接收器输入阻抗	不包括电缆检测中的上拉或下拉电阻。发送器为高阻抗	1			M $\Omega$
$C_{CC}$	CCy 上的接收器电容 <sup>1</sup>	处于接收器模式时向 CC 引脚输入的电容			120	pF
$V_{RX\_SRC\_R}$	CCy 上用于接收器比较器的上升阈值	源端模式 (上升)	784	825	866	mV
$V_{RX\_SRC\_F}$	CCy 上用于接收器比较器的下降阈值	源端模式 (下降)	523	550	578	mV

(1) 仅当 CCy 引脚配置为接收 BMC 数据时,  $C_{CC}$  才包括该引脚上的内部电容。需要使用外部电容来满足 USB-PD 规范 (cReceiver) 要求的最小电容。因此, TI 建议在外部添加  $C_{CCy}$ 。

### 5.14 热关断特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
$T_{SD\_MAIN}$	关断温度阈值	温度上升	145	160	175	$^{\circ}C$
		迟滞		15		$^{\circ}C$
$T_{SD\_PP5V}$	温度控制的关断阈值。每个端口的电源路径均由 PP5V 和 PP_CABLE 电源路径供电, 其本地传感器会在超过温度时禁用这些路径	温度上升	135	150	165	$^{\circ}C$
		迟滞		10		$^{\circ}C$

### 5.15 ADC 特性

在这些条件下运行 (除非另有说明) :  $3V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
LSB	最低有效位	3.6V 最大缩放, 分压比为 3		14		mV
		25.2V 最大缩放, 分压比为 21		98		mV
		4.07A 最大缩放		16.5		mA
GAIN_ERR	增益误差	$0.05V \leq V_{ADCINx} \leq 3.6V$ , $V_{ADCINx} \leq V_{LDO\_3V3}$	-2.7		2.7	%
		$0.05V \leq V_{GPIOx} \leq 3.6V$ , $V_{GPIOx} \leq V_{LDO\_3V3}$				
		$2.7V \leq V_{LDO\_3V3} \leq 3.6V$	-2.4		2.4	
		$0.6V \leq V_{VBUS} \leq 22V$	-2.1		2.1	
		$1A \leq I_{VBUS} \leq 3A$	-2.1		2.1	

## 5.15 ADC 特性 (续)

在这些条件下运行 (除非另有说明) :  $3V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
VOS_ERR	偏移误差 <sup>1</sup>	$0.05V \leq V_{ADCINx} \leq 3.6V$ , $V_{ADCINx} \leq V_{LDO\_3V3}$	-4.1		4.1	mV
		$0.05V \leq V_{GPIOx} \leq 3.6V$ , $V_{GPIOx} \leq V_{LDO\_3V3}$				
		$2.7V \leq V_{LDO\_3V3} \leq 3.6V$	-4.5		4.5	
		$0.6V \leq V_{VBUS} \leq 22V$	-4.1		4.1	
		$1A \leq I_{VBUS} \leq 3A$	-4.5		4.5	mA

(1) 失调电压误差的定义在分压器之后。

## 5.16 输入/输出 (I/O) 特性

在这些条件下运行 (除非另有说明) :  $3V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
<b>GPIO0-7 (输入)</b>						
GPIO_VIH	GPIOx 高电平输入电压	$V_{LDO\_3V3} = 3.3V$	1.3			V
GPIO_VIL	GPIOx 低电平输入电压	$V_{LDO\_3V3} = 3.3V$			0.54	V
GPIO_HYS	GPIOx 输入迟滞电压	$V_{LDO\_3V3} = 3.3V$	0.09			V
GPIO_ILKG	GPIOx 漏电流	$V_{GPIOx} = 3.45V$	-1		1	$\mu A$
GPIO_RPU	GPIOx 内部上拉	启用上拉	50	100	150	k $\Omega$
GPIO_RPD	GPIOx 内部下拉电阻	启用下拉	50	100	150	k $\Omega$
GPIO_DG	GPIOx 输入抗尖峰脉冲			20	50	ns
<b>GPIO0-7 (输出)</b>						
GPIO_VOH	GPIOx 输出高电压	$V_{LDO\_3V3} = 3.3V$ , $I_{GPIOx} = -2mA$	2.9			V
GPIO_VOL	GPIOx 输出低电压	$V_{LDO\_3V3} = 3.3V$ , $I_{GPIOx} = 2mA$			0.4	V
<b>ADCIN1、ADCIN2</b>						
ADCIN_ILKG	ADCINx 漏电流	$V_{ADCINx} \leq V_{LDO\_3V3}$	-1		1	$\mu A$
t <sub>BOOT</sub>	从 LDO_3V3 变为高电平到读取 ADCINx 以进行配置的时间			10		ms

## 5.17 BC1.2 特性

在这些条件下运行 (除非另有说明) :  $3V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
V <sub>LGC_HI</sub>	无连接时的阈值	$V_{USB\_P} \geq V_{LGC\_HI}$ , $V_{LDO\_3V3} = 3.3V$ , $R_{USB\_P} = 300k\Omega$	2		3.6	V
V <sub>LGC_LO</sub>	连接时的阈值	$V_{USB\_N} \leq V_{LGC\_LO}$ , $V_{LDO\_3V3} = 3.3V$ , $R_{USB\_P} = 24.8k\Omega$	0		0.8	V
<b>广播</b>						
V <sub>DX_SRC</sub>	源极电压	$C_{GPIO4} \leq 600pF$	0.55	0.6	0.65	V
V <sub>DX_ILIM</sub>	V <sub>DX_SRC</sub> 电流限制		250		400	$\mu A$
I <sub>DX_SNK</sub>	灌电流	$V_{USB\_P} \geq 250mV$	25	75	125	$\mu A$
R <sub>DCP_DAT</sub>	专用充电端口电阻	$0.5V \leq V_{USB\_P} \leq 0.7V$ , $25\mu A \leq I_{USB\_N} \leq 175\mu A$			200	$\Omega$

## 5.18 I2C 要求和特性

在这些条件下运行（除非另有说明）： $3V \leq V_{LDO\_3V3} \leq 3.6V$

参数		测试条件	最小值	典型值	最大值	单位
<b>I2C<sub>I</sub>_IRQ</b>						
OD_VOL_IRQ	低电平输出电压	$I_{OL} = 2mA$			0.4	V
OD_LKG_IRQ	漏电流	输出为高阻态, $V_{I2C\_IRQ} = 3.45V$	-1		1	$\mu A$
<b>I2C<sub>C</sub>_IRQ</b>						
IRQ_VIH	高电平输入电压	$V_{LDO\_3V3} = 3.3V$	1.3			V
IRQ_VIH_THRESH	高电平输入电压阈值	$V_{LDO\_3V3} = 3.3V$	0.72		1.3	V
IRQ_VIL	低电平输入电压	$V_{LDO\_3V3} = 3.3V$			0.54	V
IRQ_VIL_THRESH	低电平输入电压阈值	$V_{LDO\_3V3} = 3.3V$	0.54		1.08	V
IRQ_HYS	输入迟滞电压	$V_{LDO\_3V3} = 3.3V$	0.09			V
IRQ_DEG	输入抗尖峰脉冲			20		ns
IRQ_ILKG	I2C <sub>C</sub> _IRQ 漏电流	$V_{I2C\_IRQ} = 3.45V$	-1		1	$\mu A$
<b>SDA 和 SCL 常见特性 (常见特性)</b>						
V <sub>IL</sub>	输入低电平信号	$V_{LDO\_3V3} = 3.3V$			0.54	V
V <sub>IH</sub>	输入高电平信号	$V_{LDO\_3V3} = 3.3V$	1.3			V
V <sub>HYS</sub>	输入迟滞	$V_{LDO\_3V3} = 3.3V$	0.165			V
V <sub>OL</sub>	输出低电压	$I_{OL} = 3mA$			0.36	V
I <sub>LEAK</sub>	输入漏电流	引脚上的电压 = $V_{LDO\_3V3}$	-3		3	$\mu A$
I <sub>OL</sub>	最大输出低电平电流	$V_{OL} = 0.4V$	15			mA
I <sub>OL</sub>	最大输出低电平电流	$V_{OL} = 0.6V$	20			mA
t <sub>f</sub>	从 $0.7 \times V_{DD}$ 到 $0.3 \times V_{DD}$ 的下降时间	$V_{DD} = 1.8V, 10pF \leq C_b \leq 400pF$ $V_{DD} = 3.3V, 10pF \leq C_b \leq 400pF$	12		80	ns
t <sub>SP</sub>	I2C 脉宽被抑制				50	ns
C <sub>I</sub>	引脚电容 (内部)				10	pF
C <sub>b</sub>	每个总线的容性负载 (外部)				400	pF
<b>SDA 和 SCL 标准模式特性 (目标)</b>						
f <sub>SCLS</sub>	目标的时钟频率	$V_{DD} = 1.8V$ 或 $3.3V$			100	kHz
t <sub>VD;DAT</sub>	有效数据时间	发送数据, $V_{DD} = 1.8V$ 或 $3.3V$ , SCL 低电平至 SDA 输出有效			3.45	$\mu s$
t <sub>VD;ACK</sub>	ACK 条件的有效数据时间	发送数据, $V_{DD} = 1.8V$ 或 $3.3V$ , ACK 信号从 SCL 低电平至 SDA (输出) 低电平			3.45	$\mu s$
<b>SDA 和 SCL 快速模式特性 (目标)</b>						
f <sub>SCLS</sub>	目标的时钟频率	$V_{DD} = 1.8V$ 或 $3.3V$	100		400	kHz
t <sub>VD;DAT</sub>	有效数据时间	发送数据, $V_{DD} = 1.8V$ , SCL 低电平至 SDA 输出有效			0.9	$\mu s$
t <sub>VD;ACK</sub>	ACK 条件的有效数据时间	发送数据, $V_{DD} = 1.8V$ 或 $3.3V$ , ACK 信号从 SCL 低电平至 SDA (输出) 低电平			0.9	$\mu s$
<b>SDA 和 SCL 快速+ 模式特性 (目标)</b>						
f <sub>SCLS</sub>	快速模式增强版的时钟频率 <sup>1</sup>	$V_{DD} = 1.8V$ 或 $3.3V$	400		800	kHz
t <sub>VD;DAT</sub>	有效数据时间	发送数据, $V_{DD} = 1.8V$ 或 $3.3V$ , SCL 低电平至 SDA 输出有效			0.55	$\mu s$
t <sub>VD;ACK</sub>	ACK 条件的有效数据时间	发送数据, $V_{DD} = 1.8V$ 或 $3.3V$ , ACK 信号从 SCL 低电平至 SDA (输出) 低电平			0.55	$\mu s$

(1) 控制器必须控制 fSCLS 以确保  $t_{LOW} > t_{VD} ; ACK$ 。

### 5.19 典型特性




图 5-1. PP\_5V Rdson 与温度间的关系




图 5-2. PP\_CABLE Rdson 与温度间的关系




图 5-3. Vovp4RCP (设置 2) 与温度间的关系




图 5-4. TPS25752A 的 Vgate\_vbus\_on 与温度间的关系




图 5-5. TPS25752A 的 Igate\_on 与温度间的关系

## 6 参数测量信息




图 6-1. I<sup>2</sup>C 目标接口时序




图 6-2. 内部电源路径 PP\_5V 和 PP\_CABLE 的短路响应时间

## 7 详细说明

### 7.1 概述

TPS25752A 是一款完全集成的 USB 电力输送 (USB-USB) 管理器件，可为 USB Type-C 和 PD 插座提供电缆插拔和方向检测。TPS25752A 与电缆及电缆另一端的另一个 USB Type-C 和 PD 器件进行通信。TPS25752A 还支持用于供电的高压端口电源开关。

TPS25752A 分为几个主要部分：

- USB-PD 控制器
- 电缆插拔和方向检测电路
- 端口电源开关
- 电源管理电路
- 数字内核

USB-PD 控制器提供 USB-PD 协议的物理层 (PHY) 功能。USB-PD 数据通过 CC1 引脚或 CC2 引脚输出，具体取决于可逆 USB Type-C 电缆的方向。如需了解 USB-PD 物理层的简要方框图、功能说明和更详细的电路，请参阅 [USB-PD 物理层](#)。

电缆插拔和方向检测模拟电路会自动检测 USB Type-C 电缆插头插入情况和电缆方向。如需了解电缆插拔和方向检测的简要方框图、功能说明和更详细的电路，请参阅 [电缆插拔和方向检测](#)。

端口电源开关为 VBUS 引脚供电，并根据检测到的插头方向为 CC1 或 CC2 引脚供电。如需了解端口电源开关的简要方框图、功能说明和更详细的电路，请参阅 [电源路径](#)。

电源管理电路接收电源并向 TPS25752A 内部电路和 LDO\_3V3 输出供电。有关更多信息，请参阅 [电源管理](#)。

数字内核提供了一个引擎来接收、处理和发送所有 USB-PD 数据包，以及负责控制所有其他 TPS25752A 功能。数字内核的一部分包含 ROM 存储器，其中包含执行 Type-C 和 PD 应用所需的所有固件。此外，ROM 的一个部分（称为启动代码）能够初始化 TPS25752A、加载器件配置信息以及将所有代码补丁加载到数字内核的易失性存储器中。如需了解数字内核的简要方框图、功能说明和更详细的电路，请参阅 [数字内核](#)。

TPS25752A 具有一个 I<sup>2</sup>C 控制器，可对直流/直流转换器或可选外部 EEPROM 存储器等外部目标器件进行写入和读取（请参阅 [I2C 接口](#)）。

TPS25752A 还集成了热关断机制，并由集成振荡器提供的精确时钟运行。

## 7.2 功能方框图




图 7-1. TPS25752A

### 7.3 特性说明

#### 7.3.1 USB-PD 物理层

图 7-2 展示了 USB PD 物理层块，周围是简化版模拟插拔和方向检测块。




图 7-2. USB-PD 物理层和简化版插拔和方向检测电路

USB-PD 消息在 USB Type-C 系统内用 BMC 信号发送。BMC 信号将在由于  $R_p$  ( 或  $R_d$  ) 电缆连接机制而发生直流偏置的同一引脚 ( CC1 或 CC2 ) 上输出。

### 7.3.1.1 USB-PD 编码和信令

图 7-3 所示为基带 USB-PD 发送器的简要方框图。图 7-4 所示为基带 USB-PD 接收器的简要方框图。




图 7-3. USB-PD 基带发送器方框图




图 7-4. USB-PD 基带接收器方框图

### 7.3.1.2 USB-PD 双相标记编码

TPS25752A 中实现的 USB-PD 物理层符合 [USB-PD 规范](#)。用于基带 PD 信号的编码方案是一种称为双相标记编码 (BMC) 的曼彻斯特编码版本。在该编码中，每个位时间开始时都会有一次转换，当发送 1 时，位单元中间会有第二次转换。这种编码方案几乎是直流平衡的，具有有限的视差 ( 限制为任意数据包的 1/2 位，因此直流电平非常低 )。 [双相标记编码示例](#) 展示了双相标记编码。




图 7-5. 双相标记编码示例

USB PD 基带信号由三态驱动器驱动至 CC1 或 CC2 引脚。三态驱动器可通过压摆率来限制与 D+/D- 以及 Type-C 全功能电缆中其他信号线的耦合。发送 USB-PD 前导码时，发送器首先发送低电平。另一端的接收器可承受第一个边沿的损耗。发送器以一个边沿终止最后一位，以确保接收器对 EOP 的最后一位进行计时。

### 7.3.1.3 USB-PD 发送 (TX) 和接收 (Rx) 掩码

USB-PD 驱动器符合定义的 USB-PD BMC TX 掩码。由于编码为“1”的 BMC 在 UI 的开头和中间包含一个信号边沿，而编码为“0”的 BMC 仅在开头包含一个边沿，因此每个 BMC 的掩码不同。USB-PD 接收器符合定义的 USB-PD BMC Rx 掩码。Rx 外部掩码的边界可用于适应由电缆中的接地偏移引起的信号振幅变化。因此，Rx 掩码大于 TX 外部掩码的边界。同样，Rx 内部掩码的边界小于 TX 内部掩码的边界。三角时间掩码叠加在 TX 外部掩码上，在信号转换时进行定义，旨在要求最小边沿速率对相邻高速通道的影响最小。TX 内部掩码强制执行上升和下降时间的最大限制。如需了解更多详细信息，请参阅 [USB-PD 规范](#)。

### 7.3.1.4 USB-PD BMC 发送器

TPS25752A 通过给定 CC 引脚对 ( 每个 USB Type-C 端口有一对 ) 的一个 CCy 引脚发送和接收 USB-PD 数据。CCy 引脚还用于确定电缆方向并维持电缆/器件连接检测。因此，CCy 引脚上存在直流偏置。发送器驱动器在发送期间会过驱 CCy 直流偏置，但在不发送时会恢复到高阻态，允许直流电压返回到 CCy 引脚。虽然 CC1 和 CC2

都可以用于发送和接收，但在给定的连接期间，仅使用与插头的 CC 引脚配对的引脚；因此不会在 CC1 和 CC2 之间动态切换。[USB-BMC TX/RX 方框图](#)显示 USB-BMC PD BMC TX 和 RX 驱动器方框图。




图 7-6. USB-PD BMC TX/RX 方框图

[图 7-7](#) 显示了在直流偏置之上发送 BMC 数据的情况。请注意，直流偏置可以是检测灌接收端连接的最小和最大阈值之间的任何值。此注意事项意味着直流偏置可以高于或低于变送器驱动器的 VOH。




图 7-7. TX 驱动器发送和直流偏置

发送器将数字信号驱动到 CC<sub>y</sub> 线路上。信号峰值 V<sub>TXHI</sub> 设置为符合 [USB-PD 规范](#) 中定义的 TX 掩码。请注意，TX 掩码是在电缆的远端测量的。

驱动线路时，发送器驱动器的输出阻抗为 Z<sub>DRIVER</sub>。Z<sub>DRIVER</sub> 由驱动器电阻和源并联电容决定，与频率有关。Z<sub>DRIVER</sub> 会影响电缆中的噪声输入。

[ZDRIVER 电路](#)显示了确定 Z<sub>DRIVER</sub> 的简化版电路。该电路符合设计规定，因此接收器上的噪声受限。




图 7-8. ZDRIVER 电路

### 7.3.1.5 USB-PD BMC 接收器

TPS25752A 的接收器块可以接收符合 USB PD 规范中允许的 Rx 掩码范围的信号。接收阈值和迟滞来自该掩码。

USB-PD 多点配置示例显示了多点 USB-PD 连接 (仅 CC 线) 的示例。该连接具有典型的接收端 (器件) 至源端 (主机) 连接, 但也包含电缆 USB-PD Tx/Rx 块。每次只能有一个系统进行发送。所有其他系统都是高阻态 (ZBMCRX)。USB-PD 规范中还规定了电线上可能存在的电容以及用于连接检测的典型直流偏置设置电路。




图 7-9. USB-PD 多点配置示例

### 7.3.1.6 静噪接收器

TPS25752A 有一个静噪接收器可用于监控 USB PD 规范定义的总线空闲状态。

### 7.3.2 电源管理

TPS25752A 电源管理模块可接收电力并生成电压来为 TPS25752A 内部电路供电。这些生成的电源轨为 LDO\_3V3 和 LDO\_1V5。LDO\_3V3 也可用作外部 EEPROM 存储器的低功耗输出。电源路径如图 7-10 所示。




图 7-10. 电源

TPS25752A 由 VIN\_3V3 或 VBUS 供电。正常电源输入为 VIN\_3V3。从 VIN\_3V3 供电时，电流从 VIN\_3V3 流向 LDO\_3V3，为内核 3.3V 电路和 I/O 供电。第二个 LDO 将电压从 LDO\_3V3 降至 LDO\_1V5，为 1.5V 内核数字电路供电。从 VBUS 输入供电时，VBUS 上的电压通过 LDO 降压至 LDO\_3V3。

### 7.3.2.1 上电和监控功能

上电复位 (POR) 电路会监控每个电源。该 POR 允许工作电路仅在电源正常时导通。

### 7.3.3 电源路径

TPS25752A 具有一个用于电源路径控制的高压栅极驱动器：PP\_EXT。本节将详细介绍每条电源路径。

#### 7.3.3.1 内部拉电流电源路径

图 7-11 展示了 TPS25752A 中提供的 TPS25752A 内部供电电源路径。TPS25752A 具有两个内部 5V 供电电源路径。从 PP5V 到 VBUS 的路径称为 PP\_5V。从 PP5V 到 CCx 的路径称为 PP\_CABLE。每个路径都包含两个背对背公共漏极 N-FET，具有电流钳位保护、过压保护、UVLO 保护和温度检测电路。PP\_5V 可持续传导高达 3A 的电流，而 PP\_CABLE 可持续传导高达 315mA 的电流。禁用后，阻断 FET 可保护 PP5V 电源轨免受 VBUS 上可能出现的高压影响。




图 7-11. 端口电源开关

#### 7.3.3.1.1 PP\_5V 电流钳位

通过内部 PP\_5V 路径的电流限制为  $I_{LIM5V}$ 。 $I_{LIM5V}$  值由应用固件配置。当流经开关的电流超过  $I_{LIM5V}$  时，电流限制电路会在  $t_{IOS\_PP\_5V}$  内激活，路径充当恒流源。如果过流事件的持续时间超过  $t_{LIM}$ ，PP\_5V 开关将被禁用。

#### 7.3.3.1.2 PP\_5V 本地过热关断 (OTSD)

当 PP\_5V 钳制电流时，开关的温度开始升高。当 PP\_5V 或 PP\_CABLE 的本地温度传感器检测到  $T_J > T_{SD\_PP5V}$  时，PP\_5V 开关被禁用，受影响的端口进入 USB Type-C ErrorRecovery 状态。

### 7.3.3.1.3 PP\_5V OVP

过压保护电平根据预期的最大  $V_{BUS}$  电压自动配置，具体取决于 USB PD 合约。当端口的  $V_{BUS}$  引脚上的电压超过配置值 ( $V_{OVP4RCP}$ ) 且  $PP\_5V$  已启用时， $PP\_5V$  将在  $t_{PP\_5V\_OVP}$  内被禁用，端口进入 Type-C ErrorRecovery 状态。

### 7.3.3.1.4 PP\_5V UVLO

如果  $PP5V$  引脚电压低于其欠压锁定阈值 ( $V_{PP5V\_UVLO}$ ) 且启用了  $PP\_5V$ ，则  $PP\_5V$  将在  $t_{PP\_5V\_uvlo}$  内被禁用，并且启用了  $PP\_5V$  的端口将进入 Type-C ErrorRecovery 状态。

### 7.3.3.1.5 PP\_5V 反向电流保护

如果  $V_{VBUS} - V_{PP5V} > V_{PP\_5V\_RCP}$ ，则  $PP\_5V$  路径会在  $t_{PP\_5V\_rcp}$  内自动禁用。如果 RCP 条件清除，则  $PP\_5V$  路径将在  $t_{ON}$  内自动启用。

### 7.3.3.1.6 PP\_CABLE 电流钳位

启用并提供  $V_{CONN}$  电源后，TPS25752A  $PP\_CABLE$  电源开关会将电流钳制到  $I_{VCON}$ 。当流经  $PP\_CABLE$  开关的电流超过  $I_{VCON}$  时，电流钳位电路会在  $t_{IOS\_PP\_CABLE}$  内激活，开关充当恒流源。

### 7.3.3.1.7 PP\_CABLE 本地过热关断 (OTSD)

当  $PP\_CABLE$  钳制电流时，开关的温度开始升高。当  $PP\_5V$  或  $PP\_CABLE$  的本地温度传感器检测到  $T_J > T_{SD\_PP5V}$  时， $PP\_CABLE$  开关将在  $t_{PP\_CABLE\_off}$  内被禁用并锁闭。然后，该端口进入 USB Type-C ErrorRecovery 状态。

### 7.3.3.1.8 PP\_CABLE UVLO

如果  $PP5V$  引脚电压低于欠压锁定阈值 ( $V_{PP5V\_UVLO}$ )，则  $PP\_CABLE$  开关将在  $t_{PP\_CABLE\_off}$  内自动禁用。

## 7.3.3.2 外部电源路径控制 PP\_EXT

TPS25752A 具有两个 N 沟道栅极驱动器，旨在控制从  $VSYS$  到  $V_{BUS}$  的供电路径。这些栅极驱动器的电荷泵要求  $V_{BUS}$  高于  $V_{VBUS\_UVLO}$ 。TPS25752A 会检测  $VSYS$  和  $V_{BUS}$  电压以控制栅极电压，从而启用或禁用外部 FET。

高压电源路径控制包括过压保护 (OVP) 和反向电流保护 (RCP)。添加与 TPS25752A 的栅极引脚和 N 沟道 MOSFET 的栅极引脚串联的电阻可延长发生 OVP 或 RCP 时的关断时间。任何此类电阻都必须尽可能小，不得超过  $3\ \Omega$ 。




图 7-12. PP\_EXT 外部电源路径控制

[VSYS 栅极驱动器的详细信息](#)显示了 GATE\_VSYS 栅极驱动器的更多详细信息。




图 7-13. VSYS 栅极驱动器的详细信息

### 7.3.3.2.1 过压保护 (OVP)

应用固件会启用 OVP 并根据预期的 VBUS 电压配置器件。当 VBUS 电压超出过压保护参数时，外部电源路径将禁用。如果 VBUS 上的电压超过配置的阈值  $V_{OVP4VSYS} = V_{OVP4RCP}/r_{OVP}$ ，则会在  $t_{PPHV\_FSD}$  内自动禁用 GATE\_VSYS 以保护系统。




图 7-14. OVP 比较器示意图

### 7.3.3.2.2 VBUS UVLO

TPS25752A 会监测 VBUS 电压并检测该电压何时降至低于  $V_{VBUS\_UVLO}$ 。当检测到 UVLO 条件时，GATE\_VBUS 将在  $t_{PPHV\_RCP}$  内禁用。当 UVLO 条件被清除后，GATE\_VBUS 将在  $t_{PPHV\_ON}$  内重新启用。

### 7.3.3.2.3 将 VBUS 放电至安全电压

TPS25752A 在 VBUS 上具有集成有源下拉电阻 ( $I_{DSCH}$ )，可从高电压放电至 VSAFE0V (0.8V)。器件处于 Type-C 未连接状态时会进行这种放电。

### 7.3.4 电缆插拔和方向检测

图 7-15 展示了插头和方向检测块的每个 CCy 引脚 (CC1、CC2)。每个引脚都具有相同的检测电路。




图 7-15. 插头和方向检测块

#### 7.3.4.1 配置为源端

当配置为源端时，TPS25752A 会使用 CC1 和 CC2 引脚检测是否连接了电缆或接收端。当处于断开状态时，TPS25752A 会监测这些引脚上的电压，以确定连接了哪些目标（如果有）。有关更多信息，请参阅 [USB Type-C 规范](#)。

供电端的电缆检测状态显示供电端的电缆检测状态。

表 7-1. 源端的电缆检测状态

CC1	CC2	连接状态	后续操作
开路	开路	未连接任何目标	继续监控两个 CCy 引脚是否连接。不为 VBUS 或 VCONN 供电。
Rd	开路	已连接接收端	监控 CC1 是否分离。为 VBUS 供电，但不为 VCONN (CC2) 供电。
开路	Rd	已连接接收端	监控 CC2 是否分离。为 VBUS 供电，但不为 VCONN (CC1) 供电。
Ra	开路	电缆通电 - 未连接 UFP	监控 CC2 是否存在接收端连接，监控 CC1 是否存在电缆分离。不为 VBUS 或 VCONN (CC1) 供电。
开路	Ra	电缆通电 - 未连接 UFP	监控 CC1 是否存在接收端连接，监控 CC2 是否存在电缆分离。不为 VBUS 或 VCONN (CC1) 供电。
Ra	Rd	电缆通电 - 已连接 UFP	为 VBUS 和 VCONN (CC1) 供电，然后监控 CC2 是否存在接收端分离。不监控 CC1 是否存在分离。
Rd	Ra	电缆通电 - 已连接 UFP	为 VBUS 和 VCONN (CC2) 供电，然后监控 CC1 是否存在接收端分离。不监控 CC2 是否存在分离。
Rd	Rd	已连接调试附件模式	检测任一 CCy 引脚是否存在分离。

表 7-1. 源端的电缆检测状态 (续)

CC1	CC2	连接状态	后续操作
Ra	Ra	腐蚀缓解	检测任一 CCy 引脚是否存在分离。

当 TPS25752A 端口配置为源端时，每个 CCy 引脚中会驱动一个电流  $I_{RpDef}$ ，并会监控每个引脚的不同状态。当接收端连接到引脚时，存在一个连接到 GND 的下拉电阻  $R_d$ 。然后会强制电流  $I_{RpDef}$  流过电阻  $R_d$ ，从而在 CCy 引脚上产生电压。TPS25752A 会应用  $I_{RpDef}$ ，直到该器件关闭从 PP5V 到 VBUS 的开关，此时应用固件可以更改为  $I_{Rp1.5A}$  或  $I_{Rp3.0A}$ 。

当 CCy 引脚连接到有源电缆 VCONN 输入时，下拉电阻会不同 (Ra)。在这种情况下，CCy 引脚上的电压会降低，PD 控制器将下拉电阻识别为有源电缆。

CCy 上的电压将受到监控，以便根据哪个 Rp 电流源处于工作状态来检测断开情况。当识别到连接并且 CCy 上的电压随后上升到高于断开阈值且持续时间达到  $t_{CC}$  时，系统会记录断开连接。

### 7.3.5 过压保护 (CC1, CC2)

TPS25752A 会检测 CC1 或 CC2 引脚上的电压是否过高或 PP5V 引脚中是否存在反向电流，并采取措施来保护系统。相应的保护措施是在  $t_{PP\_CABLE\_FSD}$  内禁用 PP\_CABLE 并禁用 USB PD 发送器。




图 7-16. CC1 和 CC2 的过压和反向电流保护

### 7.3.6 默认行为配置 (ADCIN1、ADCIN2)

#### 备注

此功能由固件控制，可能会发生变更。

ADCINx 引脚必须在外部通过电阻分压器连接到 LDO\_3V3 引脚，如下图所示。上电时，ADC 转换 ADCINx 电压，数字内核使用这两个值来确定启动行为。可用的启动配置包括 I2Ct\_SCL/SDA 的 I<sup>2</sup>C 目标地址和默认配置选项。




图 7-17. ADCINx 电阻分压器

根据 ADCIN1 和 ADCIN2 引脚的解码值，使用多种方法确定器件行为。下表显示了不同电阻分压器分压比的解码值。有关 ADCINx 配置如何确定默认器件行为的详细信息，请参阅[通过搭接引脚配置默认行为](#)。有关 ADCINx 解码值如何影响默认 I<sup>2</sup>C 目标地址的详细信息，请参阅[I<sup>2</sup>C 地址设置](#)。


表 7-2. ADCIN1 和 ADCIN2 引脚的解码

DIV = R <sub>DOWN</sub> / (R <sub>UP</sub> + R <sub>DOWN</sub> ) <sup>(1)</sup>			不使用 R <sub>UP</sub> 或 R <sub>DOWN</sub>	ADCINx 解码值 <sup>(2)</sup>
最小值	目标	最大值		
0	0.0114	0.0228	连接至 GND	0
0.0229	0.0475	0.0722	不适用	1
0.0723	0.1074	0.1425	不适用	2
0.1425	0.1899	0.2372	不适用	3
0.2373	0.3022	0.3671	不适用	4
0.3672	0.5368	0.7064	连接至 LDO_1V5	5
0.7065	0.8062	0.9060	不适用	6
0.9061	0.9530	1.0	连接至 LDO_3V3	7

- (1) 有关 I<sup>2</sup>C 地址索引的确切含义，请参阅[I<sup>2</sup>C 地址设置](#)。  
 (2) 有关如何配置给定 ADCINx 解码值的信息，请参阅[通过搭接引脚配置默认行为](#)。

### 7.3.7 ADC

TPS25752A ADC 如图 7-18 所示。该 ADC 是一款 8 位逐次逼近 ADC。该 ADC 的输入是一个模拟输入多路复用器，支持器件中各种电压和电流的多个输入。该 ADC 的输出可供应用程序固件读取和使用。



Copyright © 2018, Texas Instruments Incorporated

图 7-18. SAR ADC

### 7.3.8 液体检测

TPS25752A 通过监测连接器引脚上的电压可实现液体检测和腐蚀缓解。该器件定期监测引脚，检查引脚电压的变化，以判断是否存在短路。配置为腐蚀缓解时，PD 控制器会与远端器件断开连接，并监测指示液体不再存在的电压读数。

有关其他信息，请参阅节 8 部分。

### 7.3.9 BC 1.2 (USB\_P, USB\_N)

TPS25752A 使用 中所示的硬件支持 BC 1.2 作为下行端口。




图 7-19. BC1.2 硬件元件

### 7.3.10 数字接口

TPS25752A 包含多个不同的数字接口，可用于与其他器件通信。可用的接口包括一个 I<sup>2</sup>C 控制器、一个 I<sup>2</sup>C 目标器件和额外的 GPIO。

#### 7.3.10.1 常规 GPIO

GPIOx 引脚可映射到 USB Type-C、USB PD 和应用特定事件，以控制其他 IC、中断主机处理器或接收来自其他 IC 的输入。该缓冲器可配置为推挽输出、弱推挽或开漏输出。当配置为输入时，信号可以是抗尖峰脉冲数字输入。推挽输出是一个具有独立下拉控制功能的简单 CMOS 输出，该下拉控制功能允许开漏连接。弱推挽也是 CMOS 输出，但 GPIO\_RPU 电阻与漏极串联。输出缓冲器的电源电压为 LDO\_3V3，输入缓冲器的电源电压为 LDO\_1V5。与非 3.3V I/O 器件连接时，输出缓冲器可配置为开漏输出，并在 GPIO 引脚上连接到一个外部上拉电阻器。上拉和下拉输出驱动器与输入独立控制，并通过数字内核中的应用代码启用或禁用。

表 7-3. GPIO 功能表

引脚名称	类型	特殊功能
GPIO0	I/O	通用输入或输出，或用于液体检测的 LD1
GPIO1	I/O	通用输入或输出
GPIO2	I/O	通用输入或输出，或用于液体检测的 LD2
GPIO3	I/O	通用输入或输出
GPIO4	I/O	D+, 通用输入或输出
GPIO5	I/O	D-, 通用输入或输出
GPIO6	I/O	通用输入或输出
GPIO7	I/O	通用输入或输出
I2Ct_IRQ(GPIO10)	O	可选 I2Ct 的 IRQ，或用作通用输出
GPIO11	O	通用输出
I2Cc_IRQ(GPIO12)	I	I2Cc 的 IRQ，或用作通用输入

### 7.3.10.2 I<sup>2</sup>C 接口

TPS25752A 具有两个 I<sup>2</sup>C 接口，每个接口都使用 I<sup>2</sup>C I/O 驱动器，如图 7-20 所示。该 I/O 由一个开漏输出和一个具有抗尖峰脉冲功能的输入比较器组成。




图 7-20. I<sup>2</sup>C 缓冲器

TPS25752A 具有一个 I<sup>2</sup>C 目标接口端口：I2Ct。I<sup>2</sup>C 端口 I2Ct 由 I2Ct\_SDA、I2Ct\_SCL 和  $\overline{\text{I2Ct\_IRQ}}$  引脚组成。此接口提供有关 TPS25752A 的一般状态信息以及控制 TPS25752A 行为的能力，支持与连接的器件和/或支持 BMC USB-USB PD 的电缆进行通信，并提供有关 USB-C 插座上检测到的连接的信息。

当 TPS25752A 处于“APP”模式时，TI 建议使用标准模式或快速模式（即时钟速度不高于 400kHz）。但是，在加载补丁捆绑包的引导模式下，可以使用快速+ 模式（请参阅 f<sub>SCLs</sub>）。

TPS25752A 具有一个 I<sup>2</sup>C 控制器接口端口。I<sup>2</sup>C 由 I2Cc\_SDA、I2Cc\_SCL 和  $\overline{\text{I2Cc\_IRQ}}$  引脚组成。该接口可用于对外部目标器件进行读取或写入。

在启动期间，TPS25752A 尝试从 7 位目标地址为 0x50 的外部 EEPROM 读取补丁和应用程序配置数据。EEPROM 必须至少为 32kb。

表 7-4. I<sup>2</sup>C 摘要

I <sup>2</sup> C 总线	类型	典型用法
I2Ct	目标	可以选择连接到外部 MCU。还用于加载补丁和应用程序配置。
I2Cc	控制器	连接到 I <sup>2</sup> C EEPROM、直流/直流转换器。使用 LDO_3V3 引脚作为上拉电压。不支持多控制器配置。

#### 7.3.10.2.1 I<sup>2</sup>C 接口说明

TPS25752A 支持标准模式和快速模式 I<sup>2</sup>C 接口。双向 I<sup>2</sup>C 总线由串行时钟 (SCL) 线和串行数据 (SDA) 线组成。这两种线都必须通过上拉电阻器连接至电源。只有当总线处于不忙状态时，才能启动数据传输。

当 SCL 输入为高电平时，控制器将发送启动条件（SDA 输入和输出端由高电平到低电平转换）以启动 I<sup>2</sup>C 通信。在发送启动条件之后，会发送器件地址字节，首先发送最高有效位 (MSB)，包括数据方向位 (R/W)。

接收到有效地址字节后，该器件以确认 (ACK) 响应，在 ACK 相关时钟脉冲的高电平期间，SDA 输入/输出为低电平。在 I<sup>2</sup>C 总线上，在每个时钟脉冲期间仅传输一个数据位。在时钟周期的高脉冲期间，SDA 线上的数据必须保持稳定，因为此时数据线上的变化会被解释为控制命令（启动或停止）。控制器会发送停止条件，即当 SCL 输入为高电平时，SDA 输入和输出由低电平到高电平转换。

在开始和停止条件之间，可以将任意数量的数据字节从发送器传输到接收器。每个八位字节后跟一个 ACK 位。发送器必须先释放 SDA 线，接收器才能发送 ACK 位。做出应答的器件必须在 ACK 时钟脉冲期间下拉 SDA 线路，这样，在 ACK 相关时钟周期的高脉冲期间，SDA 线路稳定为低电平。当目标接收器被寻址时，它必须在接收到

每个字节后生成一个 ACK。类似地，控制器必须在从目标发送器接收到每个字节之后生成一个 ACK。必须满足设置和保持时间才能正常运行。

控制器接收器在目标发送器将最后一个字节时钟输出后，通过将 SDA 线拉高不产生应答信号 (NACK)，以此向目标发送器指示数据结束。在这种情况下，发送器必须释放数据线，才能使控制器生成停止条件。

图 7-21 展示了传输的启动和停止条件。图 7-22 展示了用于传输一个位的 SDA 和 SCL 信号。图 7-23 展示了在最后一个时钟脉冲具有 ACK 或 NACK 的数据传输序列。




图 7-21. 启动和停止条件的 I<sup>2</sup>C 定义




图 7-22. I<sup>2</sup>C 位传输




图 7-23. I<sup>2</sup>C 确认

### 7.3.10.2.1.1 I<sup>2</sup>C 时钟延展

TPS25752A 具有适用于 I<sup>2</sup>C 协议的时钟延展。TPS25752A 目标 I<sup>2</sup>C 端口可能会在接收 ( 或发送 ) 一个字节后将时钟线 (SCL) 保持为低电平，表示总线尚未准备好处理更多数据。与目标通信的控制器不得完成当前位的发送，必须等待时钟线实际变为高电平。当目标进行时钟延展时，时钟线保持低电平。

控制器需要等待时钟线转换为高电平加上额外的最短时间 ( 在标准 100kbps I<sup>2</sup>C 中，此时间为 4 μs ) 后才再次将时钟拉至低电平。

任何时钟脉冲都可以延展，通常延展的是确认位之前或之后的时钟脉冲。

### 7.3.10.2.1.2 I<sup>2</sup>C 地址设置

I<sup>2</sup>C 控制器只能使用 I2Ct\_SCL/SDA 加载补丁捆绑包。

一旦启动过程完成，该端口在 I2Ct\_SCL/SDA 总线上具有一个由 ADCINx 引脚选择的唯一目标地址。

表 7-5. I2Ct\_SCL/SDA 的 I<sup>2</sup>C 默认目标地址。

I <sup>2</sup> C 地址索引 (从 ADCIN1 和 ADCIN2 解码) <sup>(1)</sup>	目标地址								启动期间可用
	位 7	位 6	位 5	位 4	位 3	位 2	位 1	位 0	
#1	0	1	0	0	0	0	0	R/W	是
#2	0	1	0	0	0	0	1	R/W	是
#3	0	1	0	0	0	1	0	R/W	是
#4	0	1	0	0	0	1	1	R/W	是

(1) 有关 ADCIN1 和 ADCIN2 解码的详细信息，请参阅[通过搭接引脚配置默认行为](#)。

### 7.3.10.2.1.3 唯一地址接口

唯一地址接口允许 I<sup>2</sup>C 控制器和单个 TPS25752A 之间进行复杂的交互。I<sup>2</sup>C 目标子地址用于接收或响应主机接口协议命令。[图 7-24](#) 和 [图 7-25](#) 显示了 I<sup>2</sup>C 目标接口的写入和读取协议，而 [图 7-26](#) 中列出了相应的关键字来解释使用的术语。协议图的关键字信息位于 SMBus 规范中，并在此处进行了部分复述。




图 7-24. I<sup>2</sup>C 唯一地址写入寄存器协议





图 7-25. I<sup>2</sup>C 唯一地址读取寄存器协议

图 7-26. I<sup>2</sup>C 读取/写入协议关键字

#### 7.3.10.2.1.4 通过搭接引脚配置默认行为

在引导过程中，器件会读取 ADCINx 引脚，并根据下表设置配置。然后，该器件尝试从 I2C 总线上的外部 EEPROM 加载配置。如果未检测到 EEPROM，则该器件等待外部主机加载配置。

当使用外部 EEPROM 时，每个器件连接到一个唯一的 EEPROM，不能由多个器件共享。外部 EEPROM 设置为 7 位目标地址 0x50。

表 7-6. 采用 ADCIN1 和 ADCIN2 的器件配置

ADCIN1 解码值 <sup>2</sup>	ADCIN2 解码值 <sup>2</sup>	I <sup>2</sup> C 地址索引 <sup>1</sup>
7	0	#1
0	0	#2
6	0	#3
5	7	#4

- (1) 有关 I<sup>2</sup>C 地址索引的确切含义，请参阅表 7-5。
- (2) 有关如何配置给定 ADCINx 解码值的信息，请参阅“ADCIN1 和 ADCIN2 的解码”。

### 7.3.11 数字内核

图 7-27 展示了数字内核的简化版方框图。




图 7-27. 数字内核方框图

## 7.4 器件功能模式

### 7.4.1 电源状态

TPS25752A 可在三种不同的电源状态之一下运行：工作、空闲或睡眠。现代待机模式是空闲模式的一个特殊情况。节 5.7 中总结了每个状态下可用的功能。该器件会根据处于运行状态和需要的电路在三种电源状态之间自动转换。请参阅图 7-28。在睡眠状态下，TPS25752A 会检测 Type-C 连接。在工作模式与空闲模式之间转换需要一段时间 (T)，而不执行以下任何活动：

- 传入的 USB PD 消息
- CC 状态变化
- GPIO 输入事件
- I<sup>2</sup>C 事务
- 电压警报
- 故障警报




图 7-28. 电源状态的流程图

表 7-7. 功耗状态

	工作 PP_5V 拉电流模式 <sup>(1)</sup>	工作 PP_HV 拉电流模式 <sup>(3)</sup>	空闲 PP_5V 拉电流模式	空闲 PP_HV 拉电流模式	睡眠模式 <sup>(2)</sup>
PP_5V	启用	禁用	启用	禁用	禁用
PP_EXT (TPS25752A)	启用	启用	启用	启用	禁用
PP_CABLE	启用	启用	启用	启用	禁用
外部 CC1 端接	Rd	Rd	Rd	Rd	开路
外部 CC2 端接	开路	开路	开路	开路	开路

- (1) 该模式用于： $I_{VIN\_3V3,ActSrc}$
- (2) 该模式用于： $I_{VIN\_3V3,Sleep}$
- (3) 该模式用于： $I_{VIN\_3V3,ActSnk}$

#### 7.4.2 肖特基器件可提供电流浪涌保护

为了防止因电缆中的电感效应而导致突然断开时有较大接地电流流入 TPS25752A，TI 建议在 VBUS 和接地之间放置一个肖特基二极管。




图 7-29. TPS25752AS 肖特基器件可提供电流浪涌保护

### 7.4.3 热关断

TPS25752A 在每个内部电源路径中都具有中央热关断功能以及独立热传感器。中央热关断功能会监测芯片的整体温度，并在芯片温度超过  $T_{SD\_MAIN}$  的上升温度时禁用除监控电路之外的所有功能。温度关断具有的迟滞为  $T_{SD\_MAIN}$ ，当温度降至低于该值时，器件会恢复正常运行。

电源路径热关断会监测每个内部 PP5V 到 VBUS 电源路径的温度，并在任何一个超过  $T_{SD\_PP5V}$  时禁用电源路径和 VCONN 电源路径。温度关断具有  $T_{SD\_PP5V}$  的磁滞，当温度回落到低于该值时，路径可以配置为恢复运行或保持禁用状态，直到通过固件重新启用。

## 8 应用和实例

### 备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

### 8.1 应用信息

TPS25752A 是一款独立式 Type-C PD 控制器，适用于仅电源的 USB PD 应用。USBCPD 应用程序自定义工具提供用于配置 TPS25752A 的图形界面，包括电源角色、数据角色、外部直流/直流转换器集成、GPIO 和液体检测。Web 工具会生成一个二进制映像，该映像会在引导期间编程到器件上。PD 控制器通过 I<sup>2</sup>C 接口从外部 EEPROM 或 MCU 加载器件配置。

TPS25752A 适用于支持以下 PD 架构的单端口电源应用。

- 供电器件（供电端）设计

### 8.2 典型应用

下面的方框图提供了完整系统架构的示例；某些模块可能并不适用于所有设计。




图 8-1. TPS25752A 直流/直流转换器和完整系统方框图

#### 8.2.1 设计要求

##### 8.2.1.1 液体检测设计要求

液体检测是 USB Type-C 端口中用于检测是否存在水分或碎屑的一种安全保护机制。TPS25752A 支持使用专用内部 ADC 引脚测量 Type-C 连接器上引脚之间的漏电压，从而检测液体。表 8-1 展示了在连接和未连接状态下可能发生的各种短路示例。

表 8-1. 液体检测电阻短路示例

电阻器	说明
RSaV	电阻短接至 VBUS
RSaCC	电阻短接至 CC

表 8-1. 液体检测电阻短路示例 (续)

电阻器	说明
RSaG	电阻短接至 GND




图 8-2. 液体检测案例

### 8.2.1.2 BC1.2 应用设计要求

PD 控制器使用 USB D+ 和 D- 引脚来提供 BC1.2 检测和广播。USB D+ 和 D- 通过 Type-C 连接器连接到 USB 主机 (DFP) 或 USB 器件 (UFP)，用于为数据端口应用充电。

### 8.2.1.3 USB 数据支持设计要求

对于 USB3 运行，SSTX/RX 多路复用至 Type-C 连接器。SuperSpeed 多路复用器通常具有两个控制信号：使能和插头方向。PD 控制器确定何时检测到连接并驱动所需的 GPIO 以控制 SuperSpeed 多路复用器。

## 8.2.2 详细设计过程

### 8.2.2.1 液体检测

TPS25752A 支持使用内置的内部 ADC 和带有外部电路的 GPIO 进行液体检测。TPS25752A 液体检测方框图 — CC1 和 CC2 监测引脚 和 TPS25752A 液体检测方框图 — SBU1 和 SBU2 监测引脚 展示了使用 CC1/2 和 SBU1/2 引脚通过 TPS25752A 进行液体检测的硬件实现。当 VBUS 与监测引脚因液体发生短路时，TPD4S201 用于保护 ADC 引脚免受过压情况的影响。当检测到液体时，TPS25752A 会采取措施保护 Type-C 端口。使用嵌入式主机控制器的系统可利用主机接口进行额外的通知和控制。

表 8-2. 液体检测 GPIO 引脚功能

引脚	功能
GPIO0 和 GPIO2	内部 ADC，用于测量监控引脚上的偏置电压。
GPIOx	控制偏置电压以驱动监控引脚为高电平和低电平的输出 GPIO。
GPIOy	在保护器件检测到故障时启动 Type-C 错误恢复的输入 GPIO。




图 8-3. TPS25752A 液体检测方框图 — CC1 和 CC2 监测引脚




图 8-4. TPS25752A 液体检测方框图 — SBU1 和 SBU2 监测引脚

### 8.2.2.2 BC1.2 应用

TPS25752A 支持 BC1.2 广播模式，可通过 [Web 工具](#) 进行配置。




图 8-5. BC1.2 应用方框图

### 8.2.2.3 USB 数据支持

TPS25752A 支持高达 USB 3.2 第 2 代的 USB 数据速度。进入 USB 枚举时，TPS25752A 使用 GPIO 控制来控制 USB SuperSpeed 多路复用器 (TUSB1142)。GPIO 控制是使用 [应用程序自定义工具](#) 进行配置的，GPIO 事件可在 [技术参考手册](#) 中找到。

### 8.2.3 应用曲线

#### 8.2.3.1 液体检测应用曲线

下图展示了禁用和启用腐蚀缓解功能时的液体检测行为。在 SBU2 引脚上的液体检测行为 - 无腐蚀缓解 和液体检测行为 - 腐蚀缓解 均检测到液体。液体检测的样本数量、时间和磁滞电压范围可通过 [Web 工具](#) 进行配置。




图 8-6. 液体检测行为 - 无腐蚀缓解




图 8-7. 液体检测行为 - 腐蚀缓解

## 8.3 电源相关建议

### 8.3.1 3.3V 电源

#### 8.3.1.1 VIN\_3V3 输入开关

VIN\_3V3 输入是 TPS25752A 器件的主电源。VIN\_3V3 开关 ( 请参阅 [节 7.3.2](#) ) 是从 VIN\_3V3 到 LDO\_3V3 的单向开关, 不允许电流从 LDO\_3V3 回流到 VIN\_3V3。当 3.3V 电源可用时, 此开关接通。建议电容  $C_{VIN\_3V3}$  ( 请参阅 [节 5.4](#) ) 必须从 VIN\_3V3 引脚连接到 GND 引脚。请勿通过 VBUS 为 VIN\_3V3 供电。

#### 8.3.2 1.5V 电源

内部电路由 1.5V 电源供电。1.5V LDO 将电压从 LDO\_3V3 降至 1.5V。1.5V LDO 为包括数字内核和存储器在内的所有内部低压数字电路供电。1.5V LDO 还可为所有内部低压模拟电路供电。将建议电容  $C_{LDO\_1V5}$  ( 请参阅 [节 5.4](#) ) 从 LDO\_1V5 引脚连接到 GND 引脚。

#### 8.3.3 建议的电源负载电容

[节 5.4](#) 列出了各种电源的建议电路板电容。典型电容是标称额定电容, 必须将其放置在电路板上尽可能靠近引脚的位置。不得超过指定的引脚的最大电容。最小电容是在确保正常运行的情况下, 容差和电压降额允许的最小电容。

## 8.4 布局

### 8.4.1 布局指南

适当的布线和放置可保持高速信号的完整性并改善电源路径的散热。如果遵循以下指南, 则可轻松实现电源和高速数据信号的组合。最佳实践是咨询电路板制造部门以验证制造能力。

#### 8.4.1.1 建议的过孔尺寸

建议使用适当的过孔拼接来为 VBUS 电源路径和接地承载电流。建议的最小过孔尺寸如下所示, 但对于低密度 PCB 设计而言, 更大的过孔是一个选项。单个过孔能够承载 1A 电流, 通过电路板制造验证容差。建议在靠近 PD 控制器时包覆过孔。




图 8-8. 建议的最小过孔尺寸

#### 8.4.1.2 最小布线宽度

以下是模拟和数字引脚的最小布线宽度。布线宽度限制也由所用的电路板制造工艺定义。请咨询制造部门以确定最小布线宽度和容差。

表 8-3. 最小布线宽度

布线	最小宽度 (mil)
CC1、CC2	10
VIN_3V3, LDO	10
元件 GND	16
GPIO	4

## 8.4.2 布局示例

### 8.4.2.1 原理图

请遵循由其规格定义的超高速/高速信号的差分阻抗 (USB2.0)。所有 I/O 均被扇出以提供一个布线输出所有引脚的示例，并非所有设计都利用 TPS25752A 上的所有 I/O。




图 8-9. 示例原理图

#### 8.4.2.2 PCB 图

以下 TPS25752A PCB 布局图展示了建议的布局、元器件摆放和布线。




图 8-10. PCB 布局 — 顶部复合图




图 8-11. PCB 布局 — 底部复合图




图 8-12. PCB 布局 — 顶层 1



图 8-13. PCB 布局 — GND 层 2




图 8-14. PCB 布局 — 信号层 3




图 8-15. PCB 布局 — 信号层 4



图 8-16. PCB 布局 — GND 层 5




图 8-17. PCB 布局 — 底层 6

#### 8.4.2.2.1 元件放置

##### LDO\_1V5 (引脚 4)、LDO\_3V3 (引脚 1) 和 VIN\_3V3 (引脚 32)

LDO\_3V3、LDO\_1V5 和 VIN\_3V3 的去耦电容器 (分别为 C15、C16 和 C17) 需要尽可能靠近 TPS25752A 器件放置, 以实现卓越性能。为了尽可能减小解决方案尺寸, 该示例将去耦电容器放置在底层, 其接地焊盘位于 TPS25752A 接地焊盘的正下方。如果将 TPS25752A 与去耦电容器放在不同的层上, 则每个引脚最多使用一个过孔。至少使用 10mil 的布线宽度来布置这三个布线, 如果可能, 最好使用 16mil 的布线宽度。

##### CC1 (引脚 24) 和 CC2 (引脚 25)

CC1 (C11) 和 CC2 (C10) 电容需要尽可能靠近各自的引脚放置, 并与 TPS25752A 器件位于同一层。进行 CCx 布线时, 在 TPS25752A 的 CCx 引脚到 CCx 电容器的走线路径上, 禁止打过孔切换到其他层。检查以确保 CCx 电容器不会放置在 CC 走线外侧以免形成天线, 而是应使走线直接穿过 CCx 电容器焊盘, 如示例布局中所示。至少使用 10mil 的布线宽度来支持 Vconn (5V/0.6A)。

#### 8.4.2.2.2 PP5V

10 $\mu$ F 去耦电容 (C8) 需要尽可能靠近 TPS25752A 的 PP5V 引脚放置。请勿对 PP5V 使用布线。PP5V 电源平面的尺寸需要调整为支持高达 3.6A (提供拉电流时高达 3A, 提供 Vconn 时为 600mA)。将 PP5V 引脚 (引脚 28 和 29) 连接到 5V 电源平面时, 在靠近器件的位置并联至少使用 4 个过孔, 以改善电流共享。尽量减少其他过孔或布线导致的颈项, 较大颈项会降低电源平面的效率。大容量电容器 (C6、C7 和 C9) 表示来自系统 5V 电源轨的电容, 它们放在同一 PP5V 电源平面上离 TPS25752A 更远的位置。

#### 8.4.2.2.3 PP\_EXT

将 PP\_EXT 去耦电容器尽可能靠近 TPS25752A 放置, 这些电容器不需要与器件位于同一层。PP\_EXT 电源平面的大小需要支持高达 5A 的电流。将 PP\_EXT 平面连接到不同的层时, 每层更改至少要使用 6 个并联过孔。如果可能, 放置超过 6 个过孔来进行层更改, 从而改善电流共享和效率。

#### 8.4.2.2.4 VBUS

##### **VBUS (引脚 26 和 27)**

将 VBUS 去耦电容器 (C37) 尽可能靠近外部 NMOS 晶体管 (Q8) 的 VBUS 引脚放置, 电容器不需要与器件位于同一层。如果使用了 5V 电源路径, VBUS 电源平面的尺寸需要能够支持高达 3A 的电流。如果未使用此 5V 电源路径, 则可以调整电源路径的大小以支持 100mA 的电流。将 VBUS 引脚 (引脚 26 和 27) 平面连接到不同的层时, 每层更改至少要使用 3 个过孔。

在 Type-C 端口/连接器上, 从连接器 VBUS 引脚保留至少 6 个过孔来实现层更改。将 10nF 电容器置于尽可能靠近连接器 VBUS 引脚的位置。

使用 TPD4S480 实现时, TPS25752A 不需要外部 TVS 保护器件。请参阅所选开关的数据表, 以确保满足任何保护要求, 并确认系统中使用的电源开关是否需要添加 TVS 保护二极管。

Type-C 连接器的 VBUS 线需以满足电流和电压需求的方式连接到外部电源路径。请参阅所选开关的数据表, 以确保满足任何布线和电流要求。

#### 8.4.2.2.5 I/O

##### **I2C、ADCIN1/2 和 GPIO 引脚**

将这些布线从 TPS25752A 扇出, 如果需要, 使用过孔将网络连接到布线层。对于这些网, 请使用 4mil 至 10mil 的布线宽度。

##### **I2Cc\_SDA/SCL/IRQ (引脚 8、9 和 10) 和 I2Ct\_SCL/SDA/IRQ (引脚 15、16 和 17)**

尽量减小布线宽度变化以避免 I2C 通信问题。

##### **ADCIN1 和 ADCIN2 (引脚 2 和 3)**

使 ADCINx 布线远离开关元件。如果用电阻分压器, 请将分压器靠近 LDO\_3V3 或 LDO\_1V5 放置。

##### **GPIO (引脚 5、6、7、18、22、23、31、30 和 13)**

以布线宽度并行连接的独立 GPIO 布线。使 GPIOx 布线远离开关元件。

#### 8.4.2.2.6 PPEXT 栅极驱动器

##### GATE\_VSYS ( 引脚 20 )

GATE\_VSYS 引脚 ( 引脚 20 ) 可以使用布线 ( 建议 6mil 布线宽度 ) 连接到源极接 PPHV 的 N 沟道 MOSFET 的栅极引脚。建议**不要**布置过孔直接连接到 N 沟道 MOSFET 的栅极引脚，而是使用过孔将 GATE\_VSYS 引脚从 TPS25752AS 连接到 N 沟道 MOSFET 的栅极引脚。有关如何连接布线的示例，请参阅图 10-21 和图 10-22。

##### GATE\_VBUS ( 引脚 21 )

GATE\_VBUS 引脚 ( 引脚 21 ) 可以使用布线 ( 建议 6mil 布线宽度 ) 连接到源极接 VBUS 的 N 沟道 MOSFET 的栅极引脚。建议**不要**布置过孔直接连接到 N 沟道 MOSFET 的栅极引脚，而是使用过孔将 GATE\_VBUS 引脚从 TPS25752AS 连接到 N 沟道 MOSFET 的栅极引脚。有关如何连接布线的示例，请参阅图 10-21 和图 10-22。

#### 8.4.2.2.7 GND

GND 焊盘用于 TPS25752A 器件的散热。将 GND 引脚 ( 11、12、14 和 31 ) 连接到 TPS25752A 器件下方的接地焊盘 (39)。将穿孔过孔从顶层的接地焊盘连接到底层的覆铜，以帮助散热。可以添加额外的过孔以改善散热。

## 9 器件和文档支持

### 9.1 器件支持

#### 9.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

### 9.2 文档支持

#### 9.2.1 相关文档

- [USB-PD 规格](#)
- [USB 电力输送规格](#)

### 9.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 9.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

### 9.5 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

### 9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

### 9.7 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

## 10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
May 2026	*	初始发行版

## 11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">TPS25752ASRSMR</a>	Active	Production	VQFN (RSM)   32	3000   LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	25752A S

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS25752ASRSMR	VQFN	RSM	32	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS25752ASRSMR	VQFN	RSM	32	3000	360.0	360.0	36.0

## GENERIC PACKAGE VIEW


**RSM 32**

**VQFN - 1 mm max height**

4 x 4, 0.4 mm pitch


PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4224982/A


# RSM0032B



# PACKAGE OUTLINE

## VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4219108/B 08/2019

**NOTES:**

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.





## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月