

## TLV902x 和 TLV903x 精密比较器系列

### 1 特性

- 电源电压范围：1.65V 至 5.5V
- 精密输入失调电压：300  $\mu$ V
- 具有容错能力的轨至轨输入
- 典型传播延迟：100ns
- 每通道的低静态电流：16  $\mu$ A
- 低输入偏置电流：5pA
- 开漏输出选项 (TLV902x)
- 推挽输出选项 (TLV903x)
- 全温度范围：-40°C 至 +125°C
- ESD 保护：2kV
- 备选单通道引脚排列 (TLV90x0)

### 2 应用

- 电器
- 楼宇自动化
- 工厂自动化和控制
- 电机驱动器
- 信息娱乐系统与仪表组

### 3 说明

TLV902x 和 TLV903x 是一个单通道、双通道和四通道比较器系列。该系列的输入偏移电压低，配备了容错输入和出色的速度功率组合。该系列的传播延迟为 100ns，每个通道的静态电源电流仅为 18  $\mu$ A。

这些比较器配备了容错输入，容错输入电压可升至 6V 而不会造成损坏，也不会产生输出相位反转。该系列的比较器适合在恶劣嘈杂环境中进行精密电压监测。

TLV902x 具备漏极开路输出，可以在低于或高于电源电压的情况下上拉。这些器件专为低压逻辑转换器而设计。

TLV903x 具备推挽式输出级，能够灌入和拉取毫安级电流以驱动 LED 或 MOSFET 栅极的容性负载。


TLV90x0 和 TLV90x1 是单通道器件的替代引脚排列版本。

该系列具有 -40°C 至 +125°C 的工业级额定温度范围，可采用标准的引线和无引线封装。


#### 封装信息

器件型号	封装 <sup>(1)</sup>	封装尺寸 <sup>(2)</sup>
TLV90x0、 TLV90x1 (单通道)	DCK ( SC-70 , 5 )	1.25mm × 2.00mm
	DBV ( SOT-23 , 5 )	1.60mm × 2.90mm
TLV9022 TLV9032 (双通道)	D ( SOIC , 8 )	3.91mm × 4.90mm
	PW ( TSSOP , 8 )	3.00mm × 4.40mm
	DGK ( VSSOP , 8 )	3.00mm × 3.00mm
	DSG ( WSON , 8 )	2.00mm × 2.00mm
	DDF ( SOT-23 , 8 )	1.60mm × 2.90mm
TLV9024 TLV9034 (四通道)	D ( SOIC , 14 )	3.91mm × 8.65mm
	PW ( TSSOP , 14 )	4.40mm × 5.00mm
	(SOT-23, 14)	4.20mm × 2.00mm
	RTE ( WQFN , 16 )	3.00mm × 3.00mm
	RUC ( X2QFN , 14 )	2.00mm × 2.00mm

- (1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
- (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



TLV902x 方框图



TLV903x 方框图



## 内容

<b>1 特性</b> .....	1	5.13 典型特性.....	15
<b>2 应用</b> .....	1	<b>6 详细说明</b> .....	21
<b>3 说明</b> .....	1	6.1 概述.....	21
<b>4 引脚配置和功能</b> .....	3	6.2 功能方框图.....	21
4.1 引脚功能：TLV90x0 和 TLV90x1 单通道.....	3	6.3 特性说明.....	21
4.2 引脚功能：TLV90x2 双通道.....	4	6.4 器件功能模式.....	21
4.3 引脚功能：TLV90x4 四通道.....	5	<b>7 应用和实施</b> .....	24
<b>5 规格</b> .....	7	7.1 应用信息.....	24
5.1 绝对最大额定值.....	7	7.2 典型应用.....	27
5.2 ESD 等级.....	7	7.3 电源相关建议.....	34
5.3 建议运行条件.....	7	7.4 布局.....	34
5.4 热性能信息，TLV90x0、TLV90x1 .....	7	<b>8 器件和文档支持</b> .....	36
5.5 热性能信息，TLV90x2 .....	8	8.1 文档支持.....	36
5.6 热性能信息，TLV90x4 .....	8	8.2 接收文档更新通知.....	36
5.7 电气特性，TLV90x0、TLV90x1 .....	9	8.3 支持资源.....	36
5.8 开关特性，TLV90x0、TLV90x1 .....	10	8.4 商标.....	36
5.9 电气特性，TLV90x2 .....	11	8.5 静电放电警告.....	36
5.10 开关特性，TLV90x2 .....	12	8.6 术语表.....	36
5.11 电气特性，TLV90x4 .....	13	<b>9 修订历史记录</b> .....	36
5.12 开关特性，TLV90x4 .....	14	<b>10 机械、封装和可订购信息</b> .....	37

## 4 引脚配置和功能

### 4.1 引脚功能：TLV90x0 和 TLV90x1 单通道




图 4-1. TLV9020、TLV9030 DCK 和 DBV 封装  
标准东扇引脚排列  
5 引脚 SC-70 和 SOT-23  
顶视图




图 4-2. TLV9021、TLV9031 DCK 和 DBV 封装  
标准西北引脚排列  
5 引脚 SC-70 和 SOT-23  
顶视图

表 4-1. 引脚功能：TLV90x0 和 TLV90x1

引脚			类型 <sup>(1)</sup>	说明
名称	TLV90x0 编号	TLV90x1 编号		
IN+	1	3	I	同相 ( 正 ) 输入
IN -	3	4	I	反相 ( 负 ) 输入
OUT	4	1	O	输出
V+	5	5	—	正电源
V-	2	2	—	负电源

(1) I = 输入, O = 输出

## 4.2 引脚功能：TLV90x2 双通道





图 4-3. D、DGK、PW、DDF 封装  
8 引脚 SOIC、VSSOP、TSSOP、SOT-23-8  
顶视图



注意：将外露散热焊盘直接连接到 V- 引脚。

图 4-4. DSG 封装  
8 引脚 WSON (带有外露散热焊盘)  
顶视图

表 4-2. 引脚功能：TLV90x2

引脚		类型 <sup>(1)</sup>	说明
名称	编号		
IN1 -	2	I	比较器 1 的反相输入引脚
IN1+	3	I	比较器 1 的同相输入引脚
IN2 -	6	I	比较器 2 的反相输入引脚
IN2+	5	I	比较器 2 的同相输入引脚
OUT1	1	O	比较器 1 的输出引脚
OUT2	7	O	比较器 2 的输出引脚
散热焊盘	—	—	直接连接到 V- 引脚
V -	4	—	负 (低) 电源
V+	8	—	正电源

(1) I = 输入, O = 输出

### 4.3 引脚功能：TLV90x4 四通道




图 4-5. D、PW、DYY 封装，  
14 引脚 SOIC、TSSOP、SOT-23，  
顶视图





图 4-6. RUC 封装、  
14 引脚 X2QFN、  
顶视图



注意：将外露散热焊盘直接连接到 V- 引脚。

图 4-7. RTE 封装、  
16 焊盘 WQFN (带有散热焊盘)、  
顶视图

表 4-3. 引脚功能：TLV90x4

名称 <sup>(1)</sup>	引脚			类型 <sup>(2)</sup>	说明
	SOIC	X2QFN	WQFN		
IN1 -	4	3	2	I	比较器 1 的负输入引脚
IN1+	5	4	4	I	比较器 1 的正输入引脚
IN2 -	6	5	5	I	比较器 2 的负输入引脚
IN2+	7	6	6	I	比较器 2 的正输入引脚
IN3 -	8	7	7	I	比较器 3 的负输入引脚
IN3+	9	8	8	I	比较器 3 的正输入引脚
IN4 -	10	9	9	I	比较器 4 的负输入引脚

表 4-3. 引脚功能：TLV90x4（续）

名称 <sup>(1)</sup>	引脚			类型 <sup>(2)</sup>	说明
	SOIC	X2QFN	WQFN		
IN4+	11	10	11	I	比较器 4 的正输入引脚
NC	—	—	3	—	没有与内部电路连接 - 保持悬空或 GND
NC	—	—	10	—	没有与内部电路连接 - 保持悬空或 GND
OUT1	2	1	16	O	比较器 1 的输出引脚
OUT2	1	14	15	O	比较器 2 的输出引脚
OUT3	14	13	14	O	比较器 3 的输出引脚
OUT4	13	12	13	O	比较器 4 的输出引脚
散热焊盘	—	—	PAD	—	直接连接到 V- 引脚。
V-	12	11	12	—	负电源
V+	3	2	1	—	正电源

(1) 一些制造商调换了通道 1 和 2 的名称。引脚的电气分配是相同的，只是通道命名规则有所不同。

(2) I = 输入，O = 输出

## 5 规格

### 5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) <sup>(1)</sup>

		最小值	最大值	单位
电源电压	$V_S = (V+) - (V-)$	-0.3	6	V
输入引脚	$V-$ 的 (IN+, IN-) <sup>(2)</sup>	-0.3	6	V
进入输入引脚的电流	(IN+, IN-)	-10	10	mA
输出	$V-$ 的 (OUT), 仅漏极开路 <sup>(3)</sup>	-0.3	6	V
输出	$V-$ 的 (OUT), 仅推挽	-0.3	(V+) + 0.3	V
输出	短路持续时间 <sup>(4)</sup>		10	s
结温	$T_J$		150	°C
贮存温度	$T_{stg}$	-65	150	°C

- 超出绝对最大额定值范围操作可能会导致器件永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议的工作条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- 输入端子被二极管钳制至 ( $V-$ )。对于摆幅可能超过电源轨 0.3V 的输入信号, 必须将其电流限制为 10mA 或者更低。此外, 只要输入电压在 -0.3V 至 6V 范围内, 输入 (IN+, IN-) 就可以大于  $V+$  和 OUT
- 只要引脚电压在 -0.3V 至 6V 范围内, 漏极开路的输出 (OUT) 就可以大于 ( $V+$ ) 和输入 (IN+, IN-)
- 对  $V-$  或  $V+$  短路。输出短路会导致过热, 并且最终会发生损坏。

### 5.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 <sup>(1)</sup>	±2000
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 <sup>(2)</sup>	±1000

- JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。
- JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

### 5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	最大值	单位
电源电压	$V_S = (V+) - (V-)$	1.65	5.5	V
输入电压范围	( $V-$ ) 的 (IN+, IN-)	-0.2	5.7	V
环境温度	$T_A$	-40	125	°C

### 5.4 热性能信息, TLV90x0、TLV90x1

热指标 <sup>(1)</sup>		TLV90x0、TLV90x1		单位
		DCK (SC-70)	DBV (SOT-23)	
		5 引脚	5 引脚	
$R_{qJA}$	结至环境热阻	238.5	223.7	°C/W
$R_{qJC(top)}$	结至外壳 (顶部) 热阻	134.0	123.2	°C/W
$R_{qJB}$	结至电路板热阻	87.6	91.4	°C/W
$\gamma_{JT}$	结至顶部特征参数	59.1	58.7	°C/W
$\gamma_{JB}$	结至电路板特征参数	87.2	91.0	°C/W
$R_{qJC(bot)}$	结至外壳 (底部) 热阻	-	-	°C/W

- 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标应用手册](#)。

## 5.5 热性能信息，TLV90x2

热指标 <sup>(1)</sup>		TLV90x2					单位
		D (SOIC)	PW (TSSOP)	DGK (VSSOP)	DSG (WSON)	DDF (SOT-23)	
		8 引脚	8 引脚	8 引脚	8 引脚	8 引脚	
R <sub>qJA</sub>	结至环境热阻	167.7	221.7	215.8	175.2	240.0	°C/W
R <sub>qJC(top)</sub>	结至外壳 (顶部) 热阻	107.0	109.1	105.2	178.1	151.0	°C/W
R <sub>qJB</sub>	结至电路板热阻	111.2	152.5	137.5	139.5	157.0	°C/W
Y <sub>JT</sub>	结至顶部特征参数	53.1	36.4	39.6	47.2	32.8	°C/W
Y <sub>JB</sub>	结至电路板特征参数	110.4	150.7	135.9	138.9	155.4	°C/W
R <sub>qJC(bot)</sub>	结至外壳 (底部) 热阻	-	-	-	127.3	-	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

## 5.6 热性能信息，TLV90x4

热指标 <sup>(1)</sup>		TLV90x4	TLV90x4	TLV90x4	TLV90x4	TLV90x4	单位
		D (SOIC)	PW (TSSOP)	RUC (X2QFN)	RTE (WQFN)	DYY (SOT-23)	
		14 引脚	14 引脚	14 引脚	16 引脚	14 引脚	
R <sub>qJA</sub>	结至环境热阻	136.0	155.0	215.0	134.1	211.1	°C/W
R <sub>qJC(top)</sub>	结至外壳 (顶部) 热阻	91.2	82.0	77.5	122.6	121.1	°C/W
R <sub>qJB</sub>	结至电路板热阻	92.0	98.5	160.3	109.3	120.4	°C/W
Y <sub>JT</sub>	结至顶部特征参数	46.9	25.7	10.0	30.9	22.3	°C/W
Y <sub>JB</sub>	结至电路板特征参数	91.6	97.6	160.1	108.3	120.1	°C/W
R <sub>qJC(bot)</sub>	结至外壳 (底部) 热阻	-	-	-	98.7	-	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

## 5.7 电气特性, TLV90x0, TLV90x1

$T_A = 25^\circ\text{C}$  时,  $V_S$  (总电源电压) =  $(V+) - (V-) = 5\text{V}$ ,  $V_{CM} = (V-)$  (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
<b>失调电压</b>						
$V_{OS}$	输入失调电压	$V_S = 1.8\text{V}$ 和 $5\text{V}$	-1.5	$\pm 0.3$	1.5	mV
$V_{OS}$	输入失调电压	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-2		2	
$dV_{IO}/dT$	输入失调电压温漂	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		$\pm 0.5$		$\mu\text{V}/^\circ\text{C}$
<b>电源</b>						
$I_Q$	静态电流	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , 无负载, 低输出		17.1	30	$\mu\text{A}$
$I_Q$	静态电流	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , 无负载, 低输出, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			35	
PSRR	电源抑制比	$V_S = 1.8\text{V}$ 至 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ (推挽版本)	75	95		dB
PSRR	电源抑制比	$V_S = 1.8\text{V}$ 至 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ (开漏版本)	80	95		dB
<b>输入偏置电流</b>						
$I_B$	输入偏置电流	$V_{CM} = V_S/2$		5		pA
$I_{OS}$	输入失调电流	$V_{CM} = V_S/2$		1		pA
<b>输入电容</b>						
$C_{ID}$	输入电容, 差分	$V_{CM} = V_S/2$		2		pF
$C_{IC}$	输入电容, 共模	$V_{CM} = V_S/2$		3		pF
<b>输入电压范围</b>						
$V_{CM\text{-Range}}$	共模电压范围	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V-) - 0.2$		$(V+) + 0.2$	V
CMRR	共模抑制比	$V_S = 5\text{V}$ , $(V-) - 0.2\text{V} < V_{CM} < (V+) + 0.2\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	60	70		dB
CMRR	共模抑制比	$V_S = 1.8\text{V}$ , $(V-) - 0.2\text{V} < V_{CM} < (V+) + 0.2\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	50	60		dB
<b>开环增益</b>						
$A_{VD}$	大信号差分电压放大	仅限开漏版本	50	200		V/mV
<b>输出</b>						
$V_{OL}$	$(V-)$ 的电压摆幅	$I_{SINK} = 4\text{mA}$ , $T_A = 25^\circ\text{C}$		75	125	mV
$V_{OL}$	$(V-)$ 的电压摆幅	$I_{SINK} = 4\text{mA}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			175	mV
$V_{OH}$	$(V+)$ 的电压摆幅	$I_{SOURCE} = 4\text{mA}$ , $T_A = 25^\circ\text{C}$ (仅推挽)		75	125	mV
$V_{OH}$	$(V+)$ 的电压摆幅	$I_{SOURCE} = 4\text{mA}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ (仅推挽)			175	mV
$I_{LKG}$	开漏输出漏电流	$V_{PULLUP} = (V+)$ , $T_A = 25^\circ\text{C}$ (仅开漏)		100		pA
$I_{SC}$	短路电流	$V_S = 5\text{V}$ , 灌入	90	100		mA
$I_{SC}$	短路电流	$V_S = 5\text{V}$ , 拉出 (仅推挽)	90	100		mA

### 5.8 开关特性, TLV90x0、TLV90x1

$T_A = 25^\circ\text{C}$  时,  $V_S$  (总电源电压) =  $(V+) - (V-) = 5\text{V}$ ,  $V_{CM} = V_S/2$ ,  $C_L = 15\text{pF}$  (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
<b>输出</b>						
$T_{PD-HL}$	传播延迟时间, 高电平到低电平	$V_{ID} = -100\text{mV}$ ; 从输入中点到输出中点的延迟 ( $R_P = 2.5\text{K}\Omega$ , 仅适用于开漏)		100		ns
$T_{PD-LH}$	传播延迟时间, 从低电平到高电平	$V_{ID} = 100\text{mV}$ ; 从输入中点到输出中点的延迟 (仅适用于推挽)		115		ns
$T_{PD-LH}$	传播延迟时间, 从低电平到高电平	$V_{ID} = 100\text{mV}$ ; 从输入中点到输出中点的延迟 ( $R_P = 2.5\text{K}\Omega$ , 仅适用于开漏)		150		ns
$T_{FALL}$	5V 输出下降时间, 80% 至 20%	$V_{ID} = -100\text{mV}$		3		ns
$T_{RISE}$	5V 输出上升时间, 20% 至 80%	$V_{ID} = 100\text{mV}$ (仅适用于推挽)		3		ns
$F_{TOGGLE}$	5V, 切换频率	$V_{ID} = 100\text{mV}$ ( $R_P = 2.5\text{K}\Omega$ , 仅适用于开漏)		3		MHz
<b>上电时间</b>						
$P_{ON}$	上电时间	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $V_{CM} = (V-)$ , $V_{ID} = -0.1\text{V}$ , $V_{PULL-UP} = V_S/2$ , 从 $V_S/2$ 到 $V_{OUT} = 0.1 \times V_S/2$ 的延迟 ( $R_P = 2.5\text{K}\Omega$ 仅适用于漏极开路)		20		$\mu\text{s}$

## 5.9 电气特性, TLV90x2

$T_A = 25^\circ\text{C}$  时,  $V_S$  (总电源电压) =  $(V_+) - (V_-) = 5\text{V}$ ,  $V_{CM} = (V_-)$  (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
<b>失调电压</b>						
$V_{OS}$	输入偏移电压	$V_S = 1.8\text{V}$ 和 $5\text{V}$	-1.5	$\pm 0.3$	1.5	mV
$V_{OS}$	输入偏移电压	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-2		2	
$dV_{IO}/dT$	输入失调电压漂移	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		$\pm 0.5$		$\mu\text{V}/^\circ\text{C}$
<b>电源</b>						
$I_Q$	静态电流 (每个比较器)	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , 无负载, 低输出		16	30	$\mu\text{A}$
$I_Q$	静态电流 (每个比较器)	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , 无负载, 低输出, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			35	
PSRR	电源抑制比	$V_S = 1.8\text{V}$ 至 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ (推挽版本)	75	95		dB
PSRR	电源抑制比	$V_S = 1.8\text{V}$ 至 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ (开漏版本)	80	95		dB
<b>输入偏置电流</b>						
$I_B$	输入偏置电流	$V_{CM} = V_S/2$		5		pA
$I_{OS}$	输入失调电流	$V_{CM} = V_S/2$		1		pA
<b>输入电容</b>						
$C_{ID}$	输入电容, 差分	$V_{CM} = V_S/2$		2		pF
$C_{IC}$	输入电容, 共模	$V_{CM} = V_S/2$		3		pF
<b>输入电压范围</b>						
$V_{CM\text{-Range}}$	共模电压范围	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V_-) - 0.2$		$(V_+) + 0.2$	V
CMRR	共模抑制比	$V_S = 5\text{V}$ , $(V_-) - 0.2\text{V} < V_{CM} < (V_+) + 0.2\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	60	70		dB
CMRR	共模抑制比	$V_S = 1.8\text{V}$ , $(V_-) - 0.2\text{V} < V_{CM} < (V_+) + 0.2\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	50	60		dB
<b>开环增益</b>						
$A_{VD}$	大信号差分电压放大	仅限开漏版本	50	200		V/mV
<b>输出</b>						
$V_{OL}$	$(V_-)$ 的电压摆幅	$I_{SINK} = 4\text{mA}$ , $T_A = 25^\circ\text{C}$		75	125	mV
$V_{OL}$	$(V_-)$ 的电压摆幅	$I_{SINK} = 4\text{mA}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			175	mV
$V_{OH}$	$(V_+)$ 的电压摆幅	$I_{SOURCE} = 4\text{mA}$ , $T_A = 25^\circ\text{C}$ (仅推挽)		75	125	mV
$V_{OH}$	$(V_+)$ 的电压摆幅	$I_{SOURCE} = 4\text{mA}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ (仅推挽)			175	mV
$I_{LKG}$	开漏输出漏电流	$V_{PULLUP} = (V_+)$ , $T_A = 25^\circ\text{C}$ (仅开漏)		100		pA
$I_{SC}$	短路电流	$V_S = 5\text{V}$ , 灌入	90	100		mA
$I_{SC}$	短路电流	$V_S = 5\text{V}$ , 拉出 (仅推挽)	90	100		mA

## 5.10 开关特性, TLV90x2

$T_A = 25^\circ\text{C}$  时,  $V_S$  (总电源电压) =  $(V+) - (V-) = 5\text{V}$ ,  $V_{CM} = V_S/2$ ,  $C_L = 15\text{pF}$  (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
<b>输出</b>						
$T_{PD-HL}$	传播延迟时间, 高电平到低电平	$V_{ID} = -100\text{mV}$ ; 从输入中点到输出中点的延迟 ( $R_P = 2.5\text{k}\Omega$ , 仅适用于开漏)		100		ns
$T_{PD-LH}$	传播延迟时间, 从低电平到高电平	$V_{ID} = 100\text{mV}$ ; 从输入中点到输出中点的延迟 (仅适用于推挽)		115		ns
$T_{PD-LH}$	传播延迟时间, 从低电平到高电平	$V_{ID} = 100\text{mV}$ ; 从输入中点到输出中点的延迟 ( $R_P = 2.5\text{k}\Omega$ , 仅适用于开漏)		150		ns
$T_{FALL}$	5V 输出下降时间, 80% 至 20%	$V_{ID} = -100\text{mV}$		3		ns
$T_{RISE}$	5V 输出上升时间, 20% 至 80%	$V_{ID} = 100\text{mV}$ (仅适用于推挽)		3		ns
$F_{TOGGLE}$	5V, 切换频率	$V_{ID} = 100\text{mV}$ ( $R_P = 2.5\text{k}\Omega$ , 仅适用于开漏)		3		MHz
<b>上电时间</b>						
$P_{ON}$	上电时间	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $V_{CM} = (V-)$ , $V_{ID} = -0.1\text{V}$ , $V_{PULL-UP} = V_S/2$ , 从 $V_S/2$ 到 $V_{OUT} = 0.1 \times V_S/2$ 的延迟 ( $R_P = 2.5\text{k}\Omega$ 仅适用于漏极开路)		20		$\mu\text{s}$

### 5.11 电气特性, TLV90x4

$T_A = 25^\circ\text{C}$  时,  $V_S$  (总电源电压) =  $(V_+) - (V_-) = 5\text{V}$ ,  $V_{CM} = (V_-)$  (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
<b>失调电压</b>						
$V_{OS}$	输入偏移电压	$V_S = 1.8\text{V}$ 和 $5\text{V}$	-1.5	$\pm 0.3$	1.5	mV
$V_{OS}$	输入偏移电压	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-2		2	
$dV_{IO}/dT$	输入失调电压漂移	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		$\pm 0.5$		$\mu\text{V}/^\circ\text{C}$
<b>电源</b>						
$I_Q$	静态电流 (每个比较器)	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , 无负载, 低输出		16	30	$\mu\text{A}$
$I_Q$	静态电流 (每个比较器)	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , 无负载, 低输出, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			35	
PSRR	电源抑制比	$V_S = 1.8\text{V}$ 至 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ (推挽版本)			177.8	$\mu\text{V}/\text{V}$
PSRR	电源抑制比	$V_S = 1.8\text{V}$ 至 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ (推挽版本)	75	95		dB
PSRR	电源抑制比	$V_S = 1.8\text{V}$ 至 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ (开漏版本)			100	$\mu\text{V}/\text{V}$
PSRR	电源抑制比	$V_S = 1.8\text{V}$ 至 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ (开漏版本)	80	95		dB
<b>输入偏置电流</b>						
$I_B$	输入偏置电流	$V_{CM} = V_S/2$		5		pA
$I_{OS}$	输入失调电流	$V_{CM} = V_S/2$		1		pA
<b>输入电容</b>						
$C_{ID}$	输入电容, 差分	$V_{CM} = V_S/2$		2		pF
$C_{IC}$	输入电容, 共模	$V_{CM} = V_S/2$		3		pF
<b>输入电压范围</b>						
$V_{CM\text{-Range}}$	共模电压范围	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V_-) - 0.2$		$(V_+) + 0.2$	V
CMRR	共模抑制比	$V_S = 5\text{V}$ , $(V_-) - 0.2\text{V} < V_{CM} < (V_+) + 0.2\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	60	70		dB
CMRR	共模抑制比	$V_S = 1.8\text{V}$ , $(V_-) - 0.2\text{V} < V_{CM} < (V_+) + 0.2\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	50	60		dB
<b>开环增益</b>						
$A_{VD}$	大信号差分电压放大	仅限开漏版本	50	200		V/mV
<b>输出</b>						
$V_{OL}$	$(V_-)$ 的电压摆幅	$I_{SINK} = 4\text{mA}$ , $T_A = 25^\circ\text{C}$		75	125	mV
$V_{OL}$	$(V_-)$ 的电压摆幅	$I_{SINK} = 4\text{mA}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			175	mV
$V_{OH}$	$(V_+)$ 的电压摆幅	$I_{SOURCE} = 4\text{mA}$ , $T_A = 25^\circ\text{C}$ (仅推挽)		75	125	mV
$V_{OH}$	$(V_+)$ 的电压摆幅	$I_{SOURCE} = 4\text{mA}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ (仅推挽)			175	mV
$I_{LKG}$	开漏输出漏电流	$V_{PULLUP} = (V_+)$ , $T_A = 25^\circ\text{C}$ (仅开漏)		100		pA
$I_{SC}$	短路电流	$V_S = 5\text{V}$ , 灌入	90	100		mA
$I_{SC}$	短路电流	$V_S = 5\text{V}$ , 拉出 (仅推挽)	90	100		mA

## 5.12 开关特性, TLV90x4

$T_A = 25^\circ\text{C}$ ,  $V_S$  (总电源电压) =  $(V+) - (V-) = 5\text{V}$ ,  $V_{CM} = V_S/2$ ,  $C_L = 15\text{pF}$  (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
<b>输出</b>						
$T_{PD-HL}$	传播延迟时间, 高电平到低电平	$V_{ID} = -100\text{mV}$ ; 从输入中点到输出中点的延迟 ( $R_P = 2.5\text{K}\Omega$ , 仅适用于开漏)		100		ns
$T_{PD-LH}$	传播延迟时间, 从低电平到高电平	$V_{ID} = 100\text{mV}$ ; 从输入中点到输出中点的延迟 (仅适用于推挽)		115		ns
$T_{PD-LH}$	传播延迟时间, 从低电平到高电平	$V_{ID} = 100\text{mV}$ ; 从输入中点到输出中点的延迟 ( $R_P = 2.5\text{K}\Omega$ , 仅适用于开漏)		150		ns
$T_{FALL}$	5V 输出下降时间, 80% 至 20%	$V_{ID} = -100\text{mV}$		3		ns
$T_{RISE}$	5V 输出上升时间, 20% 至 80%	$V_{ID} = 100\text{mV}$ (仅适用于推挽)		3		ns
$F_{TOGGLE}$	5V, 切换频率	$V_{ID} = 100\text{mV}$ ( $R_P = 2.5\text{K}\Omega$ , 仅适用于开漏)		3		MHz
<b>上电时间</b>						
$P_{ON}$	上电时间	$V_S = 1.8\text{V}$ 和 $5\text{V}$ , $V_{CM} = (V-)$ , $V_{ID} = -0.1\text{V}$ , $V_{PULL-UP} = V_S/2$ , 从 $V_S/2$ 到 $V_{OUT} = 0.1 \times V_S/2$ 的延迟 ( $R_P = 2.5\text{K}\Omega$ , 仅适用于开漏)		30		$\mu\text{s}$

### 5.13 典型特性

$T_A = 25^\circ\text{C}$ ,  $V_S = 5\text{V}$ ,  $R_{\text{PULLUP}} = 2.5\text{k}$ ,  $C_L = 15\text{pF}$ ,  $V_{\text{CM}} = 0\text{V}$ ,  $V_{\text{UNDERDRIVE}} = 100\text{mV}$ ,  $V_{\text{OVERDRIVE}} = 100\text{mV}$  (除非另有说明)。




图 5-1. 电源电流与电源电压间的关系




图 5-2. 电源电流与温度间的关系




图 5-3. 电源电流与输入电压间的关系, 1.8V




图 5-4. 电源电流与输入电压间的关系, 3.3V




图 5-5. 电源电流与输入电压间的关系, 5V




图 5-6. 输入偏置电流与温度间的关系

### 5.13 典型特性 (续)

$T_A = 25^\circ\text{C}$ ,  $V_S = 5\text{V}$ ,  $R_{\text{PULLUP}} = 2.5\text{k}$ ,  $C_L = 15\text{pF}$ ,  $V_{\text{CM}} = 0\text{V}$ ,  $V_{\text{UNDERDRIVE}} = 100\text{mV}$ ,  $V_{\text{OVERDRIVE}} = 100\text{mV}$  (除非另有说明)。




图 5-7. 输出灌电流与输出电压间的关系, 1.8V




图 5-8. 输出拉电流与输出电压间的关系, 1.8V




图 5-9. 输出灌电流与输出电压间的关系, 3.3V




图 5-10. 输出拉电流与输出电压间的关系, 3.3V




图 5-11. 输出灌电流与输出电压间的关系, 5V




图 5-12. 输出拉电流与输出电压间的关系, 5V

### 5.13 典型特性 (续)

$T_A = 25^\circ\text{C}$ ,  $V_S = 5\text{V}$ ,  $R_{\text{PULLUP}} = 2.5\text{k}$ ,  $C_L = 15\text{pF}$ ,  $V_{\text{CM}} = 0\text{V}$ ,  $V_{\text{UNDERDRIVE}} = 100\text{mV}$ ,  $V_{\text{OVERDRIVE}} = 100\text{mV}$  (除非另有说明)。




图 5-13. 短路灌电流与温度间的关系




图 5-14. 短路拉电流与温度间的关系




图 5-15. 上升时间与容性负载间的关系




图 5-16. 下降时间与容性负载间的关系

### 5.13 典型特性 (续)

$T_A = 25^\circ\text{C}$ ,  $V_S = 5\text{V}$ ,  $R_{\text{PULLUP}} = 2.5\text{k}$ ,  $C_L = 15\text{pF}$ ,  $V_{\text{CM}} = 0\text{V}$ ,  $V_{\text{UNDERDRIVE}} = 100\text{mV}$ ,  $V_{\text{OVERDRIVE}} = 100\text{mV}$  (除非另有说明)。




图 5-17. 传播延迟, 从高电平到低电平, 1.8V




图 5-18. 传播延迟, 从低电平到高电平, 1.8V




图 5-19. 传播延迟, 从高电平到低电平, 3.3V




图 5-20. 传播延迟, 从低电平到高电平, 3.3V




图 5-21. 传播延迟, 从高电平到低电平, 5V




图 5-22. 传播延迟, 从低电平到高电平, 5V

### 5.13 典型特性 (续)

$T_A = 25^\circ\text{C}$ ,  $V_S = 5\text{V}$ ,  $R_{\text{PULLUP}} = 2.5\text{k}$ ,  $C_L = 15\text{pF}$ ,  $V_{\text{CM}} = 0\text{V}$ ,  $V_{\text{UNDERDRIVE}} = 100\text{mV}$ ,  $V_{\text{OVERDRIVE}} = 100\text{mV}$  (除非另有说明)。




图 5-23. 125°C 时失调电压与输入电压间的关系, 1.8V




图 5-24. 125°C 时失调电压与输入电压间的关系, 5V




图 5-25. 25°C 时失调电压与输入电压间的关系, 1.8V




图 5-26. 25°C 时失调电压与输入电压间的关系, 5V




图 5-27. -40°C 时失调电压与输入电压间的关系, 1.8V




图 5-28. -40°C 时失调电压与输入电压间的关系, 5V

### 5.13 典型特性 (续)

$T_A = 25^\circ\text{C}$ ,  $V_S = 5\text{V}$ ,  $R_{\text{PULLUP}} = 2.5\text{k}$ ,  $C_L = 15\text{pF}$ ,  $V_{\text{CM}} = 0\text{V}$ ,  $V_{\text{UNDERDRIVE}} = 100\text{mV}$ ,  $V_{\text{OVERDRIVE}} = 100\text{mV}$  (除非另有说明)。




图 5-29. 125°C 时失调电压与电源电压间的关系,  $V_{\text{IN}}=V+$




图 5-30. 125°C 时失调电压与电源电压间的关系,  $V_{\text{IN}}=V-$




图 5-31. 25°C 时失调电压与电源电压间的关系,  $V_{\text{IN}}=V+$




图 5-32. 25°C 时失调电压与电源电压间的关系,  $V_{\text{IN}}=V-$




图 5-33. -40°C 时失调电压与电源电压间的关系,  $V_{\text{IN}}=V+$





图 5-34. -40°C 时失调电压与电源电压间的关系,  $V_{\text{IN}}=V-$

## 6 详细说明

### 6.1 概述

TLV902x 和 TLV903x 器件是高精度、低功耗比较器，具有失效保护输入以及推挽和漏极开路输出选项。TLV902x 和 TLV903x 的工作电压低至 1.65V，而且每通道仅消耗 16 $\mu$ A 的电流，非常适合便携式应用、汽车应用和工业应用。

### 6.2 功能方框图



### 6.3 特性说明

TLV902x (开漏输出) 和 TLV903x (推挽输出) 器件是具有低输入失调电压且能够在低电压下运行的低功耗比较器。TLV90xx 系列具有轨至轨输入级，能够在超出电源轨达 200mV 的电压下运行。这类比较器还具有推挽和漏极开路输出级选项。

### 6.4 器件功能模式

#### 6.4.1 输出

##### 6.4.1.1 TLV9022 和 TLV9024 开漏输出

TLV902x 具有一个仅灌入的开漏 (通常也被称为集电极开路) 输出级，可将输出逻辑电平上拉至一个外部电压 (0V 至 5.5V)，而不受比较器电源电压 ( $V_S$ ) 的影响。该开漏输出还允许对多个开漏输出进行逻辑或运算和逻辑电平转换。TI 建议将上拉电阻器电流设置为 100 $\mu$ A 至 1mA。较低的上拉电阻值有助于增加上升沿的上升时间，但代价是增加  $V_{OL}$  和功耗。上升时间取决于总上拉电阻和总负载电容的时间常数。大阻值上拉电阻 (>1M $\Omega$ ) 由于 RC 时间常数而产生指数上升沿，并增加上升时间。

未使用的开漏输出必须保持悬空，如果不允许使用悬空引脚，则可以连接到 V- 引脚。虽然单个输出的灌电流通常可达 125mA，但所有通道组合在一起的总电流必须小于 200mA。

##### 6.4.1.2 TLV9032 和 TLV9034 推挽输出

TLV903x 具有推挽输出级，既能灌入电流，也能拉出电流。这允许驱动负载 (如 LED 和 MOSFET 栅极)，并且无需使用耗电的外部上拉电阻器。推挽输出绝不能连接到另一个输出端。

未使用的推挽输出必须保持悬空，绝不能连接到电源、地面或其他输出端。虽然单个输出的灌电流和拉电流通常可达 100mA，但所有通道组合在一起的总电流必须小于 200mA。

## 6.4.2 输入

### 6.4.2.1 轨至轨输入

TLV90xx 的输入电压范围为从 (V-) - 200mV 到 (V+) + 200mV。差分输入电压 ( $V_{ID}$ ) 可以是上述范围内的任何电压。当输入引脚的电压高于 V+ 或低于 V- 时，比较器输出不会发生相位反转。

### 6.4.2.2 容错输入

TLV90xx 输入与  $V_S$  无关，可容错高达 5.5V。容错定义为当  $V_S$  未上电或在建议的工作范围内时保持相同的高输入阻抗。

容错输入可以是 0V 至 5.5V 之间的任意值，即使在  $V_S$  为零或上升/下降时也是如此。只要输入电压范围和电源电压在指定范围内，该特性就能够避免电源时序问题。之所以如此，是因为输入未钳位到 V+，即使在输入端施加更高电压，输入电流也会保持电流值。

只要其中一个输入引脚保持在有效输入范围内，并且电源电压有效，输出状态就是正确的。

以下是输入电压偏移及其输出的汇总：

1. 当 IN- 和 IN+ 都在指定的输入电压范围内时：
  - a. 如果 IN- 高于 IN+ 和失调电压，则输出为低电平。
  - b. 如果 IN- 低于 IN+ 和失调电压，则输出为高电平。
2. 当 IN- 高于指定的输入电压范围，而 IN+ 在指定的电压范围内时，输出为低电平。
3. 当 IN+ 高于指定的输入电压范围，而 IN- 在指定的输入电压范围内时，输出为高电平
4. 当 IN- 和 IN+ 均不在指定的输入电压范围内时，输出为**不确定**（随机）。请勿在此区域中运行。

即使具有容错特性，TI 也**强烈**建议在系统正常运行期间，将输入保持在指定的输入电压范围内，以符合数据表规格。不在指定的输入范围内运行可能会导致规格发生变化（如传播延迟和输入偏置电流），从而导致不可预测的行为。

### 6.4.2.3 输入保护

对于 V+ 和 V- 之间的输入电压，输入偏置电流通常为 5pA。连接到 V- 的内部 ESD 二极管可保护比较器输入免受负电压的影响。当输入电压低于 V- 或高于输入端的绝对最大额定值时，保护二极管变为正向偏置并开始导通，导致输入偏置电流呈指数增长。温度每升高 10°C，输入偏置电流增加一倍。

如果输入端要连接到低阻抗源（如电源或缓冲基准线），TI 建议添加一个与输入端串联的限流电阻，以限制钳位导通时的任何瞬态电流。有关更多信息，请参阅 ESD 部分。

## 6.4.3 ESD 保护

TLV90xx 系列在所有引脚上均整合了内部 ESD 保护电路。输入和开漏输出在每个引脚到 V- 之间使用专有的“快速复位”型 ESD 钳位，因而允许引脚超过电源电压 (V+)。虽然显示为齐纳二极管，但当超过阈值时，会快速复位并变为低阻抗（与 SCR 类似），而不是像齐纳二极管那样钳位到定义的电压。

TLV902x 开漏输出保护电路还包括输出和 V- 之间的 ESD 钳位，以允许将输出拉至高于 V+，最高为 5.5V。

TLV903x 推挽输出保护电路包括输出和 V- 之间的 ESD 钳位，但还包括到 V+ 的 ESD 二极管钳位，因为输出不得超过电源轨。

如果输入端要连接到低阻抗源，TI 建议添加一个与输入端串联的限流电阻器，以限制钳位导通时的输入电流。必须将电流限制在 10mA 或以下。该串联电阻可以是任何电阻输入分压器或网络的一部分。TI 未规定 ESD 钳位的性能，如果输入或输出在正常运行期间超过最大额定值，则必须添加外部钳位。

## 6.4.4 未使用的输入

如果不使用通道，请勿将输入端连接在一起。由于存在高等效带宽和低失调电压，将输入端直接连接在一起会导致高频振荡，因为器件会触发其自身的内部宽带噪声。必须将输入端连接到处于指定输入电压范围内并提供至少

50mV 差分电压的任何可用电压。例如，可以将一个输入端接地，而将另一个输入端连接到基准电压，甚至连接到 V+，前提条件是输入端直接连接到 V+ 引脚以避免瞬变。

#### 6.4.5 迟滞

TLV90xx 系列没有内部迟滞功能。由于存在较宽的有效带宽和较低的输入偏移电压，当绝对差分电压接近于零时，输出有可能出现“抖动”（振荡），因为比较器会产生内部宽带噪声。这是正常的比较器行为，在意料之中。TI 建议，如果预期有缓慢移动的信号，用户应添加外部迟滞。请参阅下一节中的节 7.1.2。

## 7 应用和实例

### 备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

### 7.1 应用信息

#### 7.1.1 基本的比较器定义

##### 7.1.1.1 运行

基本比较器将一个输入端上的输入电压 ( $V_{IN}$ ) 与另一输入端上的基准电压 ( $V_{REF}$ ) 进行比较。在下面的 [比较器时序图](#) 示例中，如果  $V_{IN}$  小于  $V_{REF}$ ，则输出电压 ( $V_O$ ) 为逻辑低电平 ( $V_{OL}$ )。如果  $V_{IN}$  大于  $V_{REF}$ ，则输出电压 ( $V_O$ ) 为逻辑高电平 ( $V_{OH}$ )。[输出条件](#) 总结了输出条件。只需交换输入引脚，即可反转输出逻辑。

表 7-1. 输出条件

输入条件	输出
$IN+ > IN-$	高 ( $V_{OH}$ )
$IN+ = IN-$	不确定 (抖动 - 请参阅 <a href="#">迟滞</a> )
$IN+ < IN-$	低 ( $V_{OL}$ )

##### 7.1.1.2 传播延迟

在输入超过基准电压和输出响应之间存在一定的延迟，这种延迟称为传播延迟。输入从高电平转换为低电平和从低电平转换为高电平时，传播延迟可能不同。这在 [图 7-1](#) 中显示为  $t_{pLH}$  和  $t_{pHL}$ ，从输入的中点到输出的中点进行测量。




图 7-1. 比较器时序图

##### 7.1.1.3 过驱电压

过驱电压  $V_{OD}$  是超出基准电压的输入电压（而不是总输入峰峰值电压）。如 [图 7-1](#) 示例所示，过驱电压为 100mV。过驱电压会影响传播延迟 ( $t_p$ )。过驱电压越小，传播延迟越长，尤其在  $< 100mV$  时。如果需要非常快的速度，TI 建议使用尽可能大的过驱电压。

上升时间 ( $t_r$ ) 和下降时间 ( $t_f$ ) 是从输出波形的 20% 和 80% 点开始的时间。

### 7.1.2 迟滞

如果所施加的差分输入电压接近比较器的偏移电压，则在比较器基本配置下可能会出现振荡或产生有噪声的抖动输出。该情况通常在输入信号非常缓慢地超过比较器的开关阈值时发生。

增加磁滞或正反馈可以防止出现此问题。

图 7-2 所示为迟滞传递曲线。该曲线是一个涉及三个分量的函数： $V_{TH}$ 、 $V_{OS}$  和  $V_{HYST}$ ：

- $V_{TH}$  是实际设定电压或阈值跳变电压。
- $V_{OS}$  是  $V_{IN+}$  和  $V_{IN-}$  之间的内部失调电压。该电压与  $V_{TH}$  相加以形成实际跳变点，比较器必须响应该跳变点以改变输出状态。
- $V_{HYST}$  是旨在降低比较器对噪声敏感性的迟滞（或跳变窗口）。




图 7-2. 迟滞传递曲线

更多相关信息，请参阅[具有/不具有迟滞功能的比较器电路应用手册](#)。

#### 7.1.2.1 具有迟滞功能的反相比较器

具有迟滞功能的反相比较器需要一个以比较器电源电压 ( $V+$ ) 为基准的三电阻器网络，如图 7-3 所示。




图 7-3. 采用反相配置、具有迟滞功能的 TLV903x

输出为高电平和低电平时的等效电阻器网络如图 7-3 所示。




图 7-4. 反相配置电阻器等效网络

当  $V_{IN}$  小于  $V_A$  时，输出电压为高电平（为简单起见，假设  $V_O$  切换至与  $V_{CC}$  一样高）。三电阻器网络可以表示为  $R1 \parallel R3$  与  $R2$  串联，如图 7-4 所示。

下面的方程式 1 定义了从高电平转换到低电平的跳变电压 ( $V_{A1}$ )。

$$V_{A1} = V_{CC} \times \frac{R2}{(R1 \parallel R3) + R2} \quad (1)$$

当  $V_{IN}$  大于  $V_A$  时，输出电压较低。在这种情况下，三电阻器网络可以表示为  $R2 \parallel R3$  与  $R1$  串联，如方程式 2 所示。

使用方程式 2 定义从低电平转换到高电平的跳变电压 ( $V_{A2}$ )。

$$V_{A2} = V_{CC} \times \frac{R2 \parallel R3}{R1 + (R2 \parallel R3)} \quad (2)$$

方程式 3 定义了网络提供的总迟滞。

$$\Delta V_A = V_{A1} - V_{A2} \quad (3)$$

### 7.1.2.2 具有迟滞功能的同相比较器

具有迟滞功能的同相比较器需要一个双电阻器网络和反相输入端的电压基准 ( $V_{REF}$ )，如图 7-5 所示。




图 7-5. 采用同相配置、具有迟滞功能的 TLV903x

输出为高电平和低电平时的等效电阻器网络如图 7-6 所示。




图 7-6. 同相配置电阻器网络

当  $V_{IN}$  小于  $V_{REF}$  时，输出为低电平。若要使输出从低电平切换到高电平， $V_{IN}$  必须高于  $V_{IN1}$  阈值。请使用 [方程式 4](#) 来计算  $V_{IN1}$ 。

$$V_{IN1} = R1 \times \frac{V_{REF}}{R2} + V_{REF} \quad (4)$$

当  $V_{IN}$  大于  $V_{REF}$  时，输出为高电平。若要使比较器切换回低电平状态， $V_{IN}$  必须降至  $V_{IN2}$  以下。请使用 [方程式 5](#) 来计算  $V_{IN2}$ 。

$$V_{IN2} = \frac{V_{REF}(R1 + R2) - V_{CC} \times R1}{R2} \quad (5)$$

在此电路中，迟滞是  $V_{IN1}$  和  $V_{IN2}$  之间的差值，如 [方程式 6](#) 所示。

$$\Delta V_{IN} = V_{CC} \times \frac{R1}{R2} \quad (6)$$

有关更多信息，请参阅 [具有磁滞功能的反相比较器电路应用手册](#) 和 [具有磁滞功能的非反相比较器电路应用手册](#)。

### 7.1.2.3 使用开漏输出的反相和同相迟滞

也可以使用漏极开路输出器件，例如 TLV902x，但在计算中还必须考虑输出上拉电阻器。当输出为高电平时，可以看到上拉电阻器与反馈电阻器串联。因此，反馈电阻器实际上可视为  $R2 + R_{PULLUP}$ 。TI 建议上拉电阻器阻值至少是反馈电阻器的十分之一。

## 7.2 典型应用

### 7.2.1 窗口比较器

窗口比较器通常用于检测欠压和过压情况。[图 7-7](#) 显示了一个简单的窗口比较器电路。如果输出端直接连接在一起，则窗口比较器需要开漏输出 (TLV902x)。




图 7-7. 窗口比较器

#### 7.2.1.1 设计要求

对于此设计，请遵循以下设计要求：

- 当输入信号低于 1.1V 时发出警报 (逻辑低电平输出)
- 当输入信号高于 2.2V 时发出警报 (逻辑低电平输出)
- 警报信号为低电平有效
- 使用 3.3V 电源供电

### 7.2.1.2 详细设计过程

如图 7-7 所示配置电路。将  $V_{CC}$  连接到 3.3V 电源，并将  $V_{EE}$  接地。使 R1、R2 和 R3 电阻器各为  $10M\Omega$ 。这三个电阻器用于创建窗口比较器的正阈值和负阈值 ( $V_{TH+}$  和  $V_{TH-}$ )。

每个电阻相等时， $V_{TH+}$  为 2.2V 且  $V_{TH-}$  为 1.1V。 $10M\Omega$  等大电阻值可更大限度地降低功耗。可以重新计算电阻值以在跳变点提供所需的值。

传感器输出电压施加到两个比较器的反相和同相输入端。使用两个开漏输出比较器可将两个比较器输出以“线或”(Wire-OR) 方式连接在一起。

当传感器小于 1.1V 或大于 2.2V 时，相应的比较器输出为低电平。如图 7-8 所示，当传感器在 1.1V 至 2.2V 范围内 (在“窗口”内) 时，相应的比较器输出为高电平。

### 7.2.1.3 应用曲线




图 7-8. 窗口比较器结果

更多相关信息，请参阅 [窗口比较器电路应用手册](#)。

### 7.2.2 方波振荡器

方波振荡器可用作低成本时序基准或系统监控时钟源。推荐使用推挽输出 (TLV903x) 以获得最佳对称性。




图 7-9. 方波振荡器

### 7.2.2.1 设计要求

方波周期由电容器  $C_1$  和电阻器  $R_4$  的 RC 时间常数决定。最高频率受限于器件的传播延迟以及输出端的容性负载。在给定的振荡器频率下，低输入偏置电流允许采用较低的电容值和较大的电阻值组合，这可有助于降低 BOM 成本并减少布板空间。 $R_4$  必须超过几千欧，以最大限度地减少输出负载。

### 7.2.2.2 详细设计过程

振荡频率由电阻值和电容值决定。以下计算提供了这些步骤的详细信息。




图 7-10. 方波振荡器时序阈值

首先考虑图 7-9 的输出为高电平，这表明反相输入 ( $V_C$ ) 低于同相输入 ( $V_A$ )。这将使  $C_1$  通过  $R_4$  充电，电压  $V_C$  增加，直到反相输入等于同相输入。此时  $V_A$  的值由方程式 7 计算得出。

$$V_{A1} = \frac{V_{CC} \times R_2}{R_2 + R_1 \parallel R_3} \quad (7)$$

如果  $R_1 = R_2 = R_3$ ，则  $V_{A1} = 2V_{CC}/3$

此时，比较器输出会跳闸，将输出拉低至负电源轨。此时  $V_A$  的值由方程式 8 计算得出。

$$V_{A2} = \frac{V_{CC}(R_2 \parallel R_3)}{R_1 + R_2 \parallel R_3} \quad (8)$$

如果  $R_1 = R_2 = R_3$ ，则  $V_{A2} = V_{CC}/3$

$C_1$  现在通过  $R_4$  放电，电压  $V_{CC}$  下降，直到电压达到  $V_{A2}$ 。此时，输出切换回起始状态。振荡周期等于  $C_1$  从  $2V_{CC}/3$  到  $V_{CC}/3$  再回到  $2V_{CC}/3$  的持续时间，每次切换为  $R_4 C_1 \times \ln 2$ 。因此，总持续时间的计算公式为  $2 R_4 C_1 \times \ln 2$ 。

振荡频率可以通过方程式 9 得出：

$$f = 1 \div (2 R_4 \times C_1 \times \ln 2) \quad (9)$$

### 7.2.2.3 应用曲线

图 7-11 显示了使用以下元件值时的振荡器仿真结果：

- $R_1 = R_2 = R_3 = R_4 = 100k \Omega$
- $C_1 = 100pF$ ,  $C_L = 20pF$
- $V_+ = 5V$ ,  $V_- = GND$
- $C_{stray}$  (未显示) 为  $V_A$  至  $GND = 10pF$




图 7-11. 方波振荡器输出波形

### 7.2.3 可调节的脉宽生成器

图 7-12 是方波振荡器上的一种变体，能调整脉冲宽度。

$R_4$  和  $R_5$  根据输出状态为电容器  $C$  提供单独的充电和放电路径。




图 7-12. 可调节的脉宽生成器

当输出为高电平时，充电路径通过  $R_5$  和  $D_2$  进行设置。同样，当输出为低电平时，电容器的放电路径通过  $R_4$  和  $D_1$  进行设置。

脉冲宽度  $t_1$  由  $R_5$  和  $C$  的  $RC$  时间常数决定。因此，脉冲之间的时间  $t_2$  可通过改变  $R_4$  来更改，脉冲宽度可通过  $R_5$  来更改。输出的频率可通过改变  $R_4$  和  $R_5$  来更改。在低电压下，必须通过在计算中改变输出高电压和低电压来考虑二极管正向压降 (  $0.8V$ ，或对于肖特基二极管为  $0.15V$  ) 的影响。

### 7.2.4 延时时间生成器

图 7-13 所示电路从某个时间基准起以规定的时间间隔提供输出信号，并在输入返回到  $0V$  时自动将输出复位为低电平。这适用于对“上电”信号进行时序控制以触发电源的受控启动。




图 7-13. 延时时间生成器

考虑  $V_{IN} = 0$  的情况。比较器 4 的输出也将接地，将电容器“短接”并将节点电压保持为 0V。这意味着比较器 1、2 和 3 的输出也为 0V。当施加一个输入信号时，开漏比较器 4 的输出变为高阻态，C 以指数方式通过 R 充电。图中显示了这一点。当  $V_C$  高于基准电压  $V_1$ 、 $V_2$  和  $V_3$  时，比较器 1、2 和 3 的输出电压依次切换到高电平状态。10kΩ 和 10MΩ 电阻器会有少量迟滞，如此一来，在选择 RC 时间常数以提供长延迟时间时，能确保快速切换。可以先选择  $R = 100k\Omega$  且  $C = 0.01\mu F$  至  $1\mu F$ 。

由于比较器输出变为低电平并立即对电容器放电，当电压  $V_{IN}$  降至 0V 时，所有输出将立即变为低电平。

比较器 4 必须是开漏型输出 (TLV902x)；而比较器 1 至 3 可以是开漏型输出，也可以是推挽型输出，具体取决于系统要求。推挽型输出器件不需要  $R_{PU}$ 。

### 7.2.5 逻辑电平转换器

TLV902x 的输出是输出晶体管的非限定漏极。如有需要，可以将许多开漏输出连接在一起，以提供输出 OR'ing 功能。




图 7-14. 通用逻辑电平转换器

两个  $10\text{k}\Omega$  电阻器将输入偏置到输入逻辑电源电平的一半，以在输入逻辑电平的中点设置阈值。只需一个共享输出上拉电阻器即可连接至  $0\text{V}$  至  $5.5\text{V}$  之间的任何上拉电压。上拉电压应与驱动的逻辑输入“高”电平相匹配。

### 7.2.6 单稳态多谐振荡器




图 7-15. 单稳态多谐振荡器

单稳态多谐振荡器有一种输出可以长久保持的稳定状态。可从外部将电路触发到另一个准稳定状态。因此，可以使用单稳态多谐振荡器来生成所需宽度的脉冲。

通过调整  $C_2$  和  $R_4$  的值来设置所需的脉冲宽度。可以使用  $R_1$  和  $R_2$  的电阻分压器来确定输入触发脉冲的幅度。当  $V_1 < V_2$  时，输出会改变状态。二极管  $D_2$  为电容器  $C_2$  提供快速放电路径，以便在脉冲结束时复位。二极管还可防止将同相输入驱动至低于接地值。

### 7.2.7 双稳态多谐振荡器




图 7-16. 双稳态多谐振荡器

双稳态多谐振荡器有两个稳定状态。基准电压由  $R_2$  和  $R_3$  的分压器设置。施加到 SET 端子的脉冲会将比较器的输出设置为高电平。 $R_1$ 、 $R_4$  和  $R_5$  的电阻分压器现在将同相输入钳位到大于基准电压的电压。施加到 RESET 的脉冲会将输出切换为低电平。

### 7.2.8 过零检测器




图 7-17. 过零检测器

$R_4$  和  $R_5$  的分压器在同相输入端建立基准电压  $V_1$ 。通过使  $R_1$  和  $R_2$  的串联电阻等于  $R_5$ ，比较器在  $V_{IN} = 0$  时切换。二极管  $D_1$  确保  $V_3$  钳位接近地电平。 $R_2$  和  $R_3$  的分压器防止  $V_2$  低于地电平。采用少量迟滞，以快速进行输出电压转换。

### 7.2.9 脉冲切片器

脉冲切片器是过零检测器的一种变体，用于对具有不同基线电平的输入信号进行过零检测。该电路非常适合对称波形。 $R_1$  和  $C_1$  的 RC 网络建立了一个平均基准电压  $V_{REF}$ ，可跟踪  $V_{IN}$  信号的平均振幅。同相输入通过  $R_2$  直接连接到  $V_{REF}$ 。 $R_2$  和  $R_3$  用于产生迟滞，确保转换过程中没有虚假切换。时间常数是在长期对称性和对振幅变化的响应时间之间进行权衡的结果。

如果波形是数据，TI 建议将该数据编码为 NRZ ( 不归零码 ) 格式，以保持适当的平均基线。非对称输入可能会因  $V_{REF}$  平均电压的变化而出现时序失真。




图 7-18. 使用 TLV903x 的脉冲切片器

对于此设计，请遵循以下设计要求：

- RC 常数值 ( $R_2$  和  $C_1$ ) 必须支持目标数据速率，以保持有效的跳变阈值。
- $R_2$  和  $R_{43}$  引入的迟滞有助于避免虚假输出切换。

也可以使用 TLV902x，但在输出端增加了一个上拉电阻器 ( 为清晰起见，未显示 )。

图 7-19 显示了随基线变化的 9600 波特数据信号波形。




图 7-19. 脉冲切片器波形

### 7.3 电源相关建议

由于存在快速输出边沿，务必安装适当的电源旁路，以防止电源发生振铃、误触发和振荡。在  $V_{CC}$  引脚和接地引脚之间直接放一个低 ESR  $0.1\mu\text{F}$  陶瓷旁路电容器，直接在每个器件上旁路电源。在输出转换期间会汲取窄脉冲峰值电流，特别是对于推挽输出器件而言。这些窄脉冲会导致电源线未被旁路和不良的接地振铃，可能会导致输入电压范围发生变化并产生不准确的比较，甚至造成振荡。

该器件可由双电源 ( $V+$ 、 $V-$  和  $\text{GND}$ ) 或单电源 ( $V+$  和  $\text{GND}$ ， $\text{GND}$  连接  $V-$  引脚) 供电。

对于任一类型，输入信号必须保持在指定的输入范围内 (介于  $V+$  和  $V-$  之间)。

请注意，使用双电源时，输出将低电平 ( $V_{OL}$ ) 摆动到  $V-$  电位而不是  $\text{GND}$ 。

### 7.4 布局

#### 7.4.1 布局指南

在应用精确比较器时，需要保持电源稳定且将噪声和干扰降至最低。输出上升和下降时间为几十纳秒，必须被视为高速逻辑器件。旁路电容器必须尽可能靠近电源引脚放置并连接到实心接地层，最好直接放在  $V_{CC}$  与  $\text{GND}$  引脚之间。

尽量减少输出和输入之间的耦合，以防止输出振荡。除非输出之间存在  $V_{CC}$  或  $\text{GND}$  迹线，否则请勿并行布置输出和输入迹线，以减少耦合。向输入端添加串联电阻时，将电阻器放在靠近器件的位置。还可以在输出端串联一个低阻值 ( $<100$  欧姆) 电阻器，以抑制非阻抗控制的长迹线上出现任何振铃或反射。为获得理想边沿形状，在进行长距离布线时必须使用带有反向终端的受控阻抗迹线。

7.4.2 布局示例




图 7-20. 双通道布局示例

## 8 器件和文档支持

### 8.1 文档支持

#### 8.1.1 相关文档

- 德州仪器 (TI), [模拟工程师电路设计指导手册：放大器](#) (请参阅“比较器”部分) 电子书
- 德州仪器 (TI), [四通道独立运行比较器应用手册](#)
- 德州仪器 (TI), [具有和没有磁滞功能的比较器电路 电路设计](#)
- 德州仪器 (TI), [具有磁滞功能的比较器设计指南 参考指南](#)
- 德州仪器 (TI), [如何在工业驱动应用中采用比较器以提高旋转编码器的性能 应用简报](#)
- 德州仪器 (TI), [具有迟滞功能的反相比较器电路 应用简述](#)
- 德州仪器 (TI), [具有迟滞功能的非反相比较器电路 电路设计](#)
- 德州仪器 (TI), [PWM 发生器电路 电路设计](#)
- 德州仪器 (TI), [窗口比较器电路 电路设计](#)
- 德州仪器 (TI), [窗口比较器设计指南 参考指南](#)
- 德州仪器 (TI), [采用比较器的过零检测电路 应用简报](#)

### 8.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 8.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

### 8.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

### 8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

### 8.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

## 9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision G (February 2025) to Revision H (November 2025)	Page
• 为 TLV9024 和 TLV9034 添加了 X2QFN (RUC) 封装.....	1
• 通篇删除了上电复位 (POR) 功能.....	1
• 将状态从“混合量产”更新为“量产数据”.....	1

---

<b>Changes from Revision F (March 2023) to Revision G (February 2025)</b>	<b>Page</b>
• 更改了双路 WSON 封装的状态.....	<b>1</b>
• 添加了四路 RUC 封装图.....	<b>5</b>

---

## 10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">TLV9020DBVR</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T20
TLV9020DBVR.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T20
<a href="#">TLV9020DCKR</a>	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OR
TLV9020DCKR.A	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OR
<a href="#">TLV9021DBVR</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T21
TLV9021DBVR.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T21
<a href="#">TLV9021DCKR</a>	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OT
TLV9021DCKR.A	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OT
<a href="#">TLV9022DDFR</a>	Active	Production	SOT-23-THIN (DDF)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2H3F
TLV9022DDFR.A	Active	Production	SOT-23-THIN (DDF)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2H3F
<a href="#">TLV9022DGKR</a>	Active	Production	VSSOP (DGK)   8	2500   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	2IFT
TLV9022DGKR.A	Active	Production	VSSOP (DGK)   8	2500   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	2IFT
<a href="#">TLV9022DR</a>	Active	Production	SOIC (D)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9022
TLV9022DR.A	Active	Production	SOIC (D)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9022
<a href="#">TLV9022DSGR</a>	Active	Production	WSON (DSG)   8	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	9022
TLV9022DSGR.A	Active	Production	WSON (DSG)   8	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	9022
TLV9022DSGRG4	Active	Production	WSON (DSG)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	9022
TLV9022DSGRG4.A	Active	Production	WSON (DSG)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	9022
<a href="#">TLV9022PWR</a>	Active	Production	TSSOP (PW)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9022
TLV9022PWR.A	Active	Production	TSSOP (PW)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9022
<a href="#">TLV9024DR</a>	Active	Production	SOIC (D)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9024D
TLV9024DR.A	Active	Production	SOIC (D)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9024D
<a href="#">TLV9024DYR</a>	Active	Production	SOT-23-THIN (DYY)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9024
TLV9024DYR.A	Active	Production	SOT-23-THIN (DYY)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9024
<a href="#">TLV9024PWR</a>	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	TLV9024
TLV9024PWR.A	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9024
<a href="#">TLV9024RTER</a>	Active	Production	WQFN (RTE)   16	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9024
TLV9024RTER.A	Active	Production	WQFN (RTE)   16	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9024

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV9024RTERG4	Active	Production	WQFN (RTE)   16	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9024
TLV9024RTERG4.A	Active	Production	WQFN (RTE)   16	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9024
<a href="#">TLV9024RUCR</a>	Active	Production	QFN (RUC)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1ZI
<a href="#">TLV9030DBVR</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T30
TLV9030DBVR.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T30
<a href="#">TLV9030DCKR</a>	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OS
TLV9030DCKR.A	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OS
<a href="#">TLV9031DBVR</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T31
TLV9031DBVR.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T31
<a href="#">TLV9031DCKR</a>	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OU
TLV9031DCKR.A	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1OU
<a href="#">TLV9032DDFR</a>	Active	Production	SOT-23-THIN (DDF)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2H2F
TLV9032DDFR.A	Active	Production	SOT-23-THIN (DDF)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2H2F
<a href="#">TLV9032DGKR</a>	Active	Production	VSSOP (DGK)   8	2500   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	2IGT
TLV9032DGKR.A	Active	Production	VSSOP (DGK)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2IGT
<a href="#">TLV9032DR</a>	Active	Production	SOIC (D)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9032
TLV9032DR.A	Active	Production	SOIC (D)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9032
TLV9032DRG4	Active	Production	SOIC (D)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9032
TLV9032DRG4.A	Active	Production	SOIC (D)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9032
<a href="#">TLV9032DSGR</a>	Active	Production	WSON (DSG)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	9032
TLV9032DSGR.A	Active	Production	WSON (DSG)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	9032
<a href="#">TLV9032PWR</a>	Active	Production	TSSOP (PW)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9032
TLV9032PWR.A	Active	Production	TSSOP (PW)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9032
<a href="#">TLV9034DR</a>	Active	Production	SOIC (D)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9034D
TLV9034DR.A	Active	Production	SOIC (D)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9034D
<a href="#">TLV9034DYR</a>	Active	Production	SOT-23-THIN (DYY)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9034
TLV9034DYR.A	Active	Production	SOT-23-THIN (DYY)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9034
<a href="#">TLV9034PWR</a>	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	TLV9034
TLV9034PWR.A	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9034

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">TLV9034RTER</a>	Active	Production	WQFN (RTE)   16	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9034
TLV9034RTER.A	Active	Production	WQFN (RTE)   16	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9034
<a href="#">TLV9034RUCR</a>	Active	Production	QFN (RUC)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TTI

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF TLV9020, TLV9021, TLV9022, TLV9024, TLV9030, TLV9031, TLV9032, TLV9034 :**

- Automotive : [TLV9020-Q1](#), [TLV9021-Q1](#), [TLV9022-Q1](#), [TLV9024-Q1](#), [TLV9030-Q1](#), [TLV9031-Q1](#), [TLV9032-Q1](#), [TLV9034-Q1](#)

- Enhanced Product : [TLV9024-EP](#), [TLV9034-EP](#)

**NOTE: Qualified Version Definitions:**

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

## TAPE AND REEL INFORMATION



### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV9020DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9020DCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9021DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9021DCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9022DDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9022DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
TLV9022DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9022DSGR	WSO	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
TLV9022DSGRG4	WSO	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
TLV9022PWR	TSSOP	PW	8	2500	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TLV9024DR	SOIC	D	14	3000	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TLV9024DYR	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TLV9024PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TLV9024PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TLV9024RTER	WQFN	RTE	16	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV9024RTERG4	WQFN	RTE	16	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TLV9030DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9030DCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9031DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9031DCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9032DDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9032DGKR	VSSOP	DGK	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9032DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9032DRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9032DSGR	WSON	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
TLV9032PWR	TSSOP	PW	8	2500	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TLV9034DR	SOIC	D	14	3000	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TLV9034DYYR	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TLV9034PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TLV9034RTER	WQFN	RTE	16	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TLV9034RUCR	QFN	RUC	14	3000	180.0	8.4	0.92	1.12	0.47	4.0	8.1	Q2

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV9020DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9020DCKR	SC70	DCK	5	3000	180.0	180.0	18.0
TLV9021DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9021DCKR	SC70	DCK	5	3000	180.0	180.0	18.0
TLV9022DDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
TLV9022DGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
TLV9022DR	SOIC	D	8	2500	353.0	353.0	32.0
TLV9022DSGR	WSON	DSG	8	3000	210.0	185.0	35.0
TLV9022DSGRG4	WSON	DSG	8	3000	210.0	185.0	35.0
TLV9022PWR	TSSOP	PW	8	2500	353.0	353.0	32.0
TLV9024DR	SOIC	D	14	3000	353.0	353.0	32.0
TLV9024DYYR	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8
TLV9024PWR	TSSOP	PW	14	2000	356.0	356.0	35.0
TLV9024PWR	TSSOP	PW	14	2000	356.0	356.0	35.0
TLV9024RTER	WQFN	RTE	16	3000	367.0	367.0	35.0
TLV9024RTERG4	WQFN	RTE	16	3000	367.0	367.0	35.0
TLV9030DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9030DCKR	SC70	DCK	5	3000	180.0	180.0	18.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV9031DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9031DCKR	SC70	DCK	5	3000	180.0	180.0	18.0
TLV9032DDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
TLV9032DGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
TLV9032DR	SOIC	D	8	2500	353.0	353.0	32.0
TLV9032DRG4	SOIC	D	8	2500	353.0	353.0	32.0
TLV9032DSGR	WSON	DSG	8	3000	210.0	185.0	35.0
TLV9032PWR	TSSOP	PW	8	2500	353.0	353.0	32.0
TLV9034DR	SOIC	D	14	3000	353.0	353.0	32.0
TLV9034DYR	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8
TLV9034PWR	TSSOP	PW	14	2000	356.0	356.0	35.0
TLV9034RTER	WQFN	RTE	16	3000	367.0	367.0	35.0
TLV9034RUCR	QFN	RUC	14	3000	182.0	182.0	20.0


# DBV0005A



# PACKAGE OUTLINE

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



4214839/K 08/2024

**NOTES:**

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

# EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR




SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

# DGK0008A



# PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

**NOTES:**

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

# EXAMPLE BOARD LAYOUT

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

# EXAMPLE STENCIL DESIGN

DGK0008A

<sup>TM</sup> VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW


**RTE 16**

**WQFN - 0.8 mm max height**



3 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD


This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4225944/A



SIDE WALL METAL THICKNESS DIM A	
OPTION 1	OPTION 2
0.1	0.2



4219117/B 04/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT


RTE0016C

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:20X



SOLDER MASK DETAILS

4219117/B 04/2022

NOTES: (continued)

- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

RTE0016C

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




**SOLDER PASTE EXAMPLE**  
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 17:  
85% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
SCALE:25X

4219117/B 04/2022

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




4224643/D 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AB




LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 20X



4224643/D 07/2024


NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



# D0014A

# PACKAGE OUTLINE

## SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



### NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

# EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


# DCK0005A



## PACKAGE OUTLINE

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

### NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

# EXAMPLE BOARD LAYOUT


DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:18X



SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)

- 7. Publication IPC-7351 may have alternate designs.
- 8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 THICK STENCIL  
SCALE: 18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.

# DDF0008A



# PACKAGE OUTLINE

## SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



### NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

# EXAMPLE BOARD LAYOUT

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



SOLDER MASK DETAILS

4222047/E 07/2024

NOTES: (continued)

- 4. Publication IPC-7351 may have alternate designs.
- 5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4222047/E 07/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.



D0008A

# PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

## NOTES:

- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed  $.006$  [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

# EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
 EXPOSED METAL SHOWN  
 SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON .005 INCH [0.125 MM] THICK STENCIL  
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW


**DSG 8**

**WSON - 0.8 mm max height**

2 x 2, 0.5 mm pitch


PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4224783/A



# DSG0008A




# PACKAGE OUTLINE

## WSON - 0.8 mm max height



PLASTIC SMALL OUTLINE - NO LEAD



ALTERNATIVE TERMINAL SHAPE  
TYPICAL



SIDE WALL METAL THICKNESS DIM A	
OPTION 1	OPTION 2
0.1	0.2



4218900/E 08/2022

### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT


DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE  
SCALE:20X



SOLDER MASK DETAILS


4218900/E 08/2022

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.




PW0014A



# PACKAGE OUTLINE

## TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT


PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


PW0008A



# PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4221848/A 02/2015

**NOTES:**

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.

# EXAMPLE BOARD LAYOUT

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
SCALE:10X



SOLDER MASK DETAILS  
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW


**RUC 14**

**X2QFN - 0.4 mm max height**


2 x 2, 0.4 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.




4229871/A




4229870/B 03/2026

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Minimum 0.1 mm solder wetting on pin side wall. Available for wettable flank version only.



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 23X




SOLDER MASK DETAILS

4229870/B 03/2026

NOTES: (continued)

- For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)) .



SOLDER PASTE EXAMPLE  
BASED ON 0.100mm THICK STENCIL  
SCALE: 23X

4229870/B 03/2026

NOTES: (continued)

- 5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月