

具有 IEC ESD 保护功能的 THVD24x0 $\pm 70V$ 故障保护 3.3V 至 5V RS-485 收发器

1 特性

- 符合或超过 TIA/EIA-485A 和 TIA/EIA-422B 标准的要求
- 提供功能安全
 - 可帮助进行功能安全系统设计的文档
- 3V 至 5.5V 电源电压
- 差分输出超过 2.1V，在 5V 电源下与 PROFIBUS 兼容
- 总线 I/O 保护
 - $\pm 70V$ 直流总线故障
 - $\pm 16kV$ HBM ESD
 - $\pm 12kV$ IEC 61000-4-2 接触放电
 - $\pm 12kV$ IEC 61000-4-2 空气间隙放电
 - $\pm 4kV$ IEC 61000-4-4 快速瞬变脉冲
- 提供两种速度等级的半双工器件
 - THVD2410：500kbps
 - THVD2450：50Mbps
- 工作环境
 - 温度范围：-40°C 至 125°C
- 扩展级运行
 - 共模范围： $\pm 25V$
- 增强型接收器迟滞，可获得抗噪能力
- 低功耗
 - 低待机电源电流： $< 1\mu A$
 - 运行期间的电流： $< 5.6 mA$
- 适用于热插拔功能的无干扰上电/断电
- 开路、短路和空闲总线失效防护
- 热关断
- 1/8 单位负载（多达 256 个总线节点）
- 小型 VSON 和 VSSOP 封装（可节省布板空间）或 SOIC 封装（可实现快插兼容性）

2 应用

- 电机驱动器
- 工厂自动化和控制
- HVAC 系统
- 楼宇自动化
- 电网基础设施
- 电表
- 过程分析
- 视频监控

3 说明

THVD2410 和 THVD2450 是 $\pm 70V$ 故障保护、半双工、RS-422/RS-485 收发器，由 3V 至 5.5V 的单电源供电。在所有运行模式下均可保护总线接口引脚不受过压条件破坏，可确保在恶劣的工业环境中实现稳定可靠的通信。


这些器件具有集成式 IEC ESD 保护，无需外部系统级保护组件。在更长的电缆敷设长度和/或存在大接地环路电压的情况下，扩展 $\pm 25V$ 输入共模范围可保证数据通信稳定可靠。增强型 250mV 接收器迟滞可确保实现高噪声抑制。此外，当输入同时开路或短路时，接收器失效防护功能可保证处于逻辑高电平。

THVD24x0 器件采用小型 VSSOP 和 VSON 封装，适用于空间受限型应用。这些器件在自然通风环境下的额定温度范围为 -40°C 至 125°C。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值)
THVD2410 THVD2450	VSON (8)	3.00mm × 3.00mm
	VSSOP (8)	3.00mm × 3.00mm
	SOIC (8)	4.90mm × 3.91mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



THVD2410 和 THVD2450 简化版原理图



内容

1 特性	1	8.1 概述.....	12
2 应用	1	8.2 功能方框图.....	12
3 说明	1	8.3 特性说明.....	12
4 修订历史记录	2	8.4 器件功能模式.....	13
5 引脚配置和功能	3	9 应用和实现	15
6 规格	4	9.1 应用信息	15
6.1 绝对最大额定值	4	9.2 典型应用	15
6.2 ESD 等级	4	10 电源相关建议	20
6.3 ESD 等级 [IEC]	4	11 布局	21
6.4 建议运行条件	5	11.1 布局指南	21
6.5 热性能信息	5	11.2 布局示例	21
6.6 功率损耗	5	12 器件和文档支持	22
6.7 电气特性	6	12.1 器件支持	22
6.8 开关特性：THVD2410	7	12.2 接收文档更新通知	22
6.9 开关特性：THVD2450	7	12.3 支持资源	22
6.10 典型特性	8	12.4 商标	22
7 参数测量信息	10	12.5 Electrostatic Discharge Caution	22
8 详细说明	12	12.6 术语表	22

4 修订历史记录

Changes from Revision A (October 2019) to Revision B (October 2021) Page

- 添加了特性“提供功能安全型”..... 1

Changes from Revision * (July 2019) to Revision A (October 2019) Page

- 删除了应用：地震测试设备..... 1
- 删除了器件信息表中的 THVD2410 产品预发布说明..... 1

5 引脚配置和功能




图 5-1. D (SOIC) 和 DGK (VSSOP), 8 引脚封装, 顶视图




图 5-2. DRB (VSON), 8 引脚封装, 顶视图

表 5-1. 引脚功能

名称	引脚			I/O	说明
	D	DGK	DRB		
A	6	6	6	总线输入/输出	总线 I/O 端口、A (与 B 互补)
B	7	7	7	总线输入/输出	总线 I/O 端口、B (与 A 互补)
D	4	4	4	数字输入	驱动器数据输入
DE	3	3	3	数字输入	驱动器使能, 高电平有效 (内部 2M Ω 下拉)
GND	5	5	5	接地	器件接地
R	1	1	1	数字输出	接收数据输出
V _{CC}	8	8	8	电源	3.3V 至 5V 电源
RE	2	2	2	数字输入	接收器使能, 低电平有效 (内部 2M Ω 上拉电阻)
散热焊盘	—	—	—	—	无电气连接。应连接到 GND 平面从而获得最佳热性能

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
电源电压	V_{CC}	-0.5	7	V
总线电压	以 GND 为基准的任何总线引脚 (A 或 B) 的差模或共模范围	-70	70	V
输入电压	任何逻辑引脚 (D、DE 或 \overline{RE}) 上的电压范围	-0.3	5.7	V
接收器输出电流	I_O	-24	24	mA
存储温度	T_{stg}	-65	170	°C

(1) 超出绝对最大额定值的运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内短暂运行, 器件可能不会受到损坏, 但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能, 并缩短器件寿命。

6.2 ESD 等级

			值	单位	
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	总线端子和 GND	±16,000	V
			除总线端子和 GND 外的所有引脚	±8,000	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾		±1,500	V

(1) JEDEC 文档 JEP155 指出: 500V HBM 可实现在标准 ESD 控制流程下安全生产。

(2) JEDEC 文件 JEP157 指出: 250V CDM 可实现在标准 ESD 控制流程下安全生产。

6.3 ESD 等级 [IEC]

			值	单位	
$V_{(ESD)}$	静电放电	接触放电, 符合 IEC 61000-4-2 标准	总线端子和 GND	±12,000	V
		空气间隙放电, 符合 IEC 61000-4-2 标准	总线端子和 GND	±12,000	
$V_{(EFT)}$	电快速瞬变	符合 IEC 61000-4-4 标准	总线终端	±4,000	V

6.4 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V _{CC}	电源电压	3		5.5	V
V _I	任何总线端子上的输入电压（独立或共模） ⁽¹⁾	-25		25	V
V _{IH}	高电平输入电压（驱动器、驱动器使能和接收器使能输入）	2			V
V _{IL}	低电平输入电压（驱动器、驱动器使能和接收器使能输入）			0.8	V
V _{ID}	差分输入电压	-25		25	V
I _O	驱动器输出电流	-60		60	mA
I _{OR}	接收器输出电流	-8		8	mA
R _L	差分负载电阻	54	60		Ω
1/t _{UI}	信令速率	THVD2410		500	kbps
		THVD2450		50	Mbps
T _A	运行环境温度	-40		125	°C
T _J	结温	-40		150	°C

(1) 本数据表采用将最小正值（最大负值）指定为最小值的代数约定。

6.5 热性能信息

热指标 ⁽¹⁾		THVD2410 THVD2450	THVD2410 THVD2450	THVD2410 THVD2450	单位
		D (SOIC)	DGK (VSSOP)	DRB (VSON)	
		8 引脚	8 引脚	8 引脚	
R _{θJA}	结至环境热阻	115.9	164.0	47.6	°C/W
R _{θJC(top)}	结至外壳（顶部）热阻	53.1	49.5	49.4	°C/W
R _{θJB}	结至电路板热阻	60.1	85.5	20.3	°C/W
ψ _{JT}	结至顶部特征参数	10.1	5.1	0.9	°C/W
ψ _{JB}	结至电路板特征参数	59.2	83.7	20.2	°C/W
R _{θJC(bot)}	结至外壳（底部）热阻	不适用	不适用	5.6	°C/W

(1) 有关传统和新热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

6.6 功率损耗

参数		测试条件		值	单位	
P _D	驱动器和接收器已启用， V _{CC} = 5.5V，T _A = 125°C， 随机数据 (PRBS7) 在信号传输速率下传输	未端接 R _L = 300 Ω、C _L = 50pF（驱动器）	THVD2410	500kbps	130	mW
			THVD2450	50Mbps	340	
		RS-422 负载 R _L = 100 Ω、C _L = 50pF（驱动器）	THVD2410	500kbps	170	mW
			THVD2450	50Mbps	340	
		RS-485 负载 R _L = 54 Ω、C _L = 50pF（驱动器）	THVD2410	500kbps	240	mW
			THVD2450	50Mbps	370	

6.7 电气特性

在自然通风条件下的工作温度范围内测得（除非另有说明）。所有典型值均在 25°C 和电源电压 $V_{CC} = 5V$ 时测得。

参数	测试条件		最小值	典型值	最大值	单位	
驱动器							
$ V_{OD} $	驱动器差分输出电压幅度	$R_L = 60\ \Omega$ 、 $-25V \leq V_{test} \leq 25V$ (请参阅图 7-1)	1.5	3.3		V	
		$R_L = 60\ \Omega$ 、 $-25V \leq V_{test} \leq 25V$ 、 $4.5V \leq V_{CC} \leq 5.5V$ (请参阅图 7-1)	2.1	3.3		V	
		$R_L = 100\ \Omega$ (请参阅图 7-2)	2	4		V	
		$R_L = 54\ \Omega$ (请参阅图 7-2)	1.5	3.3		V	
$\Delta V_{OD} $	差分输出电压的变化	$R_L = 54\ \Omega$ 或 $100\ \Omega$ (请参阅图 7-2)	-50		50	mV	
V_{OC}	共模输出电压	$R_L = 54\ \Omega$ 或 $100\ \Omega$ (请参阅图 7-2)	1	$V_{CC}/2$	3	V	
ΔV_{OC} (SS)	稳态共模输出电压的变化	$R_L = 54\ \Omega$ 或 $100\ \Omega$ (请参阅图 7-2)	-50		50	mV	
I_{OS}	短路输出电流	$DE = V_{CC}$ 、 $-70V \leq (V_A \text{ 或 } V_B) \leq 70V$	-250		250	mA	
接收器							
I_I	总线输入电流	$DE = 0V$ 、 $V_{CC} = 0V$ 或 $5.5V$	$DE = 0V$ 、 $V_{CC} = 0V$ 或 $5.5V$	$V_I = 12V$	75	125	μA
				$V_I = 25V$	150	250	
				$V_I = -7V$	-100	-40	
				$V_I = -25V$	-250	-150	
V_{TH+}	正向输入阈值电压 ⁽¹⁾	$\pm 25V$ 的共模范围以外		40	125	200	mV
V_{TH-}	负向输入阈值电压 ⁽¹⁾			-200	-125	-40	mV
V_{HYS}	输入滞后				250		mV
V_{TH_FSH}	输入失效防护阈值			-40		40	mV
$C_{A,B}$	输入差分电容	在 A 和 B 之间测得、 $f = 1MHz$			50		pF
V_{OH}	输出高电压	$I_{OH} = -8mA$		$V_{CC} - 0.4$	$V_{CC} - 0.2$		V
V_{OL}	输出低电压	$I_{OL} = 8mA$			0.2	0.4	V
I_{OZ}	输出高阻抗电流	$V_O = 0V$ 或 V_{CC} 、 $\overline{RE} = V_{CC}$	-1		1		μA
逻辑							
I_{IN}	输入电流 (DE)	$3V \leq V_{CC} \leq 5.5V$ 、 $0V \leq V_{IN} \leq V_{CC}$				5	μA
I_{IN}	输入电流 (D、 \overline{RE})	$3V \leq V_{CC} \leq 5.5V$ 、 $0V \leq V_{IN} \leq V_{CC}$		-5			μA
过热保护							
T_{SHDN}	热关断阈值	温度上升		150	170		$^{\circ}C$
T_{HYS}	热关断迟滞				10		$^{\circ}C$
电源							
I_{CC}	电源电流 (静态)	驱动器和接收器已启用		$\overline{RE} = 0V$ 、 $DE = V_{CC}$ 、空载	3.5	5.6	mA
		驱动器被启用, 接收器被禁用		$\overline{RE} = V_{CC}$ 、 $DE = V_{CC}$ 、空载	2.5	4.4	mA
		驱动器被禁用, 接收器被启用		$\overline{RE} = 0V$ 、 $DE = 0V$ 、空载	1.8	2.4	mA
		驱动器和接收器被禁用		$\overline{RE} = V_{CC}$ 、 $DE = 0V$ 、 $D = \text{开路}$ 、空载	0.1	1	μA

(1) 在任何特定情况下, 确保 V_{TH+} 至少比 V_{TH-} 高 V_{HYS} 。

6.8 开关特性：THVD2410

500kbps 器件 (THVD2410)，在建议运行条件下测得。所有典型值均在 25°C 和电源电压 $V_{CC} = 5V$ 时测得。

参数	测试条件	最小值	典型值	最大值	单位		
驱动器							
t_r, t_f	差分输出上升/下降时间	240	280	600	ns		
t_{PHL}, t_{PLH}	传播延迟	$R_L = 54 \Omega, C_L = 50 \text{ pF}$	请参阅图 7-3	275	350	ns	
$t_{SK(P)}$	脉冲延迟, $ t_{PHL} - t_{PLH} $			10	ns		
t_{PHZ}, t_{PLZ}	禁用时间			45	95	ns	
t_{PZH}, t_{PZL}	启用时间	$RE = 0V$	请参阅图 7-4 和图 7-5	175	270	ns	
		$RE = V_{CC}$		1.5	4	μs	
t_{SHDN}	到关断的时间	$RE = V_{CC}$		50	500	ns	
接收器							
t_r, t_f	输出上升/下降时间	$C_L = 15 \text{ pF}$	请参阅图 7-6	13	20	ns	
t_{PHL}, t_{PLH}	传播延迟			50	80	ns	
$t_{SK(P)}$	脉冲延迟, $ t_{PHL} - t_{PLH} $			7	ns		
t_{PHZ}, t_{PLZ}	禁用时间			30	40	ns	
$t_{PZH(1)}, t_{PZL(1)}, t_{PZH(2)}, t_{PZL(2)}$	启用时间	$DE = V_{CC}$	请参阅图 7-7	90	120	ns	
		$DE = 0V$	请参阅图 7-8	2	4	μs	
$t_{D(OFS)}$	延迟进入失效防护操作	$C_L = 15 \text{ pF}$	请参阅图 7-9	7	10	18	μs
$t_{D(FSO)}$	延迟退出失效防护操作			35	45	60	ns
t_{SHDN}	到关断的时间	$DE = 0V$	请参阅图 7-8	50	500	ns	

6.9 开关特性：THVD2450

50Mbps 器件 (THVD2450)，在建议运行条件下测得。所有典型值均在 25°C 和电源电压 $V_{CC} = 5V$ 时测得。

参数	测试条件	最小值	典型值	最大值	单位		
驱动器							
t_r, t_f	差分输出上升/下降时间		5	7	ns		
t_{PHL}, t_{PLH}	传播延迟	$R_L = 54 \Omega, C_L = 50 \text{ pF}$	请参阅图 7-3	5	10	16	ns
$t_{SK(P)}$	脉冲延迟, $ t_{PHL} - t_{PLH} $			3.5	ns		
t_{PHZ}, t_{PLZ}	禁用时间			11	30	ns	
t_{PZH}, t_{PZL}	启用时间	$RE = 0V$	请参阅图 7-4 和图 7-5	8	25	ns	
		$RE = V_{CC}$		1.5	4	μs	
t_{SHDN}	到关断的时间	$RE = V_{CC}$		50	500	ns	
接收器							
t_r, t_f	输出上升/下降时间	$C_L = 15 \text{ pF}$	请参阅图 7-6	2	6	ns	
t_{PHL}, t_{PLH}	传播延迟			40	55	ns	
$t_{SK(P)}$	脉冲延迟, $ t_{PHL} - t_{PLH} $			4	ns		
t_{PHZ}, t_{PLZ}	禁用时间			7	15	ns	
$t_{PZH(1)}, t_{PZL(1)}, t_{PZH(2)}, t_{PZL(2)}$	启用时间	$DE = V_{CC}$	请参阅图 7-7	50	70	ns	
		$DE = 0V$	请参阅图 7-8	2	4	μs	
$t_{D(OFS)}$	延迟进入失效防护操作	$C_L = 15 \text{ pF}$	请参阅图 7-9	7	10	18	μs
$t_{D(FSO)}$	延迟退出失效防护操作			25	35	50	ns
t_{SHDN}	到关断的时间	$DE = 0V$	请参阅图 7-8	50	500	ns	

6.10 典型特性




图 6-1. 驱动器输出电压与驱动器输出电流之间的关系




图 6-2. 驱动器差分输出电压与驱动器输出电流之间的关系




图 6-3. 驱动器输出电流与电源电压间的关系




图 6-4. THVD2410 驱动器上升时间或下降时间与温度之间的关系




图 6-5. THVD2410 驱动器传播延迟与温度之间的关系




图 6-6. THVD2410 电源电流与信号速率之间的关系

6.10 典型特性 (continued)




图 6-7. THVD2450 驱动器上升时间或下降时间与温度之间的关系




图 6-8. THVD2450 驱动器传播延迟与温度之间的关系




图 6-9. THVD2450 电源电流与信号速率之间的关系

7 参数测量信息




图 7-1. 具有共模负载的驱动器差分输出电压的测量



图 7-2. 具有 RS-485 负载的驱动器差分 and 共模输出的测量






图 7-3. 驱动器差分输出上升和下降次数以及传播延迟的测量



Copyright © 2017, Texas Instruments Incorporated

图 7-4. 具有高电平有效输出和下拉负载的驱动器启用和禁用次数的测量



Copyright © 2017, Texas Instruments Incorporated

图 7-5. 具有低电平有效输出和上拉负载的驱动器启用和禁用次数的测量





图 7-6. 接收器输出上升和下降次数以及传播延迟的测量









图 7-7. 驱动器已启用情况下接收器启用/禁用次数的测量



Copyright © 2017, Texas Instruments Incorporated

图 7-8. 驱动器被禁用情况下接收器启用次数的测量



Copyright © 2017, Texas Instruments Incorporated

图 7-9. 失效防护延迟测量

8 详细说明

8.1 概述

THVD2410 和 THVD2450 是具有故障保护功能的半双工 RS-485 收发器，提供两种速度等级，分别适用于速率高达 500kbps 和 50Mbps 的数据传输。这些器件均具有高电平有效的驱动器使能引脚和低电平有效的接收器使能引脚。禁用驱动器和接收器后可获得低于 $1\mu\text{A}$ 的关断电流。

8.2 功能方框图




图 8-1. THVD2410 和 THVD2450 方框图

8.3 特性说明

8.3.1 $\pm 70\text{V}$ 故障保护

与标准 RS-485 器件相比，THVD24x0 收发器加强了总线故障保护。在恶劣工业环境中运行的收发器经常承受超过 TIA/EIA-485A 标准定义 -7V 至 $+12\text{V}$ 的电压瞬变。为了防止在这种情况下受到损坏，具有较低绝对最大额定值的通用 RS-485 器件需要成本高昂的外部保护元件。为了简化系统设计并降低整体系统成本，THVD24x0 器件无需任何外部元件即可在高达 $\pm 70\text{V}$ 的电压下受到保护。

8.3.2 集成 IEC ESD 和 EFT 保护

内部 ESD 保护电路可根据高达 $\pm 12\text{kV}$ 的 IEC 61000-4-2 标准，保护收发器免受静电放电 (ESD) 的影响，并根据高达 $\pm 4\text{kV}$ 的 IEC 61000-4-4 标准保护收发器免受电气快速瞬变 (EFT) 的影响。THVD24x0 ESD 结构有助于限制电压偏移并快速从中恢复，因为它们允许系统级的 EFT 标准 A (有瞬态噪声时不会丢失数据)。

8.3.3 驱动器过压和过流保护

THVD24x0 驱动器可防止 -70V 至 $+70\text{V}$ 范围内的任何直流电源短路。器件内部将短路电流限制为 $\pm 250\text{mA}$ ，以符合 TIA/EIA-485A 标准。此外，如果输出故障电压超过 $|\pm 25\text{V}|$ ，折返式限流电路可进一步将驱动器短路电流降至 $\pm 5\text{mA}$ 以下。

所有器件都具有热关断保护功能，如果结温超过 T_{SHDN} ，则会因过多功率损耗而禁用驱动器和接收器。

8.3.4 增强型接收器抗噪性能

THVD24x0 的差分接收器具有完全对称的阈值，即使在输入振幅很小的情况下也能保持信号的占空比。此外， 250mV (典型值) 迟滞可确保出色的抗噪性能。

8.3.5 接收器失效防护状态运行

接收器因以下原因而失效防护，导致无效总线状态：

- 出现总线开路，例如连接器断开
- 出现总线短路，例如电缆损坏，将双绞线短路在一起
- 当总线上的驱动器没有进行有源驱动时，出现总线空闲

其中任一种情况下，如果输入振幅停留时间超过 $t_{D(OFs)}$ 至少 $|V_{TH_FSH}|$ ，接收器将输出失效防护逻辑高电平状态。

8.3.6 低功耗关断模式

如果驱动 \overline{DE} 低电平和 \overline{RE} 高电平的时间多于 500ns，则器件进入关断模式。如果 \overline{DE} 变为高电平或 \overline{RE} 变为低电平，计数器复位。如果使能引脚处于禁用状态的时间少于 50ns，则器件不会进入关断模式。此功能可防止器件由于 \overline{DE} 和 \overline{RE} 之间的偏差而意外进入关断模式。

8.4 器件功能模式

当驱动器使能引脚 \overline{DE} 为逻辑高电平时，差分输出 **A** 和 **B** 跟随数据输入 **D** 的逻辑状态。**D** 处的逻辑高电平会导致 **A** 变为高电平，**B** 变为低电平。在这种情况下，定义为 $V_{OD} = V_A - V_B$ 的差分输出电压为正。当 **D** 为低电平时，输出状态反转：**B** 变为高电平，**A** 为低电平， V_{OD} 是负数。

当 \overline{DE} 为低电平时，两个输出都变为高阻态。在这种情况下，与 **D** 处的逻辑状态无关。 \overline{DE} 引脚有一个内部下拉电阻接地。因此，当处于开路状态时，驱动器默认禁用（高阻抗）。**D** 引脚有一个内部上拉电阻接 V_{CC} ，因此，当启用驱动器且处于开路状态时，输出 **A** 变为高电平，**B** 变为低电平。

表 8-1. 驱动器功能表

输入 D	使能 DE	输出		功能
		A	B	
H	H	H	L	有源驱动总线高电平
L	H	L	H	有源驱动总线低电平
X	L	Z	Z	驱动器被禁用
X	断开	Z	Z	默认情况下，驱动器被禁用
断开	H	H	L	默认情况下，有源驱动总线高电平

当接收器使能引脚 \overline{RE} 为逻辑低电平时，接收器被启用。当通过 $V_{ID} = V_A - V_B$ 公式计算的差分输入电压高于正输入阈值 V_{TH+} 时，接收器输出 R 变为高电平。当 V_{ID} 低于负输入阈值 V_{TH-} 时，接收器输出 R 变为低电平。如果 V_{ID} 介于 V_{TH+} 和 V_{TH-} 之间，则输出是不确定的。

当 \overline{RE} 为逻辑高电平或处于开路时，接收器输出为高阻抗，与 V_{ID} 的幅度和极性无关。当收发器与总线断开（开路）、总线线路短路（短路）或未对总线进行有源驱动（空闲总线）时，接收器输入的内部偏置会导致输出失效防护高电平。

表 8-2. 接收器功能表

差分输入	使能	输出	功能
$V_{ID} = V_A - V_B$	\overline{RE}	R	
$V_{TH+} < V_{ID}$	L	H	接收有效总线高电平
$V_{TH-} < V_{ID} < V_{TH+}$	L	?	待定总线状态
$V_{ID} < V_{TH-}$	L	L	接收有效总线低电平
X	H	Z	接收器被禁用
X	断开	Z	默认情况下，接收器被禁用
开电路总线	L	H	故障安全高电平输出
短路总线	L	H	故障安全高电平输出
闲置（终止）总线	L	H	故障安全高电平输出

9 应用和实现

备注

以下应用部分中的信息不属于 TI 元件规范，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计实现，以确认系统功能。

9.1 应用信息

THVD2410 和 THVD2450 是具有故障保护功能的半双工 RS-485 收发器，通常用于异步数据传输。对于这些器件，驱动器和接收器使能引脚允许配置不同的工作模式。

9.2 典型应用

RS-485 总线包含多个并联到总线电缆的收发器。为了消除线路反射，每个电缆末端都用一个端接电阻 R_T ，其值与电缆的特征阻抗 Z_0 匹配。这种方法称为并行端接，通常允许在更长的电缆长度上实现更高的数据速率。




图 9-1. 具有半双工收发器的典型 RS-485 网络

9.2.1 设计要求

RS-485 是一种稳健的电气标准，适用于长距离网络，可用于具有不同要求（例如距离、数据速率和节点数量）的各种应用。

9.2.1.1 数据速率和总线长度

数据速率与电缆长度成反比关系，即数据速率越高，电缆长度越短；反之，数据速率越低，电缆长度越长。虽然大多数 RS-485 系统使用介于 10kbps 和 100kbps 之间的数据速率，但在 4000 英尺或更远距离范围内，某些应用需要的数据速率高达 250kbps。通过允许高达 5% 或 10% 的小信号抖动，可以实现更长的距离。




图 9-2. 电缆长度与数据速率特性间的关系

在互连足够短（或在信号频率下具有适当的低衰减）、不会降低数据质量的情况下，甚至可以实现更高的数据速率（即 THVD2450 速率为 50Mbps）。

9.2.1.2 桩线长度

将节点连接到总线时，收发器输入和电缆干线之间的距离（称为桩线）应尽可能短。桩线是一段无端接的总线线路，随着长度的增加，桩线会引入相位不同的反射。作为通用指南，桩线的电气长度或往返延迟应小于驱动器上升时间的十分之一，即最大的物理桩线长度，如方程式 1 所示。

$$L_{(\text{STUB})} \leq 0.1 \times t_r \times v \times c \quad (1)$$

其中

- t_r 是驱动器上升时间的 10/90
- c 是光速 ($3 \times 10^8 \text{m/s}$)
- v 是电缆或布线的信号速度，以 c 的系数表示

9.2.1.3 总线负载

RS-485 标准规定，符合标准的驱动器必须能够驱动 32 个单元负载 (UL)，其中 1 个单元负载表示大约 $12\text{k}\Omega$ 的负载阻抗。由于 THVD24x0 器件包含 1/8 UL 收发器，因此可将多达 256 个接收器连接到总线。

9.2.1.4 瞬态保护

THVD24x0 收发器系列的总线引脚包括针对 $\pm 30\text{kV}$ HBM 和 $\pm 12\text{kV}$ IEC 61000-4-2 接触放电的片上 ESD 保护。国际电工委员会 (IEC) ESD 测试远比 HBM ESD 测试严格得多。IEC 模型的充电电容 $C_{(S)}$ 高出 50%，放电电阻 $R_{(D)}$ 低出 78%，所产生的放电电流明显高于 HBM 模型。如 IEC 61000-4-2 标准中所述，接触放电是首选的瞬态保护测试方法。




图 9-3. HBM 模型和 IEC ESD 模型的电流比较 (括号中为 HBM 值)

IEC ESD 保护的片上实现可显著提高设备的稳健性。人体接触连接器和电缆时，会发生常见的放电事件。设计人员可以选择针对持续时间较长的瞬变 (通常称为浪涌瞬变) 实施保护。

EFT 通常是由继电器触点回跳或电感负载中断引起的。浪涌瞬变通常由雷击 (直接雷击或感应电压和电流的间接雷击) 或电力系统切换 (包括负载变化和短路切换) 引起。这些瞬变通常发生在工业环境中，例如工厂自动化和电网系统。

图 9-4 将 EFT 和浪涌瞬态的脉冲功率与 IEC ESD 瞬态功率进行了比较。左图显示了 0.5kV 浪涌瞬态和 4kV EFT 瞬态的相对脉冲功率，相比之下，左下角的 10kV ESD 瞬态不是很明显。500V 浪涌瞬态代表工业和过程自动化中工厂环境中可能发生的事件。

右图显示了 6kV 浪涌瞬变相对于相同 0.5kV 浪涌瞬变的脉冲功率。6kV 浪涌瞬变最有可能发生在发电和电网系统中。




图 9-4. ESD、EFT 和浪涌瞬态的功耗比较

在浪涌瞬变情形中，高能量内容的特点是脉冲持续时间长和脉冲功率衰减缓慢。转储到收发器内部保护单元的瞬变电能被转换成热能，从而加热并破坏保护单元，进而损坏收发器。图 9-5 显示了单个 ESD、EFT、浪涌瞬变以及合规性测试期间常用的 EFT 脉冲序列的瞬态能量差异很大。




图 9-5. 瞬态能量的比较

9.2.2 详细设计过程

图 9-6 建议使用保护电路来抵御 1kV 浪涌 (IEC 61000-4-5) 瞬变。表 9-1 显示了相关的物料清单。SMAJ30CA TVS 二极管的额定工作电压高达 30V。这可以确保在直接 RS-485 总线与 24V 直流工业电源轨短路时，保护二极管不会导通。





图 9-6. 针对半双工器件的浪涌瞬变的瞬态保护

表 9-1. 元件列表⁽¹⁾

器件	功能	订货编号	制造商
收发器	RS-485 收发器	THVD24x0	TI
TVS	双向 400W 瞬态抑制器	SMAJ30CA	Littelfuse


(1) 请参阅 [器件支持](#)

9.2.3 应用曲线




THVD2410 $V_{CC} = 5V$ $R_L = 50\ \Omega$
500kbps 速率下的随机 (PRBS7) 数据

图 9-7. $V_{CC} = 5V$ 时的 THVD2410 波形




THVD2410 $V_{CC} = 3.3V$ $R_L = 50\ \Omega$
500kbps 速率下的随机 (PRBS7) 数据

图 9-8. $V_{CC} = 3.3V$ 时的 THVD2410 波形



THVD2450 $V_{CC} = 5V$ $R_L = 50\ \Omega$
50Mbps 速率下的随机 (PRBS7) 数据

图 9-9. $V_{CC} = 5V$ 时的 THVD2450 波形



THVD2450 $V_{CC} = 3.3V$ $R_L = 50\ \Omega$
50Mbps 速率下的随机 (PRBS7) 数据

图 9-10. $V_{CC} = 3.3V$ 时的 THVD2450 波形

10 电源相关建议

为确保在所有数据速率和电源电压下可靠运行，应使用 100nF 陶瓷电容对各个电源进行去耦，该电容的位置应尽可能靠近电源引脚。这样有助于减少开关模式电源输出中出现的电源电压波纹，并且有助于补偿 PCB 电源层的电阻和电感。

11 布局

11.1 布局指南

稳健而可靠的总线节点设计通常需要使用外部瞬态保护器件，以抑制工业环境中可能出现的浪涌瞬变。这些瞬变的频率带宽较宽（大概 3MHz 至 300MHz），因此在 PCB 设计过程中应该应用高频布局技术。

1. 将保护电路放置在靠近总线连接器的位置，以防止噪声瞬变在电路板上传播。
2. 使用 V_{CC} 和接地平面来提供低电感。请注意，高频电流会选择阻抗最小的路径，而非电阻最小的路径。
3. 将保护元件设计成信号路径的方向。不得将瞬态电流从信号路径强行转移至保护器件。
4. 在尽可能靠近电路板上收发器、UART 和/或控制器 IC 的 V_{CC} 引脚的位置应用 100nF 至 220nF 去耦电容器。
5. 当去耦电容器和保护器件连接 V_{CC} 和地时，应至少使用两个过孔以更大限度减小实际过孔电感。
6. 使用 $1k\Omega$ 至 $10k\Omega$ 的上拉和下拉电阻用于使能线路，从而在瞬态事件期间限制这些线路中的噪声电流。
7. 如果 TVS 钳位电压高于收发器总线引脚的指定最大电压，则在 A 和 B 总线线路中插入防脉冲电阻器。这些电阻器可限制进入收发器的剩余钳位电流并防止其锁存。

11.2 布局示例




图 11-1. 半双工布局示例

12 器件和文档支持

12.1 器件支持

12.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

12.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

12.3 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [《使用条款》](#)。

12.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

12.5 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

12.6 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
THVD2410DGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU SN NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	2410
THVD2410DGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2410
THVD2410DGKRG4	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2410
THVD2410DGKRG4.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2410
THVD2410DR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2410
THVD2410DR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2410
THVD2410DRBR	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2410
THVD2410DRBR.A	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2410
THVD2410DRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2410
THVD2410DRG4.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2410
THVD2450DGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU SN NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	2450
THVD2450DGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2450
THVD2450DGKRG4	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2450
THVD2450DGKRG4.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2450
THVD2450DR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2450
THVD2450DR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2450
THVD2450DRBR	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2450
THVD2450DRBR.A	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2450
THVD2450DRBRG4	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2450
THVD2450DRBRG4.A	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2450
THVD2450DRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2450
THVD2450DRG4.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2450

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
THVD2410DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
THVD2410DGKRG4	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
THVD2410DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
THVD2410DRBR	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
THVD2410DRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
THVD2450DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
THVD2450DGKRG4	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
THVD2450DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
THVD2450DRBR	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
THVD2450DRBRG4	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
THVD2450DRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
THVD2410DGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
THVD2410DGKRG4	VSSOP	DGK	8	2500	353.0	353.0	32.0
THVD2410DR	SOIC	D	8	2500	353.0	353.0	32.0
THVD2410DRBR	SON	DRB	8	3000	356.0	356.0	36.0
THVD2410DRG4	SOIC	D	8	2500	353.0	353.0	32.0
THVD2450DGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
THVD2450DGKRG4	VSSOP	DGK	8	2500	353.0	353.0	32.0
THVD2450DR	SOIC	D	8	2500	353.0	353.0	32.0
THVD2450DRBR	SON	DRB	8	3000	356.0	356.0	36.0
THVD2450DRBRG4	SON	DRB	8	3000	367.0	367.0	35.0
THVD2450DRG4	SOIC	D	8	2500	353.0	353.0	32.0


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT


DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

DRB 8

GENERIC PACKAGE VIEW

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4203482/L

EXAMPLE BOARD LAYOUT


DRB0008B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218876/A 12/2017

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRB0008B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
81% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4218876/A 12/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed $.006$ [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
 EXPOSED METAL SHOWN
 SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月