


THS4535 高精度 60MHz 全差动放大器

1 特性

- 带宽：65MHz ($G = 1V/V$)
- 增益带宽积：80MHz
- THS453x 器件比较：
 - THS4535 失调电压：2mV (最大值)
 - THS4535 温漂： $1.4 \mu V/^{\circ}C$ (最大值)
 - THS4536 失调电压：20 μV (最大值)
 - THS4536 温漂： $0.8 \mu V/^{\circ}C$ (最大值)
- 电源工作范围：2.7V 至 5.5V
- 低谐波失真：
 - HD2：125dBc (2V_{PP}、10kHz 时)
 - HD3：114dBc (2V_{PP}、10kHz 时)
- 压摆率：47V/ μs 和 57V/ μs (上升和下降)
- 低噪声：
 - 电压噪声：4.3nV/ \sqrt{Hz} (2.5kHz 1/f 拐点频率)
 - 电流噪声：70fA/ \sqrt{Hz}
- 低输入偏置和失调电流：在 125 $^{\circ}C$ (最大值) 下为 $\pm 40pA$
- 电源电流：4.7mA
- 负电源轨输入 (NRI)
- 轨到轨输出 (RRO)：
 - THS4535：相对于电源轨为 100mV (典型值)
 - THS4536：相对于电源轨为 80mV (最大值)
- 温度范围：-40 $^{\circ}C$ 至 +125 $^{\circ}C$

2 应用

- 16 位至 20 位、差动 SAR 和 $\Delta \Sigma$ 驱动器



简化版原理图：1V/V 增益，SAR ADC 的单端输入转差动输出接口

- 差动有源滤波器
- 电机驱动器
- 电池测试仪
- 功率分析仪

3 说明

THS4535 是一款 60MHz 全差动放大器 (FDA)，专为驱动高达 2MSPS 的全差动模数转换器 (ADC) 而设计。THS453x 系列提供两个选项：THS4535 (未修整) 和 THS4536 (已修整)。

THS4535 是简单单路至双路转换的绝佳选择。与传统的双路运算放大器相比，THS4535 等 FDA 具有性能优势，包括输出之间的带宽和相位平衡，以及一个 VO_{CM} 引脚，可用于轻松调节输出共模电压。对于更高直流精度的应用，例如高速低侧电流分流测量，THS4536 为偏移和偏移漂移提供封装级修整。THS453x 器件还提供了更高的瞬态电流输出驱动能力，以满足逐次逼近寄存器 (SAR) ADC 的电荷注入和 delta-sigma ($\Delta \Sigma$) ADC 预充电缓冲器的需求。

封装信息

器件型号 ⁽¹⁾	封装 ⁽²⁾	封装尺寸 ⁽³⁾
THS4535	DGK (VSSOP, 8)	3mm × 4.9mm
	RUN (WQFN, 10)	2mm × 2mm

(1) 另请参阅节 4。

(2) 有关更多信息，请参阅节 11。

(3) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



内容

1 特性	1	7.3 特性说明.....	18
2 应用	1	7.4 器件功能模式.....	19
3 说明	1	8 应用和实施	20
4 器件比较表	3	8.1 应用信息.....	20
5 引脚配置和功能	4	8.2 典型应用.....	22
6 规格	5	8.3 电源相关建议.....	23
6.1 绝对最大额定值.....	5	8.4 布局.....	23
6.2 ESD 等级.....	5	9 器件和文档支持	26
6.3 建议运行条件.....	5	9.1 接收文档更新通知.....	26
6.4 热性能信息.....	6	9.2 支持资源.....	26
6.5 电气特性.....	7	9.3 商标.....	26
6.6 典型特性.....	10	9.4 静电放电警告.....	26
7 详细说明	17	9.5 术语表.....	26
7.1 概述.....	17	10 修订历史记录	26
7.2 功能方框图.....	17	11 机械、封装和可订购信息	26

4 器件比较表

器件	偏移电压 (最大值)	温漂 (最大值)
THS4535DGKR	2mV	1.4 μ V/°C
THS4536DGKR	50 μ V	0.8 μ V/°C
THS4535RUNR	2mV	1.4 μ V/°C
THS4536RUNR	50 μ V	0.8 μ V/°C

5 引脚配置和功能




图 5-1. DGK 封装，8 引脚 VSSOP (顶视图) ，外部增益




图 5-2. RUN 封装，10 引脚 WQFN (顶视图) ，外部增益

引脚功能

名称	引脚		类型	说明
	DGK (VSSOP)	RUN (WQFN)		
IN -	1	6	输入	反相 (负) 放大器输入
IN+	8	4	输入	同相 (正) 放大器输入
NC	—	2、8	—	保持未连接状态 ()
OUT-	5	1	输出	反相 (负) 放大器输出
OUT+	4	9	输出	同相 (正) 放大器输出
PD	7	3	输入	断电。PD = 逻辑低电平 = 断电模式；PD = 逻辑高电平 = 正常运行。
VOICM	2	7	输入	输出共模电压控制输入
VS -	6	5	电源	负电源输入
VS+	3	10	电源	正电源输入

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V _S	总电源电压, V _S = (V _{S+} - V _{S-})		6	V
	输入、输出、断电和共模引脚电压	(V _{S-}) - 0.5	(V _{S+}) + 0.5	V
I _{IN}	连续输入电流		±10	mA
I _{OUT}	连续输出电流 ⁽²⁾		±65	mA
T _J	结温		150	°C
T _A	自然通风温度	-40	125	°C
T _{stg}	贮存温度	-65	150	°C

- (1) 超出绝对最大额定值范围的操作可能会导致器件永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议的工作条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 用于电迁移限制的长期连续输出电流。

6.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±2500	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准, 所有引脚 ⁽²⁾	±1000	

- (1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V _S	总电源电压	2.7		5.5	V
T _J	结温	-40	25	125	°C

6.4 热性能信息

热指标 ⁽¹⁾		THS4535		单位
		DGK (VSSOP)	RUN (WQFN)	
		8 引脚	10 引脚	
$R_{\theta JA}$	结至环境热阻	151.8	147.1	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	46.4	86.9	°C/W
$R_{\theta JB}$	结至电路板热阻	86.1	85.2	°C/W
Ψ_{JT}	结至顶部特征参数	1.4	8.2	°C/W
Ψ_{JB}	结至电路板特征参数	84.7	84.9	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

6.5 电气特性

在 $T_A = 25^\circ$, $V_{S+} - V_{S-} = 5V$, $V_{OCM}^{(1)}$ = 悬空, $R_F = 1k\Omega$, 差动增益 (G) = $1V/V$, $V_O = 2V_{PP}$, $R_L = 1k\Omega$, 且 \overline{PD} = 高电平 (除非另有说明) 的情况下

参数		测试条件		最小值	典型值	最大值	单位
交流性能							
SSBW	小信号带宽	$V_O = 100mV_{PP}$	$G = 1V/V$ 、 峰值 < 1dB		65		MHz
			$G = 2V/V$		42		
			$G = 5V/V$		16		
			$G = 10V/V$		9		
GBWP	增益带宽积	$V_O = 100mV_{PP}$ 、 $G = 20V/V$			80		MHz
LSBW	大信号带宽	$V_O = 2V_{PP}$ 、 $G = 1V/V$			17		MHz
	0.1dB 平坦度带宽	$V_O = 2V_{PP}$ 、 $G = 1V/V$			8		MHz
SR	压摆率 (20% - 80%)	$V_O = 2V$ 阶跃	上升		47		$V/\mu s$
			下降		57		
	过冲和下冲	$V_O = 2V$ 阶跃、8ns 输入上升时间			5		%
t_s	趋稳时间	$V_O = 2V$ 阶跃	达 0.1%		100		ns
			达 0.01%		150		
	上升和下降时间 (10% - 90%)	$V_O = 2V$ 阶跃、8ns 输入上升时间			30		ns
HD2	二阶谐波失真	$V_O = 2V_{PP}$	$f = 1kHz$		140		dBc
			$f = 10kHz$		125		
			$f = 1MHz$		85		
		$V_O = 8V_{PP}$	$f = 1kHz$		135		
			$f = 10kHz$		125		
			$f = 1MHz$		60		
HD3	三阶谐波失真	$V_O = 2V_{PP}$	$f = 1kHz$		135		dBc
			$f = 10kHz$		114		
			$f = 1MHz$		74		
		$V_O = 8V_{PP}$	$f = 1kHz$		126		
			$f = 10kHz$		106		
			$f = 1MHz$		58		
e_n	输入差分电压噪声	$f = 100kHz$			4.3		nV/\sqrt{Hz}
		1/f 转角频率			2.4		kHz
i_n	输入电流噪声	$f = 100kHz$			70		fA/\sqrt{Hz}
	过驱动恢复时间	$G = 2V/V$			750		ns
Z_{OUT}	闭环输出阻抗	$f = 100kHz$ (差分)			0.3		Ω

6.5 电气特性 (续)

在 $T_A = 25^\circ\text{C}$, $V_{S+} - V_{S-} = 5\text{V}$, $V_{OCM}^{(1)} = \text{悬空}$, $R_F = 1\text{k}\Omega$, 差动增益 (G) = 1V/V , $V_O = 2\text{V}_{PP}$, $R_L = 1\text{k}\Omega$, 且 $\overline{\text{PD}} = \text{高电平}$ (除非另有说明) 的情况下

参数		测试条件	最小值	典型值	最大值	单位
直流性能						
A_{OL}	开环电压增益	$V_O = \pm 2\text{V}$	100	126		dB
A_{OL}	开环电压增益	$V_O = \pm 2.3\text{V}$, $R_L = 40\Omega$	100	126		dB
V_{OS}	输入偏移电压			± 0.5	± 1.4	mV
	输入失调电压漂移	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		± 0.3	± 1.4	$\mu\text{V}/^\circ\text{C}$
I_{B+} , I_{B-}	输入偏置电流 ⁽³⁾	$T_A = 25^\circ\text{C}$		± 0.2	± 20	pA
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		± 20	± 40	
I_{OS}	输入失调电流 ⁽⁴⁾	$T_A = 25^\circ\text{C}$		± 0.2	± 20	pA
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		± 0.2	± 30	
输入						
V_{ICML}	共模输入电压, 低	$T_A = 25^\circ\text{C}$		$V_{S-} - 0.3$	$V_{S-} - 0.2$	V
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		$V_{S-} - 0.2$	$V_{S-} - 0.1$	
V_{ICMH}	共模输入电压, 高	$T_A = 25^\circ\text{C}$	$V_{S+} - 1.4$	$V_{S+} - 1.3$		V
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$V_{S+} - 1.5$	$V_{S+} - 1.4$		
CMRR	共模抑制比	$(V_{S-}) < V_{CM} < (V_{S+} - 1.5\text{V})$, $T_A = 25^\circ\text{C}$	100	114		dB
	差分输入阻抗			$15 \parallel 3.4$		$\text{T}\Omega \parallel \text{pF}$
	共模输入阻抗			$30 \parallel 1.2$		$\text{T}\Omega \parallel \text{pF}$
输出						
	输出电压低电平	$T_A = 25^\circ\text{C}$		$V_{S-} + 0.1$	$V_{S-} + 0.2$	V
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		$V_{S-} + 0.1$	$V_{S-} + 0.2$	
	输出电压高电平	$T_A = 25^\circ\text{C}$	$V_{S+} - 0.2$	$V_{S+} - 0.1$		V
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$V_{S+} - 0.2$	$V_{S+} - 0.1$		
	持续输出电流 (冲击模式)	$V_O = \pm 2.5\text{V}$, $R_L = 40\Omega$		± 90		mA
		$V_O = \pm 2.5\text{V}$, $R_L = 40\Omega$, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		± 80		
	线性输出电流	$V_O = \pm 2.3\text{V}$, $R_L = 40\Omega$, $A_{OL} > 100\text{dB}$	$T_A = 25^\circ\text{C}$	± 50	± 60	mA
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		± 60	
输出共模电压 (VOCM) 控制						
	$V_{OCM}^{(1)}$ 微小信号带宽	$V_{VOCM} = 100\text{mV}_{PP}$		43		MHz
	V_{OCM} 大信号带宽	$V_{VOCM} = 1\text{V}_{PP}$		16		MHz
	V_{OCM} 转换率 ⁽²⁾ (20% - 80%)	$V_{VOCM} = 1\text{V}$ 阶跃		28		$\text{V}/\mu\text{s}$
	V_{OCM} 电压噪声	$f = 100\text{kHz}$	$V_{VOCM} = \text{中点电源电压}$ (驱动型)	18		$\text{nV}/\sqrt{\text{Hz}}$
			$V_{OCM} = \text{悬空}$	36		
	直流输出平衡	$V_{VOCM} = \text{中点电源电压}$ (驱动型), $V_O = \pm 1\text{V}$		80		dB
	交流输出平衡	$V_{VOCM} = \text{中点电源电压}$ (驱动型), V_{OCM}/V_O (相对于直流为 -3dB)		50000		Hz
	增益误差	$(V_{S-} + 0.45) < V_{VOCM} < (V_{S+} - 1.2\text{V})$	0.997	1	1.003	V/V
	VOCM 输入偏置电流		-5	0.3	5	μA
	PSRR 至 V_{OCM}			82		dB
	VOCM 输入阻抗			$250 \parallel 2.8$		$\text{k}\Omega \parallel \text{pF}$

6.5 电气特性 (续)

在 $T_A = 25^\circ$, $V_{S+} - V_{S-} = 5V$, $V_{OCM}^{(1)} =$ 悬空, $R_F = 1k\Omega$, 差动增益 (G) = 1V/V, $V_O = 2V_{PP}$, $R_L = 1k\Omega$, 且 $\overline{PD} =$ 高电平 (除非另有说明) 的情况下

参数		测试条件		最小值	典型值	最大值	单位
	V_{OCM} 失调电压	VOCM 引脚悬空		-10		10	mV
	V_{OCM} 失调电压	$V_{VOCM} =$ 中点电源电压 (驱动型)		-5	0.25	5	mV
	V_{OCM} 失调电压偏移	VOCM 引脚悬空, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		-10	2	10	$\mu\text{V}/^\circ\text{C}$
	V_{OCM} 失调电压偏移	$V_{VOCM} =$ 中点电源电压 (驱动型) $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		-10	3	10	$\mu\text{V}/^\circ\text{C}$
	VOCM 电压低位	在 $T_A = 25^\circ\text{C}$ 时, 相对于中电源偏移的电压移位小于 $\pm 11\text{mV}$		$V_{S-} + 0.3$		$V_{S-} + 0.45$	V
		在 $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ 时, 相对于中电源偏移的电压移位小于 $\pm 11\text{mV}$				$V_{S-} + 0.5$	
	VOCM 电压高位	当 $T_A = 25^\circ\text{C}$ 时, 相对于中电源偏移的电压移位小于 $\pm 11\text{mV}$		$V_{S+} - 1.2$	$V_{S+} - 1$		V
		当 $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ 时, 相对于中电源偏移的电压移位小于 $\pm 11\text{mV}$		$V_{S+} - 1.3$			
电源							
I_Q	静态电流	$V_S = 5V$, $\overline{PD} =$ 逻辑高电平 (有效)	$T_A = 25^\circ\text{C}$		4.7	5.4	mA
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		4.7	5.4	
I_Q	静态电流	$V_S = 5V$, $\overline{PD} =$ 逻辑低电平 (关断)	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		20		μA
PSRR	电源抑制比	任一电源到输入的 V_{OS}		90	110		dB
断电							
	启用电压阈值	$\overline{PD} =$ 逻辑高电平 (有效)		$V_{S+} - 0.5$			V
	禁用电压阈值	$\overline{PD} =$ 逻辑低电平 (关断)				$V_{S-} + 0.5$	V
	启用引脚偏置电流	$\overline{PD} =$ 高电平			0	6	μA
		$\overline{PD} =$ 低电平		-15	-10		
	开通延时时间	$\overline{PD} =$ 高电平至 $V_O =$ 最终值的 90% 所需的时间		5			us
	关断延时时间	$\overline{PD} =$ 低电平至 $V_O =$ 最终值的 10% 所需的时间		40			ns

(1) V_{VOCM} 是指 V_{OCM} 引脚上的电压。 $V_{OCM} = [(V_{OUT+} + V_{OUT-}) / 2]$ 是指平均输出电压。

(2) 上升转换率和下降转换率的平均值。

(3) 从节点流出的电流被视为正电流。

(4) $I_{OS} = I_{B+} - I_{B-}$ 。

6.6 典型特性

在 $T_A = 25^\circ$, $V_{S+} - V_{S-} = 5V$, $V_{OCM} =$ 悬空 (中电源电压), $R_F = 1k\Omega$, $G = 1V/V$, $V_O = 2V_{PP}$, $R_L = 1k\Omega$, 且 $\overline{PD} =$ 高电平 (除非另有说明) 的情况下




图 6-1. 小信号带宽与电源电压间的关系




图 6-2. 小信号带宽与增益间的关系




图 6-3. 小信号带宽与输出共模间的关系




图 6-4. V_{OCM} 带宽与 V_{OCM} 幅度间的关系




图 6-5. 大信号带宽与增益间的关系




图 6-6. 大信号带宽与输出幅度间的关系

6.6 典型特性 (续)

在 $T_A = 25^\circ$, $V_{S+} - V_{S-} = 5V$, $V_{OCM} =$ 悬空 (中电源电压), $R_F = 1k\Omega$, $G = 1V/V$, $V_O = 2V_{PP}$, $R_L = 1k\Omega$, 且 $\overline{PD} =$ 高水平 (除非另有说明) 的情况下




图 6-7. 大信号带宽与负载阻抗间的关系




图 6-8. 共模抑制和电源抑制与频率间的关系




图 6-9. 闭环输出阻抗与频率间的关系




图 6-10. 开环增益和相位与频率间的关系




图 6-11. 电压噪声与频率间的关系




图 6-12. 0.1Hz 至 10Hz 电压噪声

6.6 典型特性 (续)

在 $T_A = 25^\circ$, $V_{S+} - V_{S-} = 5V$, $V_{OCM} =$ 悬空 (中电源电压), $R_F = 1k\Omega$, $G = 1V/V$, $V_O = 2V_{PP}$, $R_L = 1k\Omega$, 且 $\overline{PD} =$ 高电平 (除非另有说明) 的情况下




图 6-13. 输出均衡与频率间的关系




图 6-14. 小信号阶跃响应与电源电压间的关系




图 6-15. 小信号阶跃响应与增益间的关系




图 6-16. 小信号阶跃响应与输出共模间的关系




图 6-17. 输出共模阶跃响应




图 6-18. 大信号阶跃响应与增益间的关系

6.6 典型特性 (续)

在 $T_A = 25^\circ$, $V_{S+} - V_{S-} = 5V$, $V_{OCM} =$ 悬空 (中电源电压), $R_F = 1k\Omega$, $G = 1V/V$, $V_O = 2V_{PP}$, $R_L = 1k\Omega$, 且 $\overline{PD} =$ 高电平 (除非另有说明) 的情况下




图 6-19. 大信号阶跃响应与输出幅度间的关系




图 6-20. 大信号阶跃响应与电阻负载间的关系




图 6-21. 大信号趋稳时间




图 6-22. 过载恢复时间与电源电压间的关系




图 6-23. 输出禁用时间




图 6-24. 输出使能时间

6.6 典型特性 (续)

在 $T_A = 25^\circ$, $V_{S+} - V_{S-} = 5V$, $V_{OCM} =$ 悬空 (中电源电压), $R_F = 1k\Omega$, $G = 1V/V$, $V_O = 2V_{PP}$, $R_L = 1k\Omega$, 且 $\overline{PD} =$ 高电平 (除非另有说明) 的情况下




图 6-25. 谐波失真与输出幅度间的关系




图 6-26. 谐波失真与输出幅度间的关系




图 6-27. 谐波失真与频率间的关系




图 6-28. 谐波失真与频率间的关系




图 6-29. 输入偏置电流分布




图 6-30. 输入偏置电流与温度间的关系

6.6 典型特性 (续)

在 $T_A = 25^\circ$, $V_{S+} - V_{S-} = 5V$, $V_{OCM} =$ 悬空 (中电源电压), $R_F = 1k\Omega$, $G = 1V/V$, $V_O = 2V_{PP}$, $R_L = 1k\Omega$, 且 $\overline{PD} =$ 高电平 (除非另有说明) 的情况下




图 6-31. 输入偏置电流与输入共模电压间的关系




图 6-32. 输入偏移电流分配




图 6-33. 输入失调电流与温度间的关系






图 6-34. THS4535 偏移电压分布



-40°C 至 125°C 端点漂移, 32 个单元

图 6-35. THS4535 偏移电压漂移分布



$$V_{OCM} \text{ 偏移电压} = (V_{OUT+} + V_{OUT-}) / 2 - V_{VOCM}$$

图 6-36. 输出共模偏移电压与 VOCM 电压间的关系

6.6 典型特性 (续)

在 $T_A = 25^\circ$, $V_{S+} - V_{S-} = 5V$, $V_{OCM} =$ 悬空 (中电源电压), $R_F = 1k\Omega$, $G = 1V/V$, $V_O = 2V_{PP}$, $R_L = 1k\Omega$, 且 $\overline{PD} =$ 高电平 (除非另有说明) 的情况下




图 6-37. 静态电流与电源电压间的关系




图 6-38. 断电静态电流与电源电压间的关系




图 6-39. 静态电流与 \overline{PD} 电压间的关系





图 6-40. 最大差动输出电压与负载电流间的关系

7 详细说明

7.1 概述

THS4535 是一款全差动 CMOS 放大器，专为优化直流和交流性能而设计，可驱动低于 2MSPS 的 ADC。该器件的基本版本 THS4535 专为低侧电流检测或集电放大器应用中的单端至差动转换而设计。当需要直流精度时，THS4536 提供经过温度校准的器件版本。这种温度校准结合先进的封装结构，使数据采集系统 (DAQ) 中的应用能够最大限度地降低温度漂移、长期漂移或者对偏置电流或输入失调电流过热变化敏感的应用所导致的误差。

7.2 功能方框图



7.3 特性说明

7.3.1 输出共模

THS4535 输出共模引脚允许 FDA 对输出引脚 (V_{OUT+} 和 V_{OUT-}) 进行伺服控制, 从而使这两个引脚的平均电压与 V_{OCM} 引脚的电压相匹配。当输入共模电压与所需输出共模电压不匹配时 (例如在 ADC 驱动器中)、 V_{OCM} 引脚尤其有用。例如, 在高侧电流检测测量中, 通常会先出现一个较大的共模电压, 随后是一个较小的差动电压。如果高侧分流电阻器共模电压接近正电源电压 (图 7-1), 请将 V_{OCM} 引脚设置为 ADC 参考电压的 $\frac{1}{2}$, 这样差动输出电压将获得增益并在 V_{OCM} 电压附近达到平衡。




图 7-1. 高侧电流检测示例

备注

THS4535 V_{OCM} 引脚内部有一个由两个 $500k\Omega$ 电阻组成的分压器, 一个连接到 V_{S+} , 另一个连接到 V_{S-} 。如果该引脚未连接, 建议在 V_{OCM} 引脚与地之间连接一个 $1nF$ 电容, 以帮助内部稳定该引脚电压。

7.4 器件功能模式

7.4.1 断电模式

将断电 ($\overline{\text{PD}}$) 引脚设置为正确断电模式运行所需的电压。 $\overline{\text{PD}}$ 引脚上内置了 500k 的物理内部上拉电阻，因此如果该引脚悬空，器件将默认处于导通状态。对于只需要在有电源时让器件上电的应用，请将 $\overline{\text{PD}}$ 引脚连接到正电源电压。对于单电源运行，正电源内至少需要 0.5V 的电压。

禁用操作以负电源为基准。在关断状态条件下，必须将禁用控制引脚的电压设置为低于负电源 0.5V 以内。图 7-2 显示了如何使用微控制器通过简单地将数字输入/输出 (DIO) 直接连接到 $\overline{\text{PD}}$ 引脚来切换 THS4535 上的断电引脚。

备注

如果使用微控制器启用 THS4535，请确保满足 *电气特性* 中的阈值电压 (V_{IH} 和 V_{IL}) 要求。




图 7-2. $\overline{\text{PD}}$ 引脚原理图

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

THS4535 的大多数应用旨在实现所需信号处理功能和提供足够的放大器相位裕量的同时，获得最佳的动态范围。以下章节详细介绍了相关的设计问题，并提供了分析和提升性能的指导建议。

8.1.1 输出共模电压

输出共模电压引脚用于设置 THS4535 的直流输出电压。来自低阻抗源施加到 VOVM 引脚的电压用于直接设置输出共模电压。如果悬空，则 VOVM 引脚默认为中轨电压，定义为：

$$\frac{(V_{CC+}) + (V_{CC-})}{2} \quad (1)$$

为了最大限度地降低共模噪声，请将 0.1 μ F 旁路电容器连接到 VOVM 引脚。输出共模电压导致额外的电流流入反馈电阻器网络。该电流由放大器的输出级提供；因此会产生额外的功率耗散。对于常用的反馈电阻值，该电流可由放大器轻松提供。该电流产生的额外内部功率耗散在某些应用中可能非常显著，因此要求使用 PowerPAD 封装的集成电路，以有效控制自热效应。

8.1.1.1 电阻匹配

电阻器匹配在 FDA 中非常重要，旨在保持良好的输出平衡。理想的差动输出信号意味着 FDA 的两个输出在幅度上完全相等，且相位相差 180°。两个输出信号之间的任何振幅或相位不平衡都会导致输出端出现不良的共模信号。输出平衡误差用于衡量输出信号的平衡程度，其定义为输出共模电压与输出差动信号的比值。

$$\text{Output Balance Error} = \frac{\left(\frac{V_{OUT+} - V_{OUT-}}{2}\right)}{V_{OUT+} - V_{OUT-}} \quad (2)$$

在低频时，电阻器不匹配是导致输出平衡误差的主要因素。此外，如果发生电阻器不匹配，CMRR、PSRR 和 HD2 性能会下降。因此，为了优化性能，请使用 1% 容差的电阻或更优的电阻。表 8-1 提供了针对特定增益建议使用的电阻器值。

表 8-1. 建议的电阻器值

增益 (V/V)	R _G (Ω)	R _F (Ω)
1	1000	1000
2	499	1000
5	200	1000
10	100	1000

8.1.2 数据转换器

驱动数据转换器是全差动放大器最受欢迎的应用之一。图 8-1 显示了连接到差动模数转换器 (ADC) 的 FDA 典型配置。




图 8-1. 连接到差分 ADC 的全差分放大器

FDA 能够使用单电源运行。V_{OCM} 默认为下拉电压 V_{CC}/2。差分输出被馈送到数据转换器。这种方法避免了在电路中使用变压器。如果 ADC 具有参考电压输出 (V_{REF})，则使用旁路电容器将 V_{REF} 直接连接到放大器的 V_{OCM}，以减少宽带共模噪声。




图 8-2. 采用单电源的全差分放大器

8.1.3 单电源应用

为确保正常运行，请勿超出器件的共模输入电压范围。但是，某些单电源应用要求输入电压超过共模输入电压范围。在这种情况下，要使共模输入电压符合放大器的规格要求，请使用图 8-3 中所示的电路配置。




图 8-3. 经改进的共模输入电压的电路

使用 方程式 3 计算 R_{PU}：

$$R_{PU} = \frac{V_P - V_{CC}}{(V_{IN} - V_P) \frac{1}{R_G} + (V_{OUT} - V_P) \frac{1}{R_F}} \quad (3)$$

8.2 典型应用

8.2.1 典型应用

单端转差动转换是全差动放大器 (FDA) 的一种典型应用场景，这得益于 FDA 的输出平衡性、输出共模伺服功能以及驱动 ADC 输出的能力。许多精度更高、速度更快的 ADC 趋向于采用差动输入，这样就能提高共模噪声抗扰度并扩大动态范围。图 8-4 显示了 FDA 架构如何通过将信号源直接连接到一个输入并将另一个输入接地来实现轻松转换。




图 8-4. THS4535 单端转差动转换

8.2.1.1 设计要求

表 8-2. 设计参数

设计参数	值
输入电压	1V _{PP}
ADC 电源电压	3.3V
ADC 输入差动电压	平衡式 6V _{PP}
ADC 输入共模电压	1.65V

8.2.1.2 详细设计过程

图 8-4 中所示的配置可创建值为 3 的差动增益，同时在 ADC 范围的中间保持平衡输出。差动增益 (A_{V_DIFF}) 由输入电阻器 $R_{IN} = 333\Omega$ 和反馈电阻器 $R_{FB} = 1k\Omega$ 之比设置，总电压为 $3V/V$ 。输出共模将转换为 V_{OUTCM} 引脚上指定的任何电压，即 ADC 基准的 $\frac{1}{2}$ (在本例中为 1.65V)。FDA 的固有架构使其输出两个相位相差 180° 的信号，其最大和最小范围为 0.15V 至 3.15V。在本示例中，ADC 的完整量程并未被使用，这是为了在 3.3V 供电时为 ADC 留出余量，或适应 FDA 的输出范围；但如果需要，也可以选择其他增益值，以精确匹配 ADC 的峰值间电压。

FDA 的替代设计是采用双运算放大器组成的两运放仪表放大器结构。该设计使用两个放大器：一个采用同相配置并放大输入信号的放大器，以及一个采用反相配置并将第一个放大器的输出反相的放大器。图 8-5 显示了这种方法存在一些显著的缺点。首先，输出共模电压取决于输入共模电压，因为同相放大器输出共模电压取决于输入共模电压。该设计缺陷可以通过更改同相放大器的增益电阻器的直流偏置来纠正，如图 8-5 所示，值为 -0.875V，但需要额外的偏置电压。当输入电压接近负电源轨时，由于同相放大器上的输出削波，未能正确转换输出共模电压可能导致信号损失。其次，该电路中的同相放大器和反相放大器之间存在相位不平衡。随着此电路所需的增益增加，同相放大器会随着增益的增加而变慢，而反相放大器增益保持不变。这种增益和相位不平衡可能表现为失真误差、限制信号带宽，并且通常随负载而加剧。






图 8-5. 双路放大器单路到双路转换

8.2.1.3 应用曲线



OPA328 (40MHz) 和 THS4535 (60MHz) 单端到差分转换

图 8-6. 运算放大器与 FDA 增益比较



OPA328 (40MHz) 和 THS4535 (60MHz) 单端到差分转换

图 8-7. 运算放大器与 FDA 相位比较

8.3 电源相关建议

THS4535 设计为由 $\pm 1.35\text{V}$ 至 $\pm 2.75\text{V}$ 的电源 (2.7V 至 5.5V 单端电源) 供电。使用 5% 或更高的电源精度。在具有高速数字信号的电路板上运行时，在数字信号噪声和模拟输入引脚之间提供隔离。THS4535 通过 VS^+ 和 VS^- 引脚连接到电源上。应尽可能靠近器件，将每个电源引脚通过一个低电感的表面贴装陶瓷电容器 (容量约为 10nF) 进行去耦合。当使用过孔将旁路电容连接到接地平面时，应将过孔布局为寄生电感最小的形式。降低过孔电感的一种方法是使用多个过孔。对于宽带系统，建议每个电源引脚使用两个电容器。

为避免出现不良信号瞬变，请勿在存在大输入信号的情况下为 THS4535 上电。在应用中使用 ADC 时，为了避免损坏 ADC 输入，仔细规划系统上电时序至关重要。

8.4 布局

8.4.1 布局指南

8.4.1.1 电路板布局布线建议

与所有高速器件类似，可以通过精心设计电路板布局布线来实现出色的系统性能。DEM-FDA-DGK-EVM 用户指南提供了一个很好的高频布局技术示例作为参考。该 EVM 包含许多用于表征目的的额外元件和功能，可能不适用于某些应用。一般高速信号路径布局建议包括：

- 连续接地平面更适合用于具有匹配阻抗引线的信号路由，以实现更长的运行时间；不过，必须在电容敏感输入和输出器件引脚周围打开接地平面和电源平面。将信号发送到电阻器后，寄生电容会更多地导致带宽限制问题，而不是稳定性问题。
- 器件电源引脚的接地平面需要完好的高频去耦电容器 ($0.1\mu\text{F}$)。另外还需要容值更大的电容 ($2.2\mu\text{F}$)，但可以将其放置在离器件电源引脚更远的位置并在器件之间共享。为获得良好的高频去耦效果，请考虑使用 X2Y 电源去耦电容器，以提供比标准电容器高得多的自谐振频率。
- 任何可感知距离上的差分信号路由必须使用具有匹配阻抗引线的微带布局技术。
- 输入求和点对寄生电容非常敏感。任何 R_G 元件必须以尽可能短的走线连接到电阻器靠近器件引脚端的求和节点。如果需要连接到源或 GND，则 R_G 元件的另一侧可能具有更大的布线长度。

8.4.2 布局示例




图 8-8. 建议的代表性布局示意图




图 8-9. 布局建议 (DGK 封装)

9 器件和文档支持

9.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.2 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.5 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (June 2025) to Revision A (December 2025) Page

• 将数据表状态从 <i>预告信息</i> 更改为 <i>量产数据</i>	1
---	---

日期	修订版本	注释
June 2025	*	初始发行版

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
THS4535DGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	4535
THS4535RUNR	Active	Production	QFN (RUN) 10	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	4535

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
THS4535DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
THS4535RUNR	QFN	RUN	10	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
THS4535DGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
THS4535RUNR	QFN	RUN	10	3000	210.0	185.0	35.0


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT


DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


RUN 10

WQFN - 0.8 mm max height




2 X 2, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4228249/A



4220470/A 05/2020

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


RUN0010A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



SOLDER MASK DETAILS

4220470/A 05/2020

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

RUN0010A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

4220470/A 05/2020

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月