

## TCA9848 支持 1MHz 的超低电压 8 通道 I<sup>2</sup>C 开关

### 1 特性

- 1 至 8 路双向转换开关，可实现低至 0.65V 的超低电压转换
- 与 I<sup>2</sup>C 总线和 SMBus 兼容
- 低电平有效复位输入
- 2 个地址引脚，I<sup>2</sup>C 总线最多支持 16 个 TCA9848 器件
- 通过 I<sup>2</sup>C 总线进行通道选择，可任意组合
- 加电时所有开关通道取消选定
- 低 R<sub>ON</sub> 开关
- 支持在 0.65V、0.8V、1.2V、1.8V、2.5V 和 3.3V 间进行电压电平转换
- 加电时无干扰
- 支持热插入
- 低待机电流
- 工作电源电压范围为 1.65V 至 3.6V
- 3.6V 耐压输入
- 0 至 1MHz 时钟频率
- 闩锁性能超过 100mA，符合 JESD 78 II 类规范的要求
- ESD 保护性能超过 JESD 22 规范要求
  - ±2000V 人体放电模型 (A114-A)
  - ±500V 充电器件模型 (C101)

### 2 应用

- 服务器
- 路由器 ( 电信交换设备 )
- 工厂自动化
- 具有 I<sup>2</sup>C 目标地址冲突 ( 例如，多个完全一样的温度传感器 ) 的产品

### 3 说明

TCA9848 器件配有八个可通过 I<sup>2</sup>C 总线控制的双向转换开关。SCL/SDA 上行对扩展到八个下行对，或者通道。根据可编程控制寄存器的内容，可选择任一单独 SCn/SDn 通道或者通道组合。这些下游通道可用于解决 I<sup>2</sup>C 目标地址冲突。例如，如果应用中需要八个完全相同的数字温度传感器，则每个通道 (0-7) 可以连接一个传感器。

发生超时或其他不当操作时，系统控制器可通过将 **RESET** 输入置为低电平来复位 TCA9848。同样，上电复位即可取消选中所有通道并初始化 I<sup>2</sup>C/SMBus 状态机。将 **RESET** 置为有效也可实现复位和初始化，并且无需将部件断电。这样可以在下游 I<sup>2</sup>C 总线之一卡在低电平状态时进行恢复。


由于在开关上有导通栅极，因此可使用 VDD1/VDD2 引脚来限制 TCA9848 传递的最大高电压。限制最大高电压后，可以在每个对上使用不同的总线电压，从而让 0.65V、0.8V、1.2V 或 1.8V 器件能够在没有任何额外保护的情况下与 3.3V 器件通信。对于每个通道，外部上拉电阻器将总线电压上拉至所需的电压水平。所有 I/O 引脚可耐受 3.6V 电压。

#### 封装信息

器件型号	封装 (1)	封装尺寸(2)
TCA9848	PW ( TSSOP , 24 )	7.8mm × 6.4mm
	RGE ( VQFN , 24 )	4mm × 4mm

(1) 有关更多信息，请参阅节 11。

(2) 封装尺寸 ( 长 × 宽 ) 为标称值，并包括引脚 ( 如适用 )。



简化版应用示意图



## 内容

<b>1 特性</b> .....	1	7.4 器件功能模式.....	14
<b>2 应用</b> .....	1	7.5 编程.....	14
<b>3 说明</b> .....	1	<b>8 应用和实施</b> .....	21
<b>4 引脚配置和功能</b> .....	3	8.1 应用信息.....	21
<b>5 规格</b> .....	5	8.2 典型应用.....	21
5.1 绝对最大额定值.....	5	8.3 电源相关建议.....	23
5.2 ESD 等级.....	5	8.4 布局.....	25
5.3 建议运行条件.....	5	<b>9 器件和文档支持</b> .....	26
5.4 热性能信息.....	6	9.1 文档支持.....	26
5.5 电气特性 ( 全局 ).....	7	9.2 接收文档更新通知.....	26
5.6 I <sup>2</sup> C 接口时序要求.....	7	9.3 支持资源.....	26
5.7 复位时序要求.....	9	9.4 商标.....	26
5.8 开关特性.....	9	9.5 静电放电警告.....	26
<b>6 参数测量信息</b> .....	10	9.6 术语表.....	26
<b>7 详细说明</b> .....	12	<b>10 修订历史记录</b> .....	26
7.1 概述.....	12	<b>11 机械、封装和可订购信息</b> .....	26
7.2 功能方框图.....	13	11.1 卷带包装信息.....	27
7.3 特性说明.....	14	11.2 机械数据.....	29

## 4 引脚配置和功能




图 4-1. PW 封装, 24 引脚 TSSOP (俯视图)




图 4-2. RGE 封装, 24 引脚 VQFN (俯视图)

表 4-1. 引脚功能

引脚			类型 <sup>(1)</sup>	说明
名称	TSSOP, (PW)	VQFN (RGE)		
A0	2	23	I	地址输入 0。直接连接至 V <sub>DD2</sub> 或接地
A1	21	18	I	地址输入 1。直接连接至 V <sub>DD2</sub> 或接地
VDD1	1	22	电源	逻辑电平电源 (VCC)
VDD2	24	21	电源	内核逻辑电源 (VCC)
RESET	3	24	I	低电平有效复位输入。通过一个上拉电阻器 (如果未使用) 连接到 V <sub>DD2</sub> 或 V <sub>DPUM</sub> <sup>(2)</sup>
SD0	4	1	I/O	串行数据 0。通过一个上拉电阻器连接到 V <sub>DPU0</sub> <sup>(2)</sup>
SC0	5	2	I/O	串行时钟 0。通过一个上拉电阻器连接到 V <sub>DPU0</sub> <sup>(2)</sup>
SD1	6	3	I/O	串行数据 1。通过一个上拉电阻器连接到 V <sub>DPU1</sub> <sup>(2)</sup>
SC1	7	4	I/O	串行时钟 1。通过一个上拉电阻器连接到 V <sub>DPU1</sub> <sup>(2)</sup>
SD2	8	5	I/O	串行数据 2。通过一个上拉电阻器连接到 V <sub>DPU2</sub> <sup>(2)</sup>
SC2	9	6	I/O	串行时钟 2。通过一个上拉电阻器连接到 V <sub>DPU2</sub> <sup>(2)</sup>
SD3	10	7	I/O	串行数据 3。通过一个上拉电阻器连接到 V <sub>DPU3</sub> <sup>(2)</sup>
SC3	11	8	I/O	串行时钟 3。通过一个上拉电阻器连接到 V <sub>DPU3</sub> <sup>(2)</sup>
SD4	13	10	I/O	串行数据 4。通过一个上拉电阻器连接到 V <sub>DPU4</sub> <sup>(2)</sup>
SC4	14	11	I/O	串行时钟 4。通过一个上拉电阻器连接到 V <sub>DPU4</sub> <sup>(2)</sup>
SD5	15	12	I/O	串行数据 5。通过一个上拉电阻器连接到 V <sub>DPU5</sub> <sup>(2)</sup>
SC5	16	13	I/O	串行时钟 5。通过一个上拉电阻器连接到 V <sub>DPU5</sub> <sup>(2)</sup>
SD6	17	14	I/O	串行数据 6。通过一个上拉电阻器连接到 V <sub>DPU6</sub> <sup>(2)</sup>
SC6	18	15	I/O	串行时钟 6。通过一个上拉电阻器连接到 V <sub>DPU6</sub> <sup>(2)</sup>
SD7	19	16	I/O	串行数据 7。通过一个上拉电阻器连接到 V <sub>DPU7</sub> <sup>(2)</sup>
SC7	20	17	I/O	串行时钟 7。通过一个上拉电阻器连接到 V <sub>DPU7</sub> <sup>(2)</sup>
SCL	22	19	I/O	串行时钟总线。通过上拉电阻器连接至 V <sub>DPUM</sub> <sup>(2)</sup>

表 4-1. 引脚功能 (续)

引脚			类型 <sup>(1)</sup>	说明
名称	TSSOP, (PW)	VQFN (RGE)		
SDA	23	20	I/O	串行数据总线。通过上拉电阻器连接至 $V_{DPUM}$ <sup>(2)</sup>
GND	12	9	—	电源接地

(1) I = 输入, O = 输出

(2)  $V_{DPUX}$  是相关数据线的上拉参考电压。 $V_{DPUM}$  是控制器 I<sup>2</sup>C 参考电压, 而  $V_{DPU0}$  -  $V_{DPU7}$  是目标通道参考电压。

## 5 规格

### 5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）<sup>(1)</sup>

		最小值	最大值	单位
V <sub>CC</sub>	电源电压	-0.5	4	V
V <sub>I</sub>	输入电压 <sup>(2)</sup>	-0.5	4	V
I <sub>I</sub>	输入电流	-20	20	mA
I <sub>O</sub>	输出电流	-25	25	mA
I <sub>CC</sub>	电源电流	-100	100	mA
T <sub>amb</sub>	环境温度	-40	125	°C
T <sub>stg</sub>	贮存温度	-65	150	°C

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 如果遵守输入和输出电流额定值，会超过输入负电压和输出电压额定值。

### 5.2 ESD 等级

		值	单位
V <sub>(ESD)</sub>	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 <sup>(1)</sup>	±2000
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 <sup>(2)</sup>	±500

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

### 5.3 建议运行条件

T<sub>amb</sub> = -40°C 至 125°C；除非另有说明

			最小值	典型值	最大值	单位
VDD1	电源电压 1		0.65		3.6	V
VDD2	电源电压 2		1.65		3.6	V
IDD (VDD2)	VDD2 上的电源电流	VDD1 = 3.6；VDD2 = 3.6；SC0-7 和 SD0-7 未连接；RESET = VDD1；A0=A1=SCL；连续寄存器读取/写入				
IDD (VDD2)	VDD2 上的电源电流	SCL = 0kHz		5	12	μA
IDD (VDD2)	VDD2 上的电源电流	SCL = 100kHz		8	20	μA
IDD (VDD2)	VDD2 上的电源电流	SCL = 1000kHz		65	150	μA
IDD (VDD1)	VDD1 上的电源电流	VDD1 = 3.6；VDD2 = 3.6；SC0-7 和 SD0-7 未连接；RESET = VDD1；A0=A1=SCL；连续寄存器读取/写入				
		SCL = 0kHz	-5	-2	+2	μA
		SCL = 100kHz		5	15	μA
		SCL = 1000kHz		45	100	μA
VPOR	上电复位电压			1.2	1.5	V
T <sub>A</sub>	自然通风条件下的工作温度		-40		125	°C

## 5.4 热性能信息

热指标 <sup>(1)</sup>		TCA984x		单位
		PW (TSSOP)	RGE(VQFN)	
		24 引脚	24 引脚	
$R_{\theta JA}$	结至环境热阻	待定	待定	°C/W
$R_{\theta JC(top)}$	结至外壳 ( 顶部 ) 热阻	待定	待定	°C/W
$R_{\theta JB}$	结至电路板热阻	待定	待定	°C/W
$\Psi_{JT}$	结至顶部特征参数	待定	待定	°C/W
$\Psi_{JB}$	结至电路板特征参数	待定	待定	°C/W
$R_{\theta JC(bot)}$	结至外壳 ( 底部 ) 热阻	待定	待定	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

## 5.5 电气特性 (全局)

T<sub>A</sub> = 25°C (除非另有说明)

参数		测试条件	T <sub>A</sub>	最小值	典型值	最大值	单位
<b>建议的电源时序和斜升速率</b>							
(dV/dt) <sub>f</sub>	电压变化的下降速率		-40°C 至 +125°C	0.1		2000	ms
(dV/dt) <sub>r</sub>	电压变化的上升速率		-40°C 至 +125°C	0.1		2000	ms
t <sub>d(rst)</sub>	复位延时时间		-40°C 至 +125°C	10			us
ΔV <sub>DD(g)</sub>	干扰电源电压差		-40°C 至 +125°C			1	V
t <sub>w(g)VDD</sub>	电源电压干扰脉冲宽度		-40°C 至 +125°C			10	us
V <sub>POR(trip)</sub>	上电复位跳变电压	VDD2 下降	-40°C 至 +125°C	0.7			V
		VDD2 上升	-40°C 至 +125°C			1.5	V
<b>SCL/SDA</b>							
V <sub>IH</sub>	逻辑电压高电平		-40°C 至 +125°C	0.7V <sub>DD1</sub>		3.6	V
V <sub>IL</sub>	逻辑电压低电平		-40°C 至 +125°C	-0.5	+0.3V <sub>D1</sub>		V
I <sub>OL</sub>	低电平输出电流	V <sub>OL</sub> = 0.4V	-40°C 至 +125°C	20			mA
I <sub>IL</sub>	输入漏电流	V <sub>I</sub> = VDD 或 0	-40°C 至 +125°C	-1		1	uA
C <sub>IN</sub>	逻辑输入电容	V <sub>I</sub> = VSS ; 所有通道均已禁用	-40°C 至 +125°C		10	12	pF
<b>SEL 输入 : A0-A1 , RESET</b>							
V <sub>IH</sub>	逻辑电压高电平		-40°C 至 +125°C	0.7V <sub>DD1</sub>		3.6	V
V <sub>IL</sub>	逻辑电压低电平		-40°C 至 +125°C	-0.5	+0.3V <sub>D1</sub>		V
I <sub>IL</sub>	输入漏电流	V <sub>I</sub> = VDD 或 0	-40°C 至 +125°C	-1		1	μA
C <sub>IN</sub>	逻辑输入电容	V <sub>I</sub> = VSS ; 所有通道均已禁用	-40°C 至 +125°C		2	4	pF
<b>导通栅极漏</b>							
R <sub>ON</sub>	ON 状态电阻	VDD1 = 0.8V ; VDD2 ≥ 1.65V ; Vi(sw) = 0.16V ; IO = 3mA	-40°C 至 +125°C		10	24	Ω
		VDD1 = 0.65V ; VDD2 ≥ 1.65V ; Vi(sw) = 0.16V ; IO = 3mA	-40°C 至 +125°C		10	24	Ω
		VDD1 = 1.2V ; VDD2 ≥ 1.8V ; Vi(sw) = 0.24V ; IO = 6mA	-40°C 至 +125°C		7	18	Ω
		VDD1 > 2V ; VDD2 ≥ 2.5V ; Vi(sw) = 0.4V ; IO = 20mA	-40°C 至 +125°C		5	12	Ω
I <sub>o(sw)</sub>	开关输出电流	VDD2 = 1.65V 至 3.6V ; Vi(sw) = VDD1 至 3.6V ; Vo(sw) = VDD1 至 3.6V	-40°C 至 +125°C	0		100	μA
I <sub>L</sub>	漏电流	V <sub>I</sub> = VDD 或 GND	-40°C 至 +125°C	-1		+1.5	μA
COFF	输入/输出电容	V <sub>I</sub> = GND ; 所有开关均已禁用	-40°C 至 +125°C		3	5	pF

## 5.6 I<sup>2</sup>C 接口时序要求

在自然通风条件下的建议工作温度范围内测得 (除非另有说明) (请参阅 图 6-1)

		最小值	最大值	单位
<b>标准模式</b>				
f <sub>scl</sub>	I <sup>2</sup> C 时钟频率	0	100	kHz
t <sub>sch</sub>	I <sup>2</sup> C 时钟高电平时间	4		μs
t <sub>scl</sub>	I <sup>2</sup> C 时钟低电平时间	4.7		μs

## 5.6 I<sup>2</sup>C 接口时序要求 (续)

在自然通风条件下的建议工作温度范围内测得 (除非另有说明) (请参阅图 6-1)

		最小值	最大值	单位	
t <sub>sp</sub>	I <sup>2</sup> C 尖峰时间	50		ns	
t <sub>sds</sub>	I <sup>2</sup> C 串行数据设置时间	250		ns	
t <sub>sdh</sub>	I <sup>2</sup> C 串行数据保持时间	0 <sup>(1)</sup>		μs	
t <sub>icr</sub>	I <sup>2</sup> C 输入上升时间		1000	ns	
t <sub>icf</sub>	I <sup>2</sup> C 输入下降时间		300	ns	
t <sub>ocf</sub>	I <sup>2</sup> C 输出 (SDn) 下降时间 (10pF 至 400pF 总线)		300	ns	
t <sub>buf</sub>	停止和启动之间的 I <sup>2</sup> C 总线空闲时间	4.7		μs	
t <sub>sts</sub>	I <sup>2</sup> C 启动或重复启动条件设置	4.7		μs	
t <sub>sth</sub>	I <sup>2</sup> C 启动或重复启动条件保持	4		μs	
t <sub>sps</sub>	I <sup>2</sup> C 停止条件设置	4		μs	
t <sub>vdL(Data)</sub>	有效数据时间 (高电平到低电平) <sup>(2)</sup>	SCL 低电平到 SDA 输出低电平有效	1	μs	
t <sub>vdH(Data)</sub>	有效数据时间 (低电平到高电平) <sup>(2)</sup>	SCL 低电平到 SDA 输出高电平有效	0.6	μs	
t <sub>vd(ack)</sub>	ACK 条件的有效数据时间	从 SCL 低电平到 SDA 输出低电平的 ACK 信号	1	μs	
C <sub>b</sub>	I <sup>2</sup> C 总线容性负载		400	pF	
<b>快速模式</b>					
f <sub>scl</sub>	I <sup>2</sup> C 时钟频率	0	400	kHz	
t <sub>sch</sub>	I <sup>2</sup> C 时钟高电平时间	0.6		μs	
t <sub>scl</sub>	I <sup>2</sup> C 时钟低电平时间	1.3		μs	
t <sub>sp</sub>	I <sup>2</sup> C 尖峰时间	50		ns	
t <sub>sds</sub>	I <sup>2</sup> C 串行数据设置时间	100		ns	
t <sub>sdh</sub>	I <sup>2</sup> C 串行数据保持时间	0 <sup>(1)</sup>		μs	
t <sub>icr</sub>	I <sup>2</sup> C 输入上升时间	20 + 0.1C <sub>b</sub> <sup>(3)</sup>	300	ns	
t <sub>icf</sub>	I <sup>2</sup> C 输入下降时间	20 + 0.1C <sub>b</sub> <sup>(3)</sup>	300	ns	
t <sub>ocf</sub>	I <sup>2</sup> C 输出 (SDn) 下降时间 (10pF 至 400pF 总线)	20 + 0.1C <sub>b</sub> <sup>(3)</sup>	300	ns	
t <sub>buf</sub>	停止和启动之间的 I <sup>2</sup> C 总线空闲时间	1.3		μs	
t <sub>sts</sub>	I <sup>2</sup> C 启动或重复启动条件设置	0.6		μs	
t <sub>sth</sub>	I <sup>2</sup> C 启动或重复启动条件保持	0.6		μs	
t <sub>sps</sub>	I <sup>2</sup> C 停止条件设置	0.6		μs	
t <sub>vdL(Data)</sub>	有效数据时间 (高电平到低电平) <sup>(2)</sup>	SCL 低电平到 SDA 输出低电平有效	1	μs	
t <sub>vdH(Data)</sub>	有效数据时间 (低电平到高电平) <sup>(2)</sup>	SCL 低电平到 SDA 输出高电平有效	0.6	μs	
t <sub>vd(ack)</sub>	ACK 条件的有效数据时间	从 SCL 低电平到 SDA 输出低电平的 ACK 信号	1	μs	
C <sub>b</sub>	I <sup>2</sup> C 总线容性负载		400	pF	
<b>超快速模式</b>					
f <sub>scl</sub>	I <sup>2</sup> C 时钟频率	I <sup>2</sup> C 时钟频率	0	1000	kHz
t <sub>sch</sub>	I <sup>2</sup> C 时钟高电平时间	I <sup>2</sup> C 时钟高电平时间	0.26		μs
t <sub>scl</sub>	I <sup>2</sup> C 时钟低电平时间	I <sup>2</sup> C 时钟低电平时间	0.5		μs
t <sub>sp</sub>	I <sup>2</sup> C 尖峰时间	I <sup>2</sup> C 尖峰时间		50	ns
t <sub>sds</sub>	I <sup>2</sup> C 串行数据设置时间	I <sup>2</sup> C 串行数据设置时间	100		ns
t <sub>sdh</sub>	I <sup>2</sup> C 串行数据保持时间	I <sup>2</sup> C 串行数据保持时间	0 <sup>(1)</sup>		μs
t <sub>icr</sub>	I <sup>2</sup> C 输入上升时间	I <sup>2</sup> C 输入上升时间		120	ns
t <sub>icf</sub>	I <sup>2</sup> C 输入下降时间	I <sup>2</sup> C 输入下降时间	20 x (VDD / 5.5V) <sup>(3)</sup>	120	ns
t <sub>buf</sub>	停止和启动之间的 I <sup>2</sup> C 总线空闲时间	停止和启动之间的 I <sup>2</sup> C 总线空闲时间	0.5		μs
t <sub>sts</sub>	I <sup>2</sup> C 启动或重复启动条件设置	I <sup>2</sup> C 启动或重复启动条件设置	0.26		μs

## 5.6 I<sup>2</sup>C 接口时序要求 (续)

在自然通风条件下的建议工作温度范围内测得 (除非另有说明) (请参阅图 6-1)

参数		最小值	最大值	单位
t <sub>sth</sub>	I <sup>2</sup> C 启动或重复启动条件保持	I <sup>2</sup> C 启动或重复启动条件保持	0.26	μs
t <sub>sps</sub>	I <sup>2</sup> C 停止条件设置	I <sup>2</sup> C 停止条件设置	0.6	μs
t <sub>vdL(Data)</sub>	有效数据时间 (高电平到低电平) <sup>(2)</sup>	SCL 低电平到 SDA 输出低电平有效	0.45	μs
t <sub>vdH(Data)</sub>	有效数据时间 (低电平到高电平) <sup>(2)</sup>	SCL 低电平到 SDA 输出高电平有效	0.45	μs
t <sub>vd(ack)</sub>	ACK 条件的有效数据时间	从 SCL 低电平到 SDA 输出低电平的 ACK 信号	0.45	μs
C <sub>b</sub>	I <sup>2</sup> C 总线容性负载	I <sup>2</sup> C 总线容性负载	550	pF

- (1) 器件必须在内部为 SDA 信号提供至少 300ns 的保持时间称为 SCL 信号的 V<sub>IH(min)</sub> 以桥接未定义的 SCL 下降沿区域。
- (2) 使用 1kΩ 上拉电阻器和 50pF 负载采集的数据
- (3) C<sub>b</sub> = 一条总线的总电容, 以 pF 为单位

## 5.7 复位时序要求

在自然通风条件下的建议运行温度范围内测得 (除非另有说明)

参数		最小值	最大值	单位
t <sub>wrs(L)</sub>	低电平复位时间	100		ns
t <sub>REC(STA)</sub>	从复位到启动的恢复时间	0		ns


## 5.8 开关特性

在自然通风条件下的建议工作温度范围内测得, C<sub>L</sub> ≤ 100pF (除非另有说明) (请参阅图 6-1)


参数		从 (输入)	至 (输出)	最小值	最大值	单位
t <sub>pd</sub> <sup>(1)</sup>	传播延迟时间	R <sub>ON</sub> = 20Ω, C <sub>L</sub> = 50pF	SDA 或 SCL	SDn 或 SCn	1	ns
t <sub>rst</sub> <sup>(2)</sup>	复位时间 (SDA 清除)	RESET	SDA	500		ns

- (1) 当由一个理想电压源 (零输出阻抗) 驱动时, 传播延迟是使用此开关态电阻典型值和额定负载电容计算得出的 RC 时间常数。
- (2) t<sub>rst</sub> 是从 RESET 引脚首次被置为低电平到 SDA 引脚被置为高电平 (表示停止条件) 这段时间所测量到的传播延迟。t<sub>rst</sub> 必须至少为 t<sub>wL</sub>。

## 6 参数测量信息



SDA LOAD CONFIGURATION





VOLTAGE WAVEFORMS

BYTE	DESCRIPTION
1	I <sup>2</sup> C address
2, 3	P-port data

- A.  $C_L$  包括探头和夹具电容。  
 B. 所有输入均由具有以下特性的发生器供电： $PRR \leq 10\text{ MHz}$ ， $Z_0 = 50\ \Omega$ ， $t_r/t_f \leq 30\text{ ns}$ 。  
 C. 并非所有参数和波形都适用于所有器件。

图 6-1. I<sup>2</sup>C 负载电路和电压波形



- A.  $C_L$  包括探头和夹具电容。
- B. 所有输入均由具有以下特性的发生器供电： $PRR \leq 10\text{MHz}$ ， $Z_O = 50\Omega$ ， $t_r/t_f \leq 30\text{ns}$ 。
- C. I/O 配置为输入。
- D. 并非所有参数和波形都适用于所有器件。

图 6-2. 复位负载电路和电压波形

## 7 详细说明

### 7.1 概述


TCA9848 是一款 8 通道双向转换 I<sup>2</sup>C 开关。控制器 SCL/SDA 的信号对会定向到目标器件的八个通道、即 SC0/SD0-SC7/SD7。可以选择任何单独的下行通道以及八个通道的任意组合。

该器件提供一个低电平有效复位输入，该输入可复位状态机，并允许 TCA9848 在其中一个下游 I<sup>2</sup>C 总线卡在低电平状态时恢复。也可以通过下电上电电源 V<sub>CC</sub> (也称为上电复位 (POR)) 来复位器件的状态机。复位功能和 POR 都将导致所有通道被取消选择。

I<sup>2</sup>C 数据路径的连接由同一个 I<sup>2</sup>C 控制器器件控制，该器件会被切换以与多个 I<sup>2</sup>C 目标进行通信。成功确认目标地址 (硬件可通过 A0 和 A1 引脚进行选择) 后，将对单个 8 位控制寄存器进行写入或读取操作，以确定所选通道。

TCA9848 还可用于电压转换，从而允许在每个 SCn/SDn 对上使用不同的总线电压，以使 0.65V、0.8V、1.2V 或 1.8V 器件可以与 3.3V 器件通信。此操作通过使用外部上拉电阻器实现，这些电阻器将总线上拉至控制器以及每个目标通道所需的电压水平。

## 7.2 功能方框图



ADVANCE INFORMATION

## 7.3 特性说明

TCA9848 是一款用于 I<sup>2</sup>C 总线的 8 通道双向转换开关，支持标准模式 (100kHz)、快速模式 (400kHz) 和快速模式增强版 (1MHz) 运行。TCA9848 采用使用 8 位控制寄存器的 I<sup>2</sup>C 控制。在该寄存器中，每位控制 I<sup>2</sup>C 数据流相应 8 个开关通道之一的启用和禁用。根据应用的不同，还可以使用 TCA9848 实现 I<sup>2</sup>C 总线的电压转换，以允许 0.65V、0.8V、1.2V 或 1.8V 器件与 3.3V 器件通信。此外，如果 I<sup>2</sup>C 总线上的通信进入故障状态，可使用  $\overline{\text{RESET}}$  引脚特性或上电复位（由于器件的下电上电而导致）对 TCA9848 进行复位以恢复正常运行。

## 7.4 器件功能模式

### 7.4.1 $\overline{\text{RESET}}$ 输入

$\overline{\text{RESET}}$  输入是一个低电平有效信号，可用于从总线故障状态中恢复。当此信号在最小持续时间  $t_{\text{WL}}$  内保持低电平时，TCA9848 会重置其寄存器和 I<sup>2</sup>C 状态机，并取消选择所有通道。复位输入必须通过上拉电阻器连接至  $V_{\text{CC}}$ 。

### 7.4.2 上电复位

给  $V_{\text{CC}}$  引脚加电时，内部上电复位会将 TCA9848 保持在复位条件，直到  $V_{\text{CC}}$  达到  $V_{\text{PORR}}$ 。此时，复位条件被释放，且 TCA9848 寄存器和 I<sup>2</sup>C 状态机被初始化为默认状态，全为零，从而导致所有通道被取消选中。此后，必须将  $V_{\text{CC}}$  降至  $V_{\text{PORF}}$  以下以复位器件。

## 7.5 编程

### 7.5.1 I<sup>2</sup>C 接口

TCA9848 具有一个标准双向 I<sup>2</sup>C 接口，该接口由控制器器件控制，以便配置或读取该器件的状态。I<sup>2</sup>C 总线上的每个目标器件都有一个特定的器件地址，以便区别于同一 I<sup>2</sup>C 总线上的其他目标器件。许多目标器件在启动时需要进行配置来设置器件行为。这通常在控制器访问具有唯一寄存器地址的目标器件的内部寄存器映射时完成。一个器件可以有一个或多个用于存储、写入或读取数据的寄存器。

物理 I<sup>2</sup>C 接口由串行时钟 (SCL) 和串行数据 (SDA) 线组成。SDA 和 SCL 线都必须通过上拉电阻器连接至  $V_{\text{CC}}$ 。上拉电阻器的阻值由 I<sup>2</sup>C 线上的电容值决定。（有关更多详细信息，请参阅 [I<sup>2</sup>C Bus 上拉电阻器计算](#) 应用手册。只有当总线处于空闲状态时，才能启动数据传输。如果在停止条件后，SDA 和 SCL 线都为高电平，则认为总线处于空闲状态（请参阅图 7-1 和图 7-2）。

以下是控制器访问目标器件的一般过程：

1. 如果控制器想要向目标器件发送数据：
  - 控制器/发送器发送一个 START 条件并对目标接收器进行寻址。
  - 控制器/发送器向目标接收器发送数据。
  - 控制器/发送器以 STOP 条件终止传输。
2. 如果控制器想要接收或读取目标器件的数据：
  - 控制器/接收器发送一个启动条件并对目标发送器进行寻址。
  - 控制器/接收器发送所请求的寄存器以支持读取目标发送器。
  - 控制器/接收器接收目标发送器的数据。

- 控制器/接收器以停止条件终止传输。




图 7-1. 启动和停止条件的定义




图 7-2. 位传输

### 7.5.2 器件地址

目标地址的最后一位定义了要执行的操作（读取或写入）。当它为高电平（1）时，选择读取操作；当它为低电平（0）时，选择写入操作。

表 7-1 展示了 TCA9848 地址参考。

表 7-1. 地址参考

输入		I <sup>2</sup> C 总线目标地址
A1	A0	
L	SCL	0xE0h (十六进制)
L	L	0xE2h (十六进制)
L	SDA	0xE4h (十六进制)
L :	H	0xE6h (十六进制)
H	SCL	0xE8h (十六进制)
H	L	0xEAh (十六进制)
H	SDA	0xECh (十六进制)
H	H	0xEEh (十六进制)
SCL	SCL	0xB0h (十六进制)

表 7-1. 地址参考 (续)

输入		I <sup>2</sup> C 总线目标地址
A1	A0	
SCL	L	0xB2h (十六进制)
SCL	SDA	0xB4h (十六进制)
SCL	H	0xB6h (十六进制)
SDA	SCL	0xB8h (十六进制)
SDA	L	0xBAh (十六进制)
SDA	SDA	0xBCh (十六进制)
SDA	1	0xBEh (十六进制)

### 7.5.3 总线事务

必须向目标器件发送并从目标器件接收的数据，而这一操作是通过读取或写入目标器件中的寄存器来实现的。

寄存器是目标内存中的存储位置，其中包含信息，无论是配置信息，还是需要发回给控制器的采样数据。控制器必须将信息写入此类寄存器，从而指示目标器件执行任务。

虽然 I<sup>2</sup>C 目标中通常有寄存器，但请注意，并非所有目标器件都有寄存器。有些设备很简单，只包含一个寄存器，可以通过在目标地址之后立即发送寄存器数据来直接写入寄存器，而不是对寄存器进行寻址。TCA9848 是通过 I<sup>2</sup>C 命令控制的单寄存器器件的示例。由于该器件需要 1 位来启用或禁用通道，因此只需要 1 个寄存器，并且控制器仅在目标地址之后写入寄存器数据，会跳过寄存器号。

#### 7.5.3.1 写入

要在 I<sup>2</sup>C 总线上进行写入，控制器在总线上发送一个启动条件，带有目标器件地址以及设置为 0 的最后一位 (R/W 位)，这表示一次写入。目标器件进行确认，告知控制器它已准备就绪。此后，控制器开始向目标发送控制寄存器数据，直到控制器发送完所有必要的的数据 (有时仅为一个字节)，控制器以停机条件终止传输。

发送的字节数没有限制，但发送的最后一个字节就是寄存器中的内容。

图 7-3 显示了向目标寄存器写入单个字节的示例。




图 7-3. 向寄存器写入

### 7.5.3.2 读取

从目标中读取与写入非常相似，但控制器会发送一个启动条件，后跟  $R/\bar{W}$  位设置为 1 的目标地址（表示一次读取）。器件确认读取请求，控制器释放 SDA 总线，但继续向目标提供时钟信号。在这一事务过程中，控制器成为控制器-接收器，目标成为目标-发送器。

控制器将继续发送时钟脉冲，但释放 SDA 线，以便目标器件可以发送数据。在每个数据字节结束时，控制器向目标器件发送一个 ACK，知会目标器件它已准备就绪，可接收更多数据。一旦控制器收到了其预期的字节数，它就会发送一个 NACK，向目标发送信号，停止通信并释放总线。控制器随后会发出一个停机条件。

图 7-4 显示了从目标寄存器读取单个字节的示例。




图 7-4. 从控制寄存器读取

### 7.5.4 控制寄存器

成功确认地址字节后，总线控制器发送一个存储在 TCA9848 中控制寄存器的命令字节（请参阅图 7-5）。可以通过 I<sup>2</sup>C 总线对该寄存器进行写入和读取。命令字节中的每个位对应一个 SCn/SDn 通道，并由高电平（或 1）选择该通道。可同时选择多个 SCn/SDn 通道。选择通道后，该通道在 I<sup>2</sup>C 总线上施加停止条件后变为有效状态。这可确保当通道激活时，所有 SCn/SDn 线路都处于高电平状态，从而在连接时不会产生错误条件。停止条件始终必须在确认周期之后立即发生。如果 TCA9848 接收到多个字节，则 TCA9848 能保存接收到的最后一个字节。




图 7-5. 控制寄存器

表 7-2 显示了 TCA9848 命令字节定义。

表 7-2. 命令字节定义

控制寄存器位								命令
B7	B6	B5	B4	B3	B2	B1	B0	
X	X	X	X	X	X	X	0	通道 0 已禁用
							1	通道 0 已启用
X	X	X	X	X	X	X	0	通道 1 已禁用
							1	通道 1 已启用
X	X	X	X	X	X	X	0	通道 2 已禁用
							1	通道 2 已启用
X	X	X	X	0	X	X	0	通道 3 已禁用
							1	通道 3 已启用
X	X	X	0	X	X	X	0	通道 4 已禁用
							1	通道 4 已启用
X	X	0	X	X	X	X	0	通道 5 已禁用
							1	通道 5 已启用
X	0	X	X	X	X	X	0	通道 6 已禁用
							1	通道 6 已启用
0	X	X	X	X	X	X	X	通道 7 已禁用
1							通道 7 已启用	
0	0	0	0	0	0	0	0	未选择通道, 上电/复位默认状态

### 7.5.5 RESET 输入

RESET 输入是一个低电平有效信号, 可用于从总线故障状态中恢复。当此信号在最小持续时间  $t_{WL}$  内保持低电平时, TCA9848 会重置其寄存器和 I<sup>2</sup>C 状态机, 并取消选择所有通道。复位输入必须通过上拉电阻器连接至 V<sub>CC</sub>。

### 7.5.6 上电复位

给 V<sub>DD</sub> 加电 (从 0V 开始) 时, 内部上电复位会将 TCA9848 保持在复位条件, 直到 V<sub>DD</sub> 达到 V<sub>POR</sub>。届时, 复位条件会被释放, 并且 TCA9848 寄存器和 I<sup>2</sup>C 状态机初始化为默认状态。之后, 必须将 V<sub>CC</sub> 降至 V<sub>POR</sub>, 然后恢复到工作电压以完成电源复位周期。

### 7.5.7 软件复位

软件复位调用提供了一种机制, 通过发送格式特定的 I<sup>2</sup>C 命令, 将 I<sup>2</sup>C 总线上的所有器件恢复到上电默认状态。在此项操作中, 假设 I<sup>2</sup>C 总线正常运行, 并且没有器件使总线保持在锁存或“死锁”状态。软件复位序列定义如下:

1. I<sup>2</sup>C 控制器发出启动条件。
2. 控制器发送保留的通用调用地址 ‘0000 000’, 并将 R/W 位设置为 0 (写入)。
3. 器件仅在检测到完整的通用调用地址 0000 0000 (00h) 时才会发出应答。如果 R/W 位设置为 1 (读取), 则不会生成应答。
4. 通用调用地址被应答后, 控制器发送一个值为 06h 的数据字节。
  - a. 器件仅在该数据字节等于 06h 时才会发出应答。
  - b. 如果数据字节不是 06h 或者传输了多个数据字节, 器件将不再应答。
  - c. 在接收到正确的字节并完成应答后, 控制器必须发出停机条件以完成软件复位序列。此时, 器件将寄存器复位为上电默认值, 并在所需的总线空闲时间之后为后续总线事务做好准备。
  - d. 如果发出重复启动条件而不是停机条件, 则不执行复位。
  - e. 在此序列的任何阶段, 如果器件未发出应答, 控制器应将其视为软件复位中止。在这种情况下, 器件不会启动任何寄存器复位。

### 7.5.8 器件 ID

器件 ID 是一个 24 位 ( 3 字节 ) 只读值，包含以下字段：

- 12 位：制造商标识符 ( 每个制造商具有唯一性，例如 TI )
- 9 位：器件型号 ( 由制造商分配 )
- 3 位：芯片版本 ( 由制造商分配 )

器件 ID 为硬接线并可通过以下步骤访问：

1. 发送启动命令。
2. 控制器在  $R/W = 0$  ( 写入 ) 的情况下发送保留的器件 ID I<sup>2</sup>C 地址 (1111 1000)。
3. 控制器发送目标器件地址，LSB 为“无关”。仅确认匹配的器件。
4. 发布重复启动条件。
  - a. 停机命令后跟启动命令会复位目标状态机，并且无法读取器件 ID。此外，若在执行停机命令或重启命令后立即访问另一个目标器件，将重置目标状态机，此时无法读取器件 ID。
5. 控制器发送保留的器件 ID I<sup>2</sup>C 地址 (1111 1001)，其中  $R/W = 1$  ( 读取 )。
6. 器件按以下顺序发送器件 ID：
  - a. 第一个字节 + 第二个字节的 4 个 MSB：制造商 ID 位 ( 12 位 )
  - b. 第二个字节的 4 个 LSB + 第三个字节的 5 个 MSB：器件标识 ( 9 位 )
  - c. 第三个字节的 3 个 LSB：芯片版本 ( 3 位 )
7. 控制器通过在最后一个字节后发送 NACK 来完成读取操作，同时重置器件的内部状态机，然后发出停机命令。

如果控制器在第三个字节之后发送了额外的确认信号，该器件将从第一个字节重新开始数据序列。






图 7-6. 器件 ID



If more than 3 bytes are read, the target device loops back to the first byte (manufacturer byte) and keeps sending data until the controller generates a 'no acknowledge'.

图 7-7. 器件 ID 序列

## 8 应用和实施

### 备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。


### 8.1 应用信息

TCA9848 的应用包含一个 I<sup>2</sup>C ( 或 SMBus ) 控制器器件最多和八个 I<sup>2</sup>C 目标器件。下游通道用于解决 I<sup>2</sup>C 目标地址冲突。例如，如果应用中需要八个完全相同的数字温度传感器，则每个通道 (0-7) 可以连接一个传感器。当读取特定位置的温度时，可以启用相应的通道并关闭所有其他通道，可以检索数据，并且 I<sup>2</sup>C 控制器可以继续运行并读取下一个通道。

在 I<sup>2</sup>C 总线包含很多不会导致 I<sup>2</sup>C 目标地址冲突的其他目标器件的应用中，这些目标器件可以连接到任何所需的通道，以便将总线总电容分配到多个通道上。如果同时启用多个开关，则必须考虑额外的设计要求 ( 请参阅 [设计](#) 要求部分和 [详细的设计过程](#) 部分 )。

### 8.2 典型应用

图 8-1 展示了可以使用 TCA9848 的应用。



所示引脚编号适用于 PW 封装。

图 8-1. 典型应用原理图

### 8.2.1 设计要求

TCA9848 的典型应用包含一个或多个数据上拉电压， $V_{DPUX}$ ，其中一个用于控制器器件 ( $V_{DPUM}$ )，其余每个可用于任一可选目标通道 ( $V_{DPU0} - V_{DPU7}$ )。如果控制器器件和所有目标器件都在相同的电压下运行，则  $V_{DPUM} = V_{DPUX} = V_{CC}$ 。在需要电压转换的应用中，必须考虑额外的设计要求以确定适当的  $V_{CC}$  电压。

A0、A1 引脚可通过选择硬件来控制 TCA9848 的目标地址。这些引脚可在应用中直接连接到 GND 或  $V_{CC}$ 。

如果在应用中同时激活多个目标通道，则控制器侧从 SCL/SDA 到 GND 的总  $I_{OL}$  是流经所有上拉电阻器  $R_p$  的电流之和。

TCA9848 的导通栅极晶体管的构造使得  $V_{CC}$  电压可用于限制从一条 I<sup>2</sup>C 总线传递到另一条总线的最大电压。

为了使 TCA9848 充当电压转换器， $V_{pass}$  电压必须等于或低于最低总线电压。

#### 8.2.1.1 电压转换要求

上游总线电压或控制器上拉电阻电压 $V_{DPUC}$	TCA98xx VDD1 的供电电压	通道导通晶体管钳位电压	TCA98xx VDD2 的供电电压	最低下行总线电压 $V_{DPUX}$	注释
0.65	0.65	0.65	1.65-3.6	0.65-3.6	OK
1.8-3.6	0.65	0.65	1.65-3.6	0.65	OK
1.8	1.8	1.8	1.8-3.6	1.8-3.6	OK
2.5	2.5	1.8	1.8	1.8	OK
2.5	2.5	2.5	2.3-3.6	2.3-3.6	OK
3.6	3.6	1.8	1.8	1.8	OK
3.6	3.6	2.5	2.5	2.5	OK
3.6	3.6	3.6	3.6	3.6	OK
1.8	1.8	1.8	1.8	0.65	不正常
2.5	2.5	1.8	1.8	0.65	不正常
3.6	3.6	1.8	1.8	0.65	不正常

上行总线和下行总线之间没有缓冲能力。该晶体管仅是一个传导晶体管，在这些总线段之间起着多路复用器和串联电阻的作用

#### 8.2.2 详细设计过程

当所有目标被分配给适当的目标通道并确定总线电压后，需要为每个总线选择适当的上拉电阻器  $R_p$ 。最小上拉电阻是  $V_{DPUX}$ 、 $V_{OL(max)}$  和  $I_{OL}$  的函数，如方程式 1 所示：

$$R_{p(min)} = \frac{V_{DPUX} - V_{OL(max)}}{I_{OL}} \quad (1)$$

最大上拉电阻是最大上升时间  $t_r$  (对于  $f_{SCL} = 400kHz$  的快速模式运行，该时间为 300ns) 和总线电容  $C_b$  的函数，如方程式 2 所示：

$$R_{p(max)} = \frac{t_r}{0.8473 \times C_b} \quad (2)$$

对于快速模式运行，I<sup>2</sup>C 总线的最大总线电容不得超过 400pF。可以通过将 TCA9848 的电容 ( $C_{io(OFF)}$ )、电线/连接/布线的电容，以及给定通道上的每个目标的电容相加，估算出总线电容。如果同时激活多个通道，则所有通道上的每个目标都会对总线的总电容产生影响。


### 8.3 电源相关建议

TCA9848 的 VDD1 工作电源电压范围为 0.65V 至 3.6V，VDD2 的工作电源电压范围为 1.65V 至 3.6V。每当 TCA9848 通电时，TCA9848 都会执行上电复位。请确保电源上电顺序符合以下上电复位要求。必须遵循上电复位要求，以确保 I<sup>2</sup>C 总线逻辑被正确初始化。

#### 8.3.1 上电复位要求

如果发生干扰或数据损坏，可以使用上电复位功能将 TCA9848 复位为默认状态。上电复位要求器件经过下电上电后才能完全复位。当器件在应用中首次上电时，也会发生此复位。

上电复位如 图 8-2 所示。



V<sub>CC</sub> 被降低至低于 POR 阈值，然后重新上升至 V<sub>CC</sub>

图 8-2. 上电复位波形

表 8-1 指定了 TCA9848 上电复位功能在进行两种类型的上电复位时的性能。

表 8-1. 建议的电源时序和斜坡速率

参数 <sup>(1)</sup>		最小值	最大值	单位
V <sub>CC_FT</sub>	下降时间	0.1	2000	ms
V <sub>CC_RT</sub>	上升时间	0.1	2000	ms
V <sub>CC_TRR</sub>	重新上升的时间 (当 V <sub>CC</sub> 下降至 V <sub>PORF(min)N</sub> - 50mV 时或 V <sub>CC</sub> 下降至 GND 时)	10		μs
V <sub>CC_GH</sub>	当 V <sub>CC_GW</sub> = 1μs 时，V <sub>CC</sub> 可能会受到干扰但不会导致功能中断的电平		1	V
V <sub>CC_GW</sub>	当 V <sub>CC_GH</sub> = 0.5 × V <sub>CC</sub> 时，不会导致功能中断的干扰宽度		10	μs

(1) 所有电源时序和斜升速率值均在 T<sub>A</sub> = 25°C 时测得

电源中的干扰也会影响此器件的上电复位性能。干扰宽度 (V<sub>CC\_GW</sub>) 和高度 (V<sub>CC\_GH</sub>) 相互依赖。旁路电容、源阻抗和器件阻抗是影响上电复位性能的因素。图 8-3 和 表 8-1 提供了有关如何测量这些规格的更多信息。




图 8-3. 干扰宽度和干扰高度

$V_{POR}$  对上电复位至关重要。达到  $V_{POR}$  这一电压电平时，系统会释放复位条件，并将所有寄存器和 I<sup>2</sup>C/SMBus 状态机初始化为默认状态。 $V_{POR}$  的值可能不同，具体取决于  $V_{CC}$  是下降至 0 还是从 0 开始上升。图 8-4 和表 8-1 提供了有关此规格的更多详细信息。




图 8-4.  $V_{POR}$

## 8.4 布局

### 8.4.1 布局指南

对于 TCA9848 的 PCB 布局，必须遵循常见的 PCB 布局实践，但与高速数据传输相关的其他问题（例如匹配阻抗和差分对）对 I<sup>2</sup>C 信号速度而言不是问题。在电路板的内层设置专用接地平面是很常见的做法，而接地引脚必须通过宽多边形填充和多个过孔，形成通向接地平面的低阻抗路径。旁路电容器和去耦电容器通常用于控制 VCC 引脚上的电压，使用较大的电容器可在发生短暂电源干扰时提供额外电能，使用较小的电容器则能滤除高频纹波。

在不需要电压转换的应用中，所有 V<sub>DPUX</sub> 电压和 V<sub>CC</sub> 都可以处于相同的电位，并且一个铜平面可以将所有上拉电阻器连接到适当的基准电压。在需要电压转换的应用中，V<sub>DPU0</sub> 和 V<sub>DPU0</sub> - V<sub>DPU7</sub> 都可以位于电路板的同一层，并使用分离平面来隔离不同的电压电位。

为了降低 PCB 寄生效应增加的总 I<sup>2</sup>C 总线电容，数据线（SC<sub>n</sub> 和 SD<sub>n</sub>）必须尽可能短，并且还必须尽可能减小布线宽度（例如 5-10mil，具体取决于覆铜重量）。

### 8.4.2 布局示例




图 8-5. 布局原理图

## 9 器件和文档支持

### 9.1 文档支持

#### 9.1.1 相关文档

如要查看相关文件，请参阅以下内容：

- 德州仪器 (TI)，[I2C 总线上拉电阻器计算应用手册](#)
- 德州仪器 (TI)，[使用中继电器时 I2C 总线的最大时钟频率应用手册](#)
- 德州仪器 (TI)，[了解 I2C 总线应用手册](#)
- 德州仪器 (TI)，[为新设计挑选合适的 I2C 器件应用手册](#)
- 德州仪器 (TI)，[TCA9548AEVM 用户指南](#)

### 9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

### 9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

### 9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

### 9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。


## 10 修订历史记录

日期	修订版本	注释
April 2026	*	初始发行版


## 11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

### 11.1 卷带包装信息




#### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




器件	封装类型	封装图	引脚	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 象限
TCA9848PWR	TSSOP	PW	24	3000	330	16.4	6.95	8.30	1.60	8	16	Q1
TCA9848RGER	VQFN	RGE	24	3000	330	12.4	4.25	4.25	1.15	8	12	Q2


## TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
TCA9848PWR	TSSOP	PW	24	3000	346	346	33
TCA9848RGER	VQFN	RGE	24	3000	353	353	32

11.2 机械数据

**PW0024A**  **PACKAGE OUTLINE**  
**TSSOP - 1.2 mm max height**  
 SMALL OUTLINE PACKAGE



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.


**EXAMPLE BOARD LAYOUT**

**PW0024A**

**TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE

ADVANCE INFORMATION



NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

## EXAMPLE STENCIL DESIGN

**PW0024A**

**TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


**ADVANCE INFORMATION**

**PACKAGE OUTLINE**

**VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK- NO LEAD

**RGE0024C**




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

**EXAMPLE BOARD LAYOUT**  
**VQFN - 1 mm max height**

**RGE0024C**

PLASTIC QUAD FLATPACK- NO LEAD



NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
- Solder mask tolerances between and around signal pads can vary based on board fabrication site.

**EXAMPLE STENCIL DESIGN**

**VQFN - 1 mm max height**

**RGE0024C**

PLASTIC QUAD FLATPACK- NO LEAD



NOTES: (continued)

- 6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations..

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">PTCA9848PWR</a>	Active	Preproduction	TSSOP (PW)   24	3000   LARGE T&R	-	Call TI	Call TI	-40 to 125	

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.




# EXAMPLE BOARD LAYOUT


PW0024A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



SOLDER MASK DETAILS

4220208/A 02/2017

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0024A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220208/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月