

TAA5242 具有 119dB 动态范围的硬件控制高性能立体声音频 ADC

1 特性

- 立体声高性能音频 ADC
 - 性能：
 - 线路/麦克风差分输入动态范围：119dB
 - 差分输入 THD + N : -98dB
 - 输入电压：
 - 差分 $2V_{RMS}$ 满量程输入
 - 单端 $1V_{RMS}$ 满量程输入
 - 采样速率 (f_S) = 8kHz 至 192kHz
- 主要特性
 - 引脚或硬件控制
 - 音频串行接口
 - 格式：TDM、I²S 或左对齐 (LJ)
 - 总线控制器和目标模式
 - TDM 模式下的菊花链
 - 字长：可选择 24 位或 32 位
 - 具有可选截止频率的数字 HPF：
 - 1Hz 或 12Hz (48kHz 采样速率)
 - 引脚可选数字抽取滤波器选项：
 - 线性相位
 - 低延迟
 - 集成 PLL 和麦克风偏置
 - 自动时钟检测
 - 自动采样速率检测
 - 发生时钟错误时中断输出
 - 单电源运行 AVDD : 1.8V 或 3.3V
 - I/O 电源运行 : 1.8V 或 3.3V
 - 温度等级 1 : -40°C ≤ T_A ≤ +125°C

2 应用

- 视频会议系统
- IP 网络摄像机
- IP 电话
- 智能扬声器
- 专业麦克风和无线系统

3 说明


TAA5242 是具有 $2V_{RMS}$ 差分输入和 119dB 动态范围的高性能 立体声音频 ADC。TAA5242 支持差分和单端线路/麦克风输入信号，具有交流或直流耦合配置选项。TAA5242 集成了低抖动锁相环 (PLL)、可通过引脚选择截止频率的数字高通滤波器 (HPF)，并可实现高达 192kHz 的采样速率。TAA5242 支持时分多路复用 (TDM)、I²S 或左平衡 (LJ) 音频格式，并可通过引脚或硬件控制进行控制。这些集成的高性能特性、引脚控制以及单电源运行，使 TAA5242 特别适用于空间受限的音频应用。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值) ⁽²⁾
TAA5242	VQFN (24)	4mm x 4mm，间距为 0.5mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

(2) 封装尺寸 (长 x 宽) 为标称值，并包括引脚 (如适用)。



简化版方框图



本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本 (控制文档)。

内容

1 特性	1	6.3 特性说明	13
2 应用	1	6.4 器件功能模式	30
3 说明	1	7 应用和实施	31
4 引脚配置和功能	3	7.1 应用信息	31
5 规格	5	7.2 典型应用	31
5.1 绝对最大额定值	5	7.3 电源相关建议	33
5.2 ESD 等级	5	7.4 布局	33
5.3 建议运行条件	5	8 器件和文档支持	35
5.4 热性能信息	6	8.1 文档支持	35
5.5 电气特性	6	8.2 接收文档更新通知	35
5.6 时序要求 : TDM、I ² S 或 LJ 接口	8	8.3 支持资源	35
5.7 开关特性 : TDM、I ² S 或 LJ 接口	8	8.4 商标	35
5.8 时序图	9	8.5 静电放电警告	35
5.9 典型特性	10	8.6 术语表	35
6 详细说明	12	9 修订历史记录	35
6.1 概述	12	10 机械、封装和可订购信息	35
6.2 功能方框图	12		

4 引脚配置和功能




图 4-1. 带有外露散热焊盘和转角引脚的 24 引脚 QFN 封装，顶视图

表 4-1. 引脚功能

引脚		类型	说明
名称	编号		
VSS	A1	接地	接地引脚。直接短接至电路板接地层。
DREG	1	数字电源	数字电源的数字片上稳压器输出电压 (标称值为 1.55V)
BCLK	2	数字 I/O	音频串行数据接口总线时钟
FSYNC	3	数字 I/O	音频串行数据接口总线帧同步信号
DOUT	4	数字输出	音频串行数据接口总线输出
MD6	5	数字输入	TDM 模式：菊花链输入
			I2S/LJ 模式：单声道/立体声 ADC 通道选择
IOVDD	6	数字电源	数字 I/O 电源 (标称值为 1.8V 或 3.3V)
VSS	A2	接地	接地引脚。直接短接至电路板接地层。
MD1	7	数字输入	控制器模式：帧速率和 BCLK 频率选择
			目标模式：AVDD 电源、字长和抽取滤波器类型选择
MD2	8	数字输入	控制器模式：帧速率和 BCLK 频率选择
			目标模式：AVDD 电源、字长和抽取滤波器类型选择
MD3	9	数字输入	控制器模式：控制器时钟输入
			TDM 目标模式：菊花链启用/禁用
			I2S/LJ 目标模式：数字 HPF 截止频率和输入电容器快速充电设置
MD4	10	数字输入	ADC 输入配置选择
GPO	11	数字输出	中断输出 (锁存)
MD5	12	数字输入	ADC 输入配置选择
VSS	A3	接地	接地引脚。直接短接至电路板接地层。
MD0	13	模拟输入	控制器/目标和 I ² S/TDM/LJ 的多级模拟输入选择

表 4-1. 引脚功能 (续)

引脚		类型	说明
名称	编号		
MICBIAS	14	模拟	MICBIAS 输出
IN1P	15	模拟输入	模拟输入 1P 引脚
IN1M	16	模拟输入	模拟输入 1M 引脚
IN2P	17	模拟输入	模拟输入 2P 引脚
IN2M	18	模拟输入	模拟输入 2M 引脚
VSS	A4	接地	接地引脚。直接短接至电路板接地层。
VSSA	19	接地	直接短接至电路板接地层
VSSA	20	接地	直接短接至电路板接地层
VSSA	21	接地	直接短接至电路板接地层
VSSA	22	接地	直接短接至电路板接地层
AVDD	23	模拟电源	模拟电源 (标称值为 1.8V 或 3.3V)
VREF	24	模拟	模拟基准电压滤波器输出

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
电源电压	AVDD 至 VSS (散热焊盘)	-0.3	3.9	V
电源电压	IOVDD 至 VSS (散热焊盘)	-0.3	3.9	V
接地电压差	VSSA 至 VSS (散热焊盘)	-0.3	0.3	V
模拟输入电压	模拟输入引脚电压至 VSS (散热焊盘)	-0.3	AVDD + 0.3	V
数字输入电压	数字输入引脚电压至 VSS (散热焊盘)	-0.3	IOVDD + 0.3	V
温度	功能环境温度, T_A	-55	125	°C
	工作环境温度, T_A	-40	125	
	结温, T_J	-40	150	
	贮存温度, T_{stg}	-65	150	

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V
$V_{(ESD)}$	静电放电	充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±500	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
电源					
AVDD ⁽¹⁾	模拟电源电压至 VSS (散热焊盘) - AVDD 3.3V 运行	3.0	3.3	3.6	V
	模拟电源电压至 VSS (散热焊盘) - AVDD 1.8V 运行	1.65	1.8	1.95	
IOVDD	IO 电源电压至 VSS (散热焊盘) - IOVDD 3.3V 运行	3.0	3.3	3.6	V
	IO 电源电压至 VSS (散热焊盘) - IOVDD 1.8V 运行	1.65	1.8	1.95	
输入					
INxx	数字输入引脚电压至 VSS (散热焊盘)	0	AVDD	V	
IO	数字输入引脚 (MD1 至 MD6) 电压至 VSS (散热焊盘)	0	IOVDD	V	
MD0	MD0 引脚，以 VSS 为基准 (散热焊盘)	0	AVDD	V	
温度					
T_A	工作环境温度	-40	125	°C	

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
其他					
CCLK	MD3 控制器模式时钟频率 (CCLK) - IOVDD 3.3V 运行		36.864 ⁽²⁾		MHz
	MD3 控制器模式时钟频率 (CCLK) - IOVDD 1.8V 运行		24.576 ⁽²⁾		
C _L	数字输出负载电容	20	50	50	pF

- (1) V_{SSA} 和 V_{SS} (散热焊盘) ；所有接地引脚必须连接在一起，并且电压差异不得超过 0.2V。
 (2) CCLK 输入上升时间 (V_{IL} 到 V_{IH}) 和下降时间 (V_{IH} 到 V_{IL}) 必须小于 5ns。为了获得更好的音频噪声性能，必须使用低抖动的 CCLK 输入。

5.4 热性能信息

热指标 ⁽¹⁾		TAA5242	单位
		RGE (VQFN)	
		24 引脚	
R _{θ JA}	结至环境热阻	38.4	°C/W
R _{θ JC(top)}	结至外壳 (顶部) 热阻	26.3	°C/W
R _{θ JB}	结至电路板热阻	15.9	°C/W
Ψ _{JT}	结至顶部特征参数	0.5	°C/W
Ψ _{JB}	结至电路板特征参数	15.8	°C/W
R _{θ JC(bot)}	结至外壳 (底部) 热阻	13.8	°C/W

- (1) 有关传统和新热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

5.5 电气特性

T_A = 25°C、AVDD = 3.3V、IOVDD = 3.3V、f_{IN} = 1kHz 正弦信号、f_S = 48kHz、32 位音频数据、BCLK = 256 × f_S、TDM 目标模式和线性相位抽取滤波器；测量时无滤波器，使用 Audio Precision 在 20Hz 至 20kHz 未加权带宽下测量 (除非另有说明)

参数	测试条件	最小值	标称值	最大值	单位
输入记录的 ADC 性能					
	差分输入满量程交流信号电压	交流耦合输入	2	V _{RMS}	
	单端输入满量程交流信号电压	交流耦合输入	1	V _{RMS}	
SNR	信噪比，A 加权 ^{(1) (2)}	INx 差分交流耦合输入，交流信号对地短路	119	dB	
SNR	信噪比，A 加权 ^{(1) (2)}	INx 差分直流耦合输入，交流信号接地短路，器件处于高共模容差模式 (MD5-MD4 = 2'b01)	112	dB	
SNR	信噪比，A 加权 ^{(1) (2)}	INx 差分交流耦合输入，交流信号对地短路，AVDD = 1.8V	113	dB	
		INx 差分直流耦合输入，交流信号接地短路，器件处于高共模容差模式 (MD5-MD4 = 2'b01)，AVDD = 1.8V	105		
DR	动态范围，A 加权 ⁽²⁾	INx 差分交流耦合输入，-60dBFS 交流信号输入	119	dB	
		INx 差分直流耦合输入，交流信号接地短路，-60dBFS 交流信号输入，器件处于高共模容差模式 (MD5-MD4 = 2'b01)	112		
DR	动态范围，A 加权 ⁽²⁾	INx 差分交流耦合输入，-60dBFS 交流信号输入，AVDD = 1.8V	113	dB	
		INx 差分直流耦合输入，-60dBFS 交流信号输入，器件处于高共模容差模式 (MD5-MD4 = 2'b01)，AVDD = 1.8V	105		

$T_A = 25^\circ\text{C}$ 、 $\text{AVDD} = 3.3\text{V}$ 、 $\text{IOVDD} = 3.3\text{V}$ 、 $f_{IN} = 1\text{kHz}$ 正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、 $\text{BCLK} = 256 \times f_S$ 、TDM 目标模式和线性相位抽取滤波器；测量时无滤波器，使用 Audio Precision 在 20Hz 至 20kHz 未加权带宽下测量（除非另有说明）

参数		测试条件	最小值	标称值	最大值	单位
THD+N	总谐波失真 ⁽²⁾	INx 差分交流耦合输入，-1dBFS 交流信号输入		-98		dB
		INx 差分直流耦合输入，-1dB 满量程交流信号输入，器件处于高共模容差模式 (MD5-MD4 = 2'b01)		-98		

ADC 其他参数

	交流输入阻抗	输入引脚 INxP 或 INxM	5	$\text{k}\Omega$
	输出数据采样速率		8	192 kHz
	输出数据样本字长	引脚可选	24	32 位
	数字高通滤波器截止频率	、-3dB 点（引脚可选）的一阶 IIR 滤波器	1	12 Hz
	通道间隔离	-1dBFS 交流信号线路输入差分输入至非测量通道	-134	dB
	通道间增益不匹配	-6dBFS 交流信号线路输入差分输入，1kHz 正弦信号	± 0.1	dB
	通道间相位不匹配	-6dBFS 交流信号线路输入差分输入，1kHz 正弦信号	± 0.01	度
PSRR	电源抑制比	100mV _{PP} ，AVDD 上 1kHz 正弦信号，差分输入	120	dB

麦克风偏置

	MICBIAS 噪声	带宽 = 20Hz 至 20kHz，A 加权，MICBIAS 和 VSS（散热焊盘）之间连接 1 μF 电容器	2	μV_{RMS}
	MICBIAS 电压	AVDD = 1.8V	1.375	V
		AVDD = 3.3V	2.75	

数字 I/O

V_{IL}	低电平数字输入逻辑电压阈值	所有数字引脚，IOVDD 1.8V 运行	-0.3	$0.35 \times \text{IOVDD}$	V
		所有数字引脚，IOVDD 3.3V 运行	-0.3	0.8	
V_{IH}	高电平数字输入逻辑电压阈值	所有数字引脚，IOVDD 1.8V 运行	0.65 $\times \text{IOVDD}$	$0.3 \times \text{IOVDD}$	V
		所有数字引脚，IOVDD 3.3V 运行	2	$0.3 \times \text{IOVDD}$	
V_{OL}	低电平数字输出电压	所有数字引脚， $I_{OL} = -2\text{mA}$ ，IOVDD 1.8V 运行		0.45	V
		所有数字引脚， $I_{OL} = -2\text{mA}$ ，IOVDD 3.3V 运行		0.4	
V_{OH}	高电平数字输出电压	所有数字引脚， $I_{OH} = 2\text{mA}$ ，IOVDD 1.8V 运行	$\text{IOVDD} - 0.45$		V
		所有数字引脚， $I_{OH} = 2\text{mA}$ ，IOVDD 3.3V 运行	2.4		
I_{IL}	数字输入的输入逻辑低电平泄漏电流	所有数字引脚，输入 = 0V	-5	0.1	5 μA
I_{IH}	数字输入的输入逻辑高电平泄漏电流	所有数字引脚；输入 = IOVDD	-5	0.1	5 μA
C_{IN}	数字输入的输入电容	所有数字引脚		5	pF
R_{PD}	置位时数字 I/O 引脚的下拉电阻			20	$\text{k}\Omega$

典型电源电流消耗

I_{AVDD}	睡眠模式或低功耗模式下的电流消耗	所有外部时钟已停止，MD3 引脚接地，AVDD = 3.3V	1.37	mA
I_{IOVDD}		所有外部时钟已停止，MD3 引脚接地，IOVDD = 3.3V	0.6	μA
I_{IOVDD}		所有外部时钟已停止，MD3 引脚接地，IOVDD = 1.8V	0.3	

$T_A = 25^\circ\text{C}$ 、 $\text{AVDD} = 3.3\text{V}$ 、 $\text{IOVDD} = 3.3\text{V}$ 、 $f_{\text{IN}} = 1\text{kHz}$ 正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、 $\text{BCLK} = 256 \times f_S$ 、TDM 目标模式和线性相位抽取滤波器；测量时无滤波器，使用 Audio Precision 在 20Hz 至 20kHz 未加权带宽下测量（除非另有说明）

参数		测试条件	最小值	标称值	最大值	单位
I_{AVDD}	ADC 2 通道在 f_S 16kHz、I ² S 目标模式、 $\text{BCLK} = 64 \times f_S$ 下运行时的电流消耗	AVDD = 3.3V		9.3		mA
I_{IOVDD}		IOVDD = 3.3V		0.05		
I_{IOVDD}		IOVDD = 1.8V		0.02		
I_{AVDD}	ADC 2 通道在 f_S 48kHz、I ² S 目标模式、 $\text{BCLK} = 64 \times f_S$ 下运行时的电流消耗	AVDD = 3.3V		12		mA
I_{IOVDD}		IOVDD = 3.3V		0.1		
I_{IOVDD}		IOVDD = 1.8V		0.05		

- (1) 在 1kHz 满量程正弦波输入时的输出电平与交流信号输入对地短路时的输出电平之比，使用音频分析仪在 20Hz 至 20kHz 的带宽范围内测量并进行 A 加权。
- (2) 所有性能测量均使用 20kHz 低通滤波器以及 A 加权滤波器（如注明）完成。如果不使用此类滤波器，会导致比“电气特性”中所示更高的 THD 以及更低的 SNR 与动态范围读数。低通滤波器可消除带外噪声，尽管这种噪声不可闻，但会影响动态规格值。

5.6 时序要求：TDM、I²S 或 LJ 接口

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$ 或 1.8V 且所有输出端均具有 20pF 负载（除非另有说明，有关时序图，请参阅下文，其中 DIN 指的是菊花链输出（如适用）

			最小值	标称值	最大值	单位
$t_{(\text{BCLK})}$	BCLK 周期	IOVDD = 1.8V	80			ns
		IOVDD = 3.3V	40			
$t_{\text{H}(\text{BCLK})}$	BCLK 高电平脉冲持续时间 ⁽¹⁾	IOVDD = 1.8V	36			ns
		IOVDD = 3.3V	18			
$t_{\text{L}(\text{BCLK})}$	BCLK 低电平脉冲持续时间 ⁽¹⁾	IOVDD = 1.8V	36			ns
		IOVDD = 3.3V	18			
$t_{\text{SU}(\text{FSYNC})}$	FSYNC 设置时间	IOVDD = 1.8V	8			ns
		IOVDD = 3.3V	8			
$t_{\text{HLD}(\text{FSYNC})}$	FSYNC 保持时间	IOVDD = 1.8V	8			ns
		IOVDD = 3.3V	8			
$t_{\text{SU}(\text{DIN})}$	DIN 设置时间	IOVDD = 1.8V	8			ns
		IOVDD = 3.3V	8			
$t_{\text{HLD}(\text{DIN})}$	DIN 保持时间	IOVDD = 1.8V	16			ns
		IOVDD = 3.3V	8			
$t_{\text{r}(\text{BCLK})}$	BCLK 上升时间	10% - 90% 上升时间 (IOVDD = 1.8V)		10		ns
		10% - 90% 上升时间 (IOVDD = 3.3V)		10		
$t_{\text{f}(\text{BCLK})}$	BCLK 下降时间	90% - 10% 下降时间 (IOVDD = 1.8V)		10		ns
		90% - 10% 下降时间 (IOVDD = 3.3V)		10		

- (1) 为了满足时序规格，如果 DOUT 数据线锁存在与器件用于在 IOVDD = 3.3V 下传输 DOUT 数据的 BCLK 边沿极性相反的 BCLK 边沿极性上，则 BCLK 最短高电平或低电平脉冲持续时间必须大于 25ns。

5.7 开关特性：TDM、I²S 或 LJ 接口

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$ 或 1.8V 且所有输出端均具有 20pF 负载（除非另有说明，有关时序图，请参阅图 5-1，其中 DIN 指的是菊花链输出

参数		测试条件	最小值	典型值	最大值	单位
$t_{\text{d}(\text{DOUT-BCLK})}$	BCLK 至 DOUT 延迟	BCLK 的 50% 至 DOUT 的 50%，IOVDD = 1.8V		26		ns
		BCLK 的 50% 至 DOUT 的 50%，IOVDD = 3.3V		19		
$t_{\text{d}(\text{DOUT-FSYNC})}$	TDM 或 LJ 模式下的 FSYNC 到 DOUT 延迟	FSYNC 的 50% 至 DOUT 的 50%，IOVDD = 1.8V		26		ns
		FSYNC 的 50% 至 DOUT 的 50%，IOVDD = 3.3V		19		

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$ 或 1.8V 且所有输出端均具有 20pF 负载 (除非另有说明, 有关时序图, 请参阅图 5-1, 其中 DIN 指的是菊花链输出)

参数	测试条件	最小值	典型值	最大值	单位
$f_{(\text{BCLK})}$	BCLK 输出时钟频率 ; 控制器模式 (1)	$\text{IOVDD} = 1.8\text{V}$		12.288	MHz
		$\text{IOVDD} = 3.3\text{V}$		24.576	
$t_{d(\text{FSYNC})}$	BCLK 至 FSYNC 延迟 ; 控制器模式	BCLK 的 50% 至 FSYNC 的 50% , $\text{IOVDD} = 1.8\text{V}$		26	ns
		BCLK 的 50% 至 FSYNC 的 50% , $\text{IOVDD} = 3.3\text{V}$		19	
$t_{H(\text{BCLK})}$	BCLK 高电平脉冲持续时间 ; 控制器模式	$\text{IOVDD} = 1.8\text{V}$	36		ns
		$\text{IOVDD} = 3.3\text{V}$	18		
$t_{L(\text{BCLK})}$	BCLK 低电平脉冲持续时间 ; 控制器模式	$\text{IOVDD} = 1.8\text{V}$	36		ns
		$\text{IOVDD} = 3.3\text{V}$	18		
$t_{r(\text{BCLK})}$	BCLK 上升时间 ; 控制器模式	10% - 90% 上升时间 , $\text{IOVDD} = 1.8\text{V}$		10	ns
		10% - 90% 上升时间 , $\text{IOVDD} = 3.3\text{V}$		10	
$t_{f(\text{BCLK})}$	BCLK 下降时间 ; 控制器模式	90% - 10% 下降时间 , $\text{IOVDD} = 1.8\text{V}$		10	ns
		90% - 10% 下降时间 , $\text{IOVDD} = 3.3\text{V}$		10	

(1) 为了满足时序规格, 如果 DOUT 数据线锁存在与器件用于在 $\text{IOVDD} = 3.3\text{V}$ 时传输 DOUT 数据的 BCLK 边沿极性相反的 BCLK 边沿极性上, 则 BCLK 输出时钟频率必须低于 18.5MHz 。

5.8 时序图




图 5-1. TDM、I²S 和 LJ 接口时序图

5.9 典型特性

$T_A = 25^\circ\text{C}$ 、 $\text{AVDD} = 3.3\text{V}$ 、 $\text{IOVDD} = 3.3\text{V}$ 、 $f_{\text{IN}} = 1\text{kHz}$ 正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、 $\text{BCLK} = 256 \times f_S$ 、TDM 目标模式和线性相位抽取滤波器；测量时无滤波器，使用 Audio Precision 在 20Hz 至 20kHz 未加权带宽下测量（除非另有说明）




图 5-2. ADC THD+N 级别与输入间的关系




图 5-3. ADC THD+N 级别与输入间的关系




图 5-4. ADC THD+N 级别与输入间的关系




图 5-5. ADC A 加权 DR 与频率间的关系




图 5-6. ADC A 加权 DR 与频率间的关系






图 5-7. ADC THD+N 与频率间的关系




交流耦合单端线路输入 (-1dBFS)

图 5-8. ADC THD+N 与频率间的关系




交流耦合差分线路输入 (-6dBFS)

图 5-9. ADC 频率响应




交流耦合差分线路输入

图 5-10. 具有空闲通道输入的 ADC FFT




交流耦合差分线路输入

图 5-11. 具有 -60dBFS 输入的 ADC FFT



交流耦合差分线路输入

图 5-12. 具有 -1dBFS 输入的 ADC FFT



交流耦合差分线路输入

图 5-13. ADC PSRR 与频率间的关系

6 详细说明

6.1 概述

TAA5242 是一款高性能、低功耗、立体声音频模数转换器 (ADC)。此器件适用于广阔市场应用，例如加固型通信设备、IP 网络摄像头、专业音频和多媒体应用。此器件具有高动态范围，使其能够以高保真度实现远场音频录制。此器件集成了大量特性，可在空间受限的系统设计中降低成本、减小布板空间和功耗。扩展系列中的封装、性能和兼容配置使得该器件非常适合可扩展系统设计。

TAA5242 包含以下模块：

- 2 通道、多位、高性能 Δ - Σ ADC
- 可通过引脚或硬件控制的器件配置
- 可配置单端或差分音频输入
- 低噪声麦克风偏置输出
- 线性相位或低延迟数字抽取滤波器
- 具有可选截止频率选项的高通滤波器 (HPF)
- 支持多种系统时钟的集成低抖动锁相环 (PLL)
- 集成数字和模拟稳压器，用于支持单电源运行

该器件支持灵活的音频串行接口 (时分多路复用 (TDM)、I²S 或左对齐 (LJ))，以在系统中各个器件之间无缝传输音频数据。

6.2 功能方框图




图 6-1. 功能方框图

6.3 特性说明

6.3.1 硬件控制

该器件支持简单的硬件引脚控制选项，以便为给定系统选择特定的运行模式和音频接口，如表 6-1 所述。MD1 至 MD6 引脚连接到逻辑低电平 (VSS) 或逻辑高电平 (IOVDD)，MD0 引脚可以通过不同的上拉或下拉电阻器连接到 AVDD 或 VSS。

表 6-1. 可通过引脚选择的配置汇总

引脚	目标模式	控制器模式
MD0	用于控制器/目标模式和 I ² S/TDM/LJ 模式选择的多级模拟输入	
MD1	AVDD 电源、字长和抽取滤波器类型选择	帧速率和 BCLK 频率选择
MD2		
MD3	I ² S/LJ 模式：HPF 截止和输入电容器快速充电选择 TDM 模式：菊花链启用/禁用	CCLK 输入
MD4	ADC 输入配置 (差分/单端，交流/直流耦合)	
MD5		
MD6	I ² S/LJ 模式：单声道/立体声选择 TDM 模式：菊花链输入	

6.3.2 音频串行接口

数字音频数据通过数字音频串行接口 (ASI) 或音频总线，在主机处理器和 TAA5242 之间流动。该总线可以通过引脚控制配置为在目标或控制器模式下运行。ASI 支持 TDM 模式（用于多通道运行）、I²S 和左对齐 (LJ) 总线协议。数据采用 MSB 优先的二进制补码脉冲编码调制 (PCM) 格式，具有可通过引脚选择的字长配置。

该器件使用硬件引脚 MD0 来支持音频总线控制器或目标运行模式。在目标模式下，FSYNC 和 BCLK 用作输入引脚，而在控制器模式下，FSYNC 和 BCLK 用作器件生成的输出引脚。表 6-2 显示了使用 MD0 引脚的控制器和目标模式选择。

表 6-2. 控制器和目标模式选择

MD0	控制器和目标选择
接地短路	目标 I ² S 模式
通过 4.7k Ω 接地短路	目标 TDM 模式
短接至 AVDD	控制器 I ² S 模式
通过 4.7k Ω 短接至 AVDD	控制器 TDM 模式
通过 22k Ω 短接至 AVDD	目标 LJ 模式

在目标运行模式下，可通过 MD1 和 MD2 引脚选择 TAA5242 中音频串行接口 (ASI) 的字长。在控制器模式下，支持 32 位的固定字长。在目标模式下，TAA5242 还支持以 32 位字长和 1.8V AVDD 运行。表 6-3 显示了用于设置在目标模式下适用的字长、AVDD 电源电压和抽取滤波器类型的配置表。在控制器模式下，AVDD 电源模式为 3.3V，支持 32 位字长，抽取滤波器配置为线性相位，MD1 和 MD2 引脚控制系统时钟配置，如表 6-9 中所述。

表 6-3. 字长、电源模式和抽取滤波器选择

MD2	MD1	字长、电源模式和内插滤波器选择 (仅对目标模式有效)
低	低	AVDD = 3.3V，字长 = 32，线性相位抽取滤波器
低	高	AVDD = 1.8V，字长 = 32，线性相位抽取滤波器
高	低	AVDD = 3.3V，字长 = 24，线性相位抽取滤波器
高	高	AVDD = 3.3V，字长 = 32，低延迟抽取滤波器

TAA5242 还为 TDM 运行模式提供菊花链配置。在目标 TDM 模式下配置 MD0 时，可通过 MD3 引脚进行选择。在此模式下，可以使用 MD6 作为菊花链数据输入。表 6-4 展示了基于 MD3 引脚的目标 TDM 运行模式下的菊花链配置。启用后，对于具有 N 个时隙的 TDM，器件将会播放在最后 2 个时隙上存在的音频，其余时隙将向右移动并在 MD6 引脚上发送。这种情况的一个示例如图 6-2 所示。

表 6-4. 目标 TDM 模式的菊花链选择

MD3	菊花链
低	禁用
高	启用




图 6-2. TDM 模式下的菊花链方框图

当通过 MD0 引脚在控制器模式下配置器件以设置系统时钟（如节 6.3.3 中所述）时，MD3 引脚用作控制器时钟（CCLK）输入。

6.3.2.1 时分多路复用 (TDM) 音频接口

在 TDM 模式（也称为 DSP 模式）下，FSYNC 的上升沿会首先从时隙 0 数据开始数据传输。紧接着时隙 0 数据传输，会按顺序传输剩余的时隙数据。FSYNC 和每个数据位在 BCLK 的上升沿传输，在 BCLK 的下降沿接收。图 6-3 至图 6-4 显示了各种配置下 TDM 运行的协议时序。DIN 指的是菊花链输入。




图 6-3. 目标模式下的 TDM 模式协议时序 (MD0 对地短路, 阻抗为 4.7KΩ)




图 6-4. 控制器模式下的 TDM 模式协议时序 (MD0 短接至 AVDD, 阻值为 4.7KΩ)

为了使音频总线在 TDM 模式下正常运行，每帧的位时钟数必须大于或等于活动输入和输出通道数乘以输入和输出通道数据的字长。DOUT 引脚处于高阻抗状态以支持额外的未使用位时钟周期。该器件支持 FSYNC 作为具有 1 周期宽位时钟的脉冲，同时也支持倍数。

6.3.2.2 IC 间音频 (I²S) 接口

标准 I²S 协议仅针对两个通道进行定义：左通道和右通道。在 I²S 模式下，左时隙 0 的 MSB 会在 FSYNC 下降沿之后第二个周期中的 BCLK 下降沿上传输。右时隙 0 的 MSB 会在 FSYNC 上升沿之后第二个周期中的 BCLK 下降沿上传输。后续的每个数据位都在 BCLK 的下降沿传输。在控制器模式下，FSYNC 在 BCLK 的下降沿传输。图 6-5 和图 6-6 显示了在目标和控制器运行模式下 I²S 运行的协议时序。




图 6-5. 目标模式下的 I²S 模式协议时序 (MD0 对地短路)




图 6-6. 控制器模式下的 I²S 协议时序 (MD0 短接至 AVDD)

为了使音频总线在 I²S 模式下正常运行，每帧的位时钟数必须大于或等于活动输出通道的数量（包括左右时隙）乘以输出通道数据的字长。

6.3.2.3 左对齐 (LJ) 接口

标准 LJ 协议仅针对两个通道进行定义：左通道和右通道。在 LJ 模式下，左侧时隙 0 的 MSB 在 FSYNC 上升沿之后的同一 BCLK 周期内传输。右侧时隙 0 的 MSB 在 FSYNC 下降沿之后的同一 BCLK 周期内传输。后续的每个数据位都在 BCLK 的下降沿传输。图 6-7 说明了在目标模式下 LJ 运行的协议时序。




图 6-7. 目标模式下的 LJ 模式标准协议时序 (MD0 短接至 AVDD, 阻值为 22K Ω)

为了使音频总线在 LJ 模式下正常运行，每帧的位时钟数必须大于或等于活动输出通道的数量（包括左右时隙）乘以输出通道数据的字长。

6.3.3 锁相环 (PLL) 和时钟生成

该器件使用集成的低抖动锁相环 (PLL) 来生成 ADC 调制器和数字滤波器引擎以及其他控制块所需的内部时钟。

在目标运行模式下，该器件支持 (FSYNC 信号频率的) 各种输出数据采样速率和 BCLK 与 FSYNC 之比，以便在内部配置所有时钟分频器 (包括 PLL 配置)，而无需主机编程。表 6-5 至表 6-8 列出了取决于 IOVDD 电源的受支持 FSYNC 和 BCLK 频率。

表 6-5. 支持的 FSYNC (48kHz 的倍数或约数) 和 BCLK 频率 (IOVDD - 3.3V 运行)

BCLK 与 FSYNC 之比	BCLK (MHz)						
	FSYNC (8kHz)	FSYNC (16kHz)	FSYNC (24kHz)	FSYNC (32kHz)	FSYNC (48kHz)	FSYNC (96kHz)	FSYNC (192kHz)
16	保留	0.256	0.384	0.512	0.768	1.536	3.072
24	保留	0.384	0.576	0.768	1.152	2.304	4.608
32	0.256	0.512	0.768	1.024	1.536	3.072	6.144
48	0.384	0.768	1.152	1.536	2.304	4.608	9.216
64	0.512	1.024	1.536	2.048	3.072	6.144	12.288
96	0.768	1.536	2.304	3.072	4.608	9.216	18.432
128	1.024	2.048	3.072	4.096	6.144	12.288	24.576
192	1.536	3.072	4.608	6.144	9.216	18.432	保留
256	2.048	4.096	6.144	8.192	12.288	24.576	保留
384	3.072	6.144	9.216	12.288	18.432	保留	保留
512	4.096	8.192	12.288	16.384	24.576	保留	保留

表 6-6. 支持的 FSYNC (44.1kHz 的倍数或约数) 和 BCLK 频率 (IOVDD - 3.3V 运行)

BCLK 与 FSYNC 之比	BCLK (MHz)						
	FSYNC (7.35kHz)	FSYNC (14.7kHz)	FSYNC (22.05kHz)	FSYNC (29.4kHz)	FSYNC (44.1kHz)	FSYNC (88.2kHz)	FSYNC (176.4kHz)
16	保留	保留	0.3528	0.4704	0.7056	1.4112	2.8224
24	保留	0.3528	0.5292	0.7056	1.0584	2.1168	4.2336
32	保留	0.4704	0.7056	0.9408	1.4112	2.8224	5.6448
48	0.3528	0.7056	1.0584	1.4112	2.1168	4.2336	8.4672
64	0.4704	0.9408	1.4112	1.8816	2.8224	5.6448	11.2896
96	0.7056	1.4112	2.1168	2.8224	4.2336	8.4672	16.9344
128	0.9408	1.8816	2.8224	3.7632	5.6448	11.2896	22.5792
192	1.4112	2.8224	4.2336	5.6448	8.4672	16.9344	保留
256	1.8816	3.7632	5.6448	7.5264	11.2896	22.5792	保留
384	2.8224	5.6448	8.4672	11.2896	16.9344	保留	保留
512	3.7632	7.5264	11.2896	15.0528	22.5792	保留	保留

表 6-7. 支持的 FSYNC (48kHz 的倍数或约数) 和 BCLK 频率 (IOVDD - 1.8V 运行)

BCLK 与 FSYNC 之比	BCLK (MHz)						
	FSYNC (8kHz)	FSYNC (16kHz)	FSYNC (24kHz)	FSYNC (32kHz)	FSYNC (48kHz)	FSYNC (96kHz)	FSYNC (192kHz)
16	保留	0.256	0.384	0.512	0.768	1.536	3.072
24	保留	0.384	0.576	0.768	1.152	2.304	4.608
32	0.256	0.512	0.768	1.024	1.536	3.072	6.144
48	0.384	0.768	1.152	1.536	2.304	4.608	9.216
64	0.512	1.024	1.536	2.048	3.072	6.144	12.288
96	0.768	1.536	2.304	3.072	4.608	9.216	保留
128	1.024	2.048	3.072	4.096	6.144	12.288	保留
192	1.536	3.072	4.608	6.144	9.216	保留	保留
256	2.048	4.096	6.144	8.192	12.288	保留	保留
384	3.072	6.144	9.216	12.288	保留	保留	保留
512	4.096	8.192	12.288	保留	保留	保留	保留

表 6-8. 支持的 FSYNC (44.1kHz 的倍数或约数) 和 BCLK 频率 (IOVDD - 1.8V 运行)

BCLK 与 FSYNC 之比	BCLK (MHz)						
	FSYNC (7.35kHz)	FSYNC (14.7kHz)	FSYNC (22.05kHz)	FSYNC (29.4kHz)	FSYNC (44.1kHz)	FSYNC (88.2kHz)	FSYNC (176.4kHz)
16	保留	保留	0.3528	0.4704	0.7056	1.4112	2.8224
24	保留	0.3528	0.5292	0.7056	1.0584	2.1168	4.2336
32	保留	0.4704	0.7056	0.9408	1.4112	2.8224	5.6448
48	0.3528	0.7056	1.0584	1.4112	2.1168	4.2336	8.4672
64	0.4704	0.9408	1.4112	1.8816	2.8224	5.6448	11.2896
96	0.7056	1.4112	2.1168	2.8224	4.2336	8.4672	保留
128	0.9408	1.8816	2.8224	3.7632	5.6448	11.2896	保留
192	1.4112	2.8224	4.2336	5.6448	8.4672	保留	保留
256	1.8816	3.7632	5.6448	7.5264	11.2896	保留	保留
384	2.8224	5.6448	8.4672	11.2896	保留	保留	保留
512	3.7632	7.5264	11.2896	保留	保留	保留	保留

在控制器运行模式下，该器件使用 MD3 引脚（作为系统时钟 CCLK）作为基准输入时钟源。在目标运行模式下，MD3 引脚应接地，如表 6-4 和表 6-3 中所述。

该器件支持使用 MD1 和 MD2 引脚配置的 $256 \times f_S$ 或 $128 \times f_S$ 或固定 48/44.1kHz 或 96/88.2kHz 系统时钟频率选项，因此可提供 FSYNC 选择的灵活性。表 6-9 显示了使用 MD1 和 MD2 引脚的控制器模式 FSYNC 和 BCLK 选择。在控制器运行模式下，AVDD = 3.3V、字长 = 32 并适用线性相位抽取滤波器。

表 6-9. 控制器模式的系统时钟选择

MD2	MD1	系统时钟选择 (仅对控制器模式有效)			
		FSYNC	BCLK 与 FSYNC 之比		
			I ² S 模式	TDM 模式	
低	低	CCLK/256	64	256 (FSYNC \leq 48kHz 时)	
低	高	CCLK/128		128 (48kHz $<$ FSYNC \leq 96kHz)，以及	
高	低	96/88.2kHz		64 (FSYNC $>$ 96kHz)	
高	高	48/44.1kHz		128	
				256	

6.3.4 模拟输入配置

该器件支持使用高性能立体声 ADC 同时对多达两个通道进行录音。该器件包含两对模拟输入引脚 (INxP 和 INxM)，可通过设置 MD4 和 MD5 引脚配置为单端或差分输入模式。模拟引脚的输入源可以来自驻极体电容式模拟麦克风、微机电系统 (MEMS) 模拟麦克风，或来自系统板的线路输入 (辅助输入)。

语音或音频信号输入可以容性耦合 (交流耦合) 或直流耦合到器件。为了获得出色的失真性能，建议使用低电压系数电容器进行交流耦合。对于 INxP 或 INxM 引脚，TAA5242 的典型输入阻抗是 $5\text{k}\Omega$ 并存在 $\pm 20\%$ 的偏差。在交流耦合模式下，选择的耦合电容值必须确保由耦合电容器和输入阻抗形成的高通滤波器不影响信号内容。该耦合电容器必须在上电时充电至共模电压，然后才能开始进行正确录音。为了实现快速充电，该器件具有快速充电方案，可在 I²S/LJ 目标模式下运行时加快耦合电容器在上电时的充电速度。可以通过配置 MD3 引脚来启用该输入电容器快速充电设置。当器件在 I²S/LJ 目标模式下运行时，MD3 引脚还可配置数字 HPF 截止频率。

为获得更佳的性能，对于交流耦合设置，器件输入端的共模变化应限制在 100mVpp 以下。对于无法避免较大共模波动的应用，该器件提供多种模式，以便通过配置器件来获得更高的共模容差。[表 6-11](#) 展示了 MD4 和 MD5 配置所提供的模拟输入配置模式。

表 6-10. 目标 I²S/LJ 模式下的输入电容器快速充电和 HPF 选择

MD3	输入电容器快速充电	HPF 截止频率
低	禁用	1Hz (48kHz 采样率)
高	启用	12Hz (48kHz 采样率)

表 6-11. 模拟输入配置

MD5	MD4	模拟输入配置
低	低	差分输入；仅交流耦合
低	高	差分输入；具有高共模容差的交流或直流耦合
高	低	INxP 上的单端输入；仅限交流耦合
高	高	INxP 上的单端输入；具有高共模容差的交流或直流耦合

[图 6-8](#) 至 [图 6-11](#) 展示了各种输入配置模式的典型配置图。




图 6-8. 直流耦合麦克风或线路差分输入连接




图 6-9. 直流耦合麦克风或线路单端输入连接




图 6-10. 交流耦合麦克风或线路差分输入连接




图 6-11. 交流耦合麦克风或线路单端输入连接

该器件还支持通道选择配置，以在 I²S 和 LJ 模式下启用单声道或立体声输入。这可以通过设置 MD6 引脚进行配置。表 6-12 显示了采用 MD6 配置时对此功能的控制。当 MD6 引脚设置为高电平时，ADC 通道 2 被禁用。在 TDM 模式下，MD6 引脚功能如图 6-2 中所述。

表 6-12. I²S 和 LJ 模式下的输入通道选择配置

MD6	模拟输入配置
低	立体声 ADC
高	单声道 1 通道 ADC (启用 IN1x, 禁用 IN2x)

6.3.5 基准电压

所有音频数据转换器都需要直流基准电压。TAA5242 通过在内部生成低噪声基准电压来实现低噪声性能。该基准电压由具有高 PSRR 性能的带隙电路生成。该音频转换器基准电压必须使用连接在 VREF 引脚与模拟地 (VSS) 之间的最低 1μF 电容器从外部进行滤波。此基准电压 VREF 的值设置为 2.75V，能使器件支持 2V_{RMS} 差分满量程输入。该 VREF 电压所需的小 AVDD 电压为 3V。当器件配置为采用 1.8V AVDD 电源电压时，VREF 引脚上的电压为 1.375V，这支持向器件提供 1V_{RMS} 差分满量程输入。不要将任何外部负载连接到 VREF 引脚。

6.3.6 集成麦克风偏置

该器件集成一个内置低噪声麦克风偏置引脚，该引脚输出等于 VREF 的高 PSRR、低噪声输出电压，可在系统中用于偏置驻极体电容式麦克风或为 MEMS 模拟或数字麦克风提供电源。集成偏置放大器支持高达 5mA 的负载电流，可用于多个麦克风。当使用该 MICBIAS 引脚对多个麦克风进行偏置或供电时，请避免在用于 MICBIAS 连接的电路板布局布线上出现任何公共阻抗，以尽可能地减小麦克风之间的耦合。

6.3.7 信号链处理

图 6-12 显示了录音路径信号链的关键元件。




图 6-12. ADC 信号链处理流程图

TAA5242 信号链由超低噪声、高性能、低功耗模拟块以及灵活的数字处理块组成。高性能和灵活性与紧凑的封装相结合，使得 TAA5242 非常适合需要多通道音频采集的各种终端设备和应用。ADC 信号链集成了高性能多级数字抽取滤波器，后跟具有可配置截止频率的高通滤波器 (HPF)，详见下文。

6.3.7.1 可配置数字抽取滤波器

器件录音通道包括一个内置的高动态范围数字抽取滤波器，用于处理来自多位 Δ - Σ 调制器的过采样数据，从而以与 FSYNC 速率相同的奈奎斯特采样速率生成数字数据。可以根据 MD2 和 MD1 引脚的状态将器件中的抽取滤波器选择为线性相位滤波器或低延迟滤波器，请参考表 6-3。因此，这些器件适用于各种音频应用。下一节介绍了不同采样速率下的滤波器响应。

6.3.7.1.1 线性相位滤波器

线性相位抽取滤波器是器件设置的默认滤波器，可用于需要在滤波器通带规格范围内具有良好线性相位和零相位偏差的所有应用。本节列出了所有受支持输出采样速率的滤波器性能规格和各种图。

6.3.7.1.1.1 采样速率：8kHz 或 7.35kHz

图 6-13 和图 6-14 分别展示了采样速率为 8kHz 或 7.35kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-13 列出了其规格。




图 6-13. 线性相位抽取滤波器幅度响应




图 6-14. 线性相位抽取滤波器通带纹波

表 6-13. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_s$	-0.04	0.04	0.04	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	80.2			dB
	频率范围为 $4 \times f_s$ 以上	84.7			
群延迟或延时	频率范围为 0 至 $0.454 \times f_s$		16.1		$1/f_s$

6.3.7.1.1.2 采样速率：16kHz 或 14.7kHz

图 6-15 和图 6-16 分别展示了采样速率为 16kHz 或 14.7kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-14 列出了其规格。




图 6-15. 线性相位抽取滤波器幅度响应




图 6-16. 线性相位抽取滤波器通带纹波

表 6-14. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_S$	-0.04	0.04	0.04	dB
阻带衰减	频率范围为 $0.6 \times f_S$ 至 $4 \times f_S$	80.2			dB
	频率范围为 $4 \times f_S$ 以上	84.7			
群延迟或延时	频率范围为 0 至 $0.454 \times f_S$		16.1		$1/f_S$

6.3.7.1.1.3 采样速率：24kHz 或 22.05kHz

图 6-17 和图 6-18 分别展示了采样速率为 24kHz 或 22.05kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-16 列出了其规格。




图 6-17. 线性相位抽取滤波器幅度响应




图 6-18. 线性相位抽取滤波器通带纹波

表 6-15. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.455 \times f_S$	-0.05	0.05	0.05	dB
阻带衰减	频率范围为 $0.6 \times f_S$ 至 $4 \times f_S$	80.6			dB
	频率范围为 $4 \times f_S$ 以上	93			
群延迟或延时	频率范围为 0 至 $0.455 \times f_S$		14.7		$1/f_S$

6.3.7.1.1.4 采样速率：32kHz 或 29.4kHz

图 6-20 和图 6-21 分别展示了采样速率为 32kHz 或 29.4kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-17 列出了其规格。




图 6-19. 线性相位抽取滤波器幅度响应




图 6-20. 线性相位抽取滤波器通带纹波

表 6-16. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.455 \times f_s$	-0.05	0.05	0.05	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	80.6			dB
	频率范围为 $4 \times f_s$ 以上	92.9			
群延迟或延时	频率范围为 0 至 $0.455 \times f_s$		14.7		$1/f_s$

6.3.7.1.1.5 采样速率：48kHz 或 44.1kHz

图 6-21 和图 6-22 分别展示了采样速率为 48kHz 或 44.1kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-17 列出了其规格。




图 6-21. 线性相位抽取滤波器幅度响应




图 6-22. 线性相位抽取滤波器通带纹波

表 6-17. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_s$	-0.05	0.05	0.05	dB
阻带衰减	频率范围为 $0.58 \times f_s$ 至 $4 \times f_s$	82.2			dB
	频率范围为 $4 \times f_s$ 以上	98			
群延迟或延时	频率范围为 0 至 $0.454 \times f_s$		17		$1/f_s$

6.3.7.1.1.6 采样速率：96kHz 或 88.2kHz

图 6-23 和图 6-24 分别展示了采样速率为 96kHz 或 88.2kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-18 列出了其规格。




图 6-23. 线性相位抽取滤波器幅度响应




图 6-24. 线性相位抽取滤波器通带纹波

表 6-18. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.455 \times f_s$	-0.05	0.06	0.06	dB
阻带衰减	频率范围为 $0.58 \times f_s$ 至 $4 \times f_s$	82.2			dB
	频率范围为 $4 \times f_s$ 以上	87			
群延迟或延时	频率范围为 0 至 $0.455 \times f_s$		16.9		$1/f_s$

6.3.7.1.1.7 采样速率：192kHz 或 176.4kHz

图 6-25 和图 6-26 分别展示了采样速率为 192kHz 或 176.4kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-19 列出了其规格。




图 6-25. 线性相位抽取滤波器幅度响应




图 6-26. 线性相位抽取滤波器通带纹波

表 6-19. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.223 \times f_s$	-0.04	0.04	0.04	dB
阻带衰减	频率范围为 $0.391 \times f_s$ 至 $4 \times f_s$	80			dB
	频率范围为 $4 \times f_s$ 以上	82.2			

表 6-19. 线性相位抽取滤波器规格 (续)

参数	测试条件	最小值	典型值	最大值	单位
群延迟或延时	频率范围为 0 至 $0.258 \times f_S$		11.6		$1/f_S$

6.3.7.1.2 低延迟滤波器

对于低延迟和最小相位偏差（在音频频带内）至关重要的应用，可以使用 TAA5242 上的低延迟抽取滤波器。该器件支持这些滤波器，其群延迟约为七个样本，在 $0.376 \times f_S$ 频带内具有几乎为线性的相位响应。本节提供了低延迟滤波器所有受支持输出采样速率的滤波器性能规格和各种图。

6.3.7.1.2.1 采样速率：24kHz 或 22.05kHz

图 6-27 显示了采样速率为 24kHz 或 22.05kHz 时此抽取滤波器的幅度响应，而图 6-28 显示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-20 列出了器件的规格。




图 6-27. 低延迟抽取滤波器幅度响应




图 6-28. 低延迟抽取滤波器通带纹波和相位偏差

表 6-20. 低延迟抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.492 \times f_S$	-0.67	-0.67	-0.67	dB
阻带衰减	频率范围为 $0.6 \times f_S$ 至 $4 \times f_S$	81.8			dB
	频率范围为 $4 \times f_S$ 以上	115			
群延迟或延时	频率范围为 0 至 $0.376 \times f_S$		6.5		$1/f_S$
群延迟偏差	频率范围为 0 至 $0.376 \times f_S$	-0.092	0.029	0.029	$1/f_S$
相位偏差	频率范围为 0 至 $0.376 \times f_S$	-0.3	0.27	0.27	度

6.3.7.1.2.2 采样速率：32kHz 或 29.4kHz

图 6-29 显示了采样速率为 32kHz 或 29.4kHz 时此抽取滤波器的幅度响应，而图 6-30 显示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-21 列出了器件的规格。




图 6-29. 低延迟抽取滤波器幅度响应




图 6-30. 低延迟抽取滤波器通带纹波和相位偏差

表 6-21. 低延迟抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.492 \times f_S$	-0.67		-0.67	dB
阻带衰减	频率范围为 $0.6 \times f_S$ 至 $4 \times f_S$	81.8			dB
	频率范围为 $4 \times f_S$ 以上	115			
群延迟或延时	频率范围为 0 至 $0.376 \times f_S$		6.5		$1/f_S$
群延迟偏差	频率范围为 0 至 $0.376 \times f_S$	-0.092		0.029	$1/f_S$
相位偏差	频率范围为 0 至 $0.376 \times f_S$	-0.3		0.27	度

6.3.7.1.2.3 采样速率 : 48kHz 或 44.1kHz

图 6-31 显示了采样速率为 48kHz 或 44.1kHz 时此抽取滤波器的幅度响应，而图 6-32 显示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-22 列出了器件的规格。




图 6-31. 低延迟抽取滤波器幅度响应




图 6-32. 低延迟抽取滤波器通带纹波和相位偏差

表 6-22. 低延迟抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.456 \times f_S$	-0.02		-0.02	dB
阻带衰减	频率范围为 $0.6 \times f_S$ 至 $4 \times f_S$	86.3			dB
	频率范围为 $4 \times f_S$ 以上	96.8			
群延迟或延时	频率范围为 0 至 $0.376 \times f_S$		6.6		$1/f_S$
群延迟偏差	频率范围为 0 至 $0.376 \times f_S$	-0.086		0.027	$1/f_S$
相位偏差	频率范围为 0 至 $0.376 \times f_S$	-0.25		0.3	度

6.3.7.1.2.4 采样速率 : 96kHz 或 88.2kHz

图 6-33 显示了采样速率为 96kHz 或 88.2kHz 时此抽取滤波器的幅度响应，而图 6-34 显示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-23 列出了器件的规格。




图 6-33. 低延迟抽取滤波器幅度响应




图 6-34. 低延迟抽取滤波器通带纹波和相位偏差

表 6-23. 低延迟抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.456 \times f_s$	-0.02	0.03	0.03	dB
阻带衰减	频率范围为 $0.599 \times f_s$ 至 $4 \times f_s$	85.6			dB
	频率范围为 $4 \times f_s$ 以上	95.7			
群延迟或延时	频率范围为 0 至 $0.376 \times f_s$		6.6		$1/f_s$
群延迟偏差	频率范围为 0 至 $0.376 \times f_s$	-0.086	0.022	0.022	$1/f_s$
相位偏差	频率范围为 0 至 $0.376 \times f_s$	-0.25	0.022	0.022	度

6.3.7.1.2.5 采样速率 : 192kHz 或 176.4kHz

图 6-35 显示了采样速率为 192kHz 或 176.4kHz 时此抽取滤波器的幅度响应，而图 6-36 显示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-24 列出了器件的规格。




图 6-35. 低延迟抽取滤波器幅度响应




图 6-36. 低延迟抽取滤波器通带纹波和相位偏差

表 6-24. 低延迟抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.456 \times f_s$	-0.06	0.06	0.06	dB
阻带衰减	频率范围为 $0.571 \times f_s$ 至 $1.35 \times f_s$	90.5			dB
	频率范围为 $1 \times f_s$ 以上	86.9			
群延迟或延时	频率范围为 0 至 $0.327 \times f_s$		6.8		$1/f_s$
群延迟偏差	频率范围为 0 至 $0.327 \times f_s$	-0.296	0.829	0.829	$1/f_s$

表 6-24. 低延迟抽取滤波器规格 (续)

参数	测试条件	最小值	典型值	最大值	单位
相位偏差	频率范围为 0 至 $0.327 \times f_S$	-9.24		9.24	度

6.3.7.2 可编程数字高通滤波器

为了去除直流偏移分量并衰减录音数据中不需要的低频噪声成分，该器件支持高通滤波器 (HPF)。该 HPF 使用一阶无限脉冲响应 (IIR) 滤波器构建，并具有足够高的效率来滤除信号中可能的直流分量。此 HPF 的默认截止频率在 48kHz 采样频率下设置为 1Hz，而在目标 I² S/LJ 模式下，当采样频率为 48kHz 时，则可在 1Hz 和 12Hz 之间进行选择，如表 6-10 所述。这不是独立于通道的滤波器设置，但全局适用于所有 ADC 通道。节 6.3.7.2 展示了采用这两种设置时 HPF 的频率响应。




图 6-37. HPF 滤波器频率响应图

6.4 器件功能模式

6.4.1 工作模式

当 AVDD 和 IOVDD 可用时，器件会在工作模式下唤醒。MD0 引脚设置音频串行接口的类型，并且应与电源一起配置。此外，在为器件启用时钟之前，针对所需的运行模式配置所有其他硬件控制模式引脚 (MD1、MD2、MD3、MD4、MD5 和 MD6)。

在工作模式下，如果音频时钟可用，则器件会根据配置自动为所有 ADC 通道加电并开始通过音频串行接口发送和播放数据。如果时钟停止，则器件会自动关闭 ADC 通道。

停止时钟或出现时钟错误都会在 GPO 引脚上触发中断。此为锁存中断，可以通过对器件电源进行下电上电来清除。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

7.1 应用信息

TAA5242 是一款通过引脚或硬件控制的立体声、高性能音频 ADC，支持高达 192kHz 的采样速率。可以通过控制模式引脚 MD0 至 MD6 来配置该器件，并且该器件可以支持 1.8V 或 3.3V AVDD 模拟电源以及 I²S/TDM/LJ 的灵活数字音频接口。该器件具有差分和单端输入功能，并可以支持线路输入和麦克风输入，用于进行具有高动态范围的立体声录音。

7.2 典型应用

7.2.1 应用

图 7-1 显示了 TAA5242 的典型配置，适用于通过目标模式 I²S 音频串行数据接口使用两通道差分交流耦合麦克风运行的应用。为了获得出色的失真性能，请使用具有低电压系数的输入交流耦合电容器。




图 7-1. 目标 I²S 模式下的立体声差分交流耦合麦克风方框图

7.2.2 设计要求

表 7-1 列出了此应用的设计参数。

表 7-1. 设计参数

参数	值
AVDD	1.8V 或 3.3V
IOVDD	1.8V 或 3.3V
AVDD 电源电流消耗	12mA , AVDD = 3.3V
IOVDD 电源电流消耗	0.1mA , IOVDD = 3.3V
最大 MICBIAS 电流	5mA


7.2.3 详细设计过程

本节介绍了为此特定应用配置 TAA5242 的必要步骤。


1. 音频串行接口 (ASI) 模式基于 MD0 引脚设置进行配置，该设置需要与电源一起提供。将 MD0 配置为使用适当的电阻值上拉至 AVDD 或下拉至 VSS。对于此应用示例，将 MD0 配置为接地。
2. 为器件通电：
 - a. 为 AVDD 和 IOVDD 电源上电。
 - b. 确保电源上电后 MD0 引脚设置保持稳定并等待至少 2ms，以让器件为此运行模式进行初始化。
 - c. 器件现在处于睡眠模式 (低功耗模式 < 1.5mA) 。
3. 根据系统要求配置模式引脚 MD1 至 MD6：
 - a. 在 MD1 至 MD6 引脚上，根据所需配置上拉至 IOVDD 或下拉至 VSS。针对此应用的用例，MD1 至 MD6 引脚接地。
4. 施加 ASI 时钟信号 (BCLK 和 FSYNC) 来唤醒器件。
5. 要将器件重新置于睡眠模式，请停止时钟：
 - a. 等待至少 100ms，让器件完成内部关断序列。
 - b. 根据要求将 MD1 至 MD6 引脚设置来更改器件配置。
6. 要更改 ASI 模式，请重新配置 MD0 引脚并对器件执行下电上电操作。
7. 根据模式转换要求，重复步骤 1-6。

7.2.4 应用性能曲线图

$T_A = 25^\circ\text{C}$ 、AVDD = 3.3V、IOVDD = 3.3V、 $f_{IN} = 1\text{kHz}$ 正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、BCLK = $256 \times f_S$ 、TDM 目标模式和线性相位抽取滤波器、差分交流耦合线路输入负载；测量时无滤波器，使用 Audio Precision 在 20Hz 至 20kHz 未加权带宽下测量 (除非另有说明)



交流耦合差分线路输入
图 7-2. ADC THD + N 级别与输入间的关系



差分输出，-60dBFS 输入
图 7-3. 具有 -60dBFS 输入的 ADC FFT

7.3 电源相关建议

IOVDD 和 AVDD 电源轨之间的电源序列可以按任何顺序应用。MD0 引脚应与电源一起提供，并且一旦电源稳定到建议的工作电压电平，该引脚就应该保持稳定。只有在所有其他模式引脚 (MD1 至 MD6) 也稳定后，才能启动时钟来初始化器件。

对于电源上电要求， t_1 、 t_2 和 t_3 必须至少为 2ms 才能让器件初始化内部寄存器。有关器件电源稳定至建议的工作电压电平后，该器件如何在各种模式下运行的详细信息，请参阅 [节 6.3.1](#) 部分。对于电源断电要求， t_4 、 t_5 和 t_6 必须至少为 10ms。该时序 (如图 7-4 所示) 允许器件慢慢降低录音数据的音量，关闭模拟和数字块，以及将器件置于低功耗模式。




图 7-4. 电源时序要求时序图

确保电源斜坡速率低于 $0.1V/\mu s$ ，并且断电和上电事件之间的等待时间至少为 100ms。

TAA5242 通过集成片上数字稳压器、DREG 和集成内部模拟稳压器，支持单 AVDD 电源运行。

7.4 布局

7.4.1 布局指南

每个系统设计和印刷电路板 (PCB) 布局布线都是独一无二的。必须在特定 PCB 设计的背景下仔细审查布局。但是，以下指南可以优化器件性能：

- 将散热焊盘连接至地。使用过孔布局将器件散热焊盘 (即器件正下方的区域) 连接到接地平面。该连接有助于散发器件产生的热量。
- 在 VSS 和 VSSA 之间使用相同的接地，以避免它们之间存在任何电势电压差。
- 电源的去耦电容器必须放置在靠近器件引脚的位置。
- 在 PCB 上以差分方式路由模拟差分音频信号，以获得更好的抗噪性。避免数字和模拟信号交叉，以防止出现不良串扰。
- 尽可能避免在 INxx 引脚附近运行高频时钟和控制信号。
- 必须使用外部电容器对器件内部基准电压进行滤波。将滤波电容器放置在 VREF 引脚附近以获得良好性能。
- 在为多个麦克风布线偏置或电源引线时，直接分接 MICBIAS 引脚以避免公共阻抗，从而避免麦克风之间的耦合。
- 提供从 VREF 和 MICBIAS 外部电容器接地端子到 VSS 引脚的直接连接。
- 将 MICBIAS 电容器 (具有低等效串联电阻) 放置在靠近具有最小引线阻抗的器件处。
- 使用接地平面为器件和去耦电容器之间的电源和信号电流提供最低阻抗。将器件正下方的区域视为器件的中心接地区域，所有器件接地必须直接连接到该区域。

7.4.2 布局示例




图 7-5. 示例布局

8 器件和文档支持

8.1 文档支持

8.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI) , [TAX5x42EVM-K 硬件控制评估模块 用户指南](#)

8.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (January 2024) to Revision A (April 2024)	Page
• 将器件状态更新为量产数据。	1

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TAA5242IRGER	Active	Production	VQFN (RGE) 24	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TAA5242
TAA5242IRGER.A	Active	Production	VQFN (RGE) 24	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TAA5242

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TAA5242IRGER	VQFN	RGE	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TAA5242IRGER	VQFN	RGE	24	3000	367.0	367.0	35.0

GENERIC PACKAGE VIEW

RGE 24

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4204104/H

RGE0024R

PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK-NO LEAD



4225246/A 08/2019

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

VQFN - 1 mm max height

RGE0024R


PLASTIC QUAD FLATPACK-NO LEAD



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE: 15X



4225246/A 08/2019

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK-NO LEAD

RGE0024R



SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
80% PRINTED COVERAGE BY AREA
SCALE: 15X

4225246/A 08/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月