

RES11A 1kΩ 输入匹配薄膜电阻分压器

1 特性

- 宽温度范围：-40°C 至 +125°C
- 高比率匹配精度：±0.05 % (最大值)
- 低温漂：±2ppm/°C TCR (最大值)

2 应用

- 精密分压器、精密电平转换
- 增益和衰减放大器
- 具有高 CMRR 的差分放大器
- 具有高增益精度的分立式仪表放大器
- 具有高增益精度的全差分放大器
- 精确比较器阈值设置

3 说明

RES11A 是一款匹配电阻分压器对，采用德州仪器 (TI) 的现代、高性能模拟 CMOS 工艺和薄膜 SiCr。该器件具有 1kΩ 的标称输入电阻，可实现低热噪声和电流噪声，并提供多种标称比率以满足各种系统需求。只需将器件放置位置旋转 180°，即可使用采用反相增益配置的 RES11A。此功能支持布局重复使用并提高了分立式仪表、差分放大器等应用的灵活性。

RES11A 系列具有高比率匹配精度，所测量的每个分压器的比率在标称的 ±120ppm (典型值) 内。该精度可在整个温度范围内保持不变，最大比率偏移仅为 ±2ppm/°C。此外，器件的偏置长期稳定性已通过全面的表征得到证明。

RES11A 额定温度范围为 -40°C 至 +125°C。该器件采用 8 引脚 SOT-23-THIN 封装，封装尺寸为 2.9mm×1.6mm (封装尺寸为标称值，不包括引脚)。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
RES11A	DDF (SOT-23-THIN, 8)	2.9mm × 2.8mm


(1) 有关更多信息，请参阅节 11。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。


器件信息

器件型号	标称比率
RES11A10	1:1
RES11A15 ⁽¹⁾	1:1.5
RES11A16 ⁽¹⁾	1:1.667
RES11A20 ⁽¹⁾	1:2
RES11A25 ⁽¹⁾	1:2.5
RES11A30 ⁽¹⁾	1:3
RES11A40	1:4
RES11A50 ⁽¹⁾	1:5
RES11A90	1:9
RES11A00	1:10

(1) 预发布信息 (非预告信息)。



功能方框图



出色的比率匹配可实现最佳 CMRR



内容

1 特性	1	7.4 器件功能模式.....	18
2 应用	1	8 应用和实施	19
3 说明	1	8.1 应用信息.....	19
4 引脚配置和功能	3	8.2 典型应用.....	23
5 规格	4	8.3 电源相关建议.....	26
5.1 绝对最大额定值.....	4	8.4 布局.....	26
5.2 ESD 等级.....	4	9 器件和文档支持	29
5.3 建议运行条件.....	5	9.1 器件支持.....	29
5.4 热性能信息.....	5	9.2 文档支持.....	30
5.5 电气特性.....	6	9.3 接收文档更新通知.....	30
5.6 典型特性.....	9	9.4 支持资源.....	30
6 参数测量信息	13	9.5 商标.....	30
6.1 直流测量配置.....	13	9.6 静电放电警告.....	30
6.2 交流测量配置.....	14	9.7 术语表.....	30
7 详细说明	15	10 修订历史记录	30
7.1 概述.....	15	11 机械、封装和可订购信息	30
7.2 功能方框图.....	15	11.1 卷带封装信息.....	31
7.3 特性说明.....	15	11.2 机械数据.....	33

4 引脚配置和功能




图 4-1. DDF 封装，8 引脚 SOT-23-THN (顶视图)

表 4-1. 引脚功能

引脚		类型	说明
名称	编号		
GND/SUB	4, 8	接地	基板偏置连接。仅偏置一个 GND/SUB 引脚。使另一个 GND/SUB 引脚悬空，防止通过基板形成电流返回路径。另请参阅节 7.4。
RG1	3	输入	分压器 1 的增益电阻连接
RG2	5	输入	分压器 2 的增益电阻连接
RIN1	1	输入	分压器 1 的输入电阻连接
RIN2	7	输入	分压器 2 的输入电阻连接
RMID1	2	输出	分压器 1 的中心抽头
RMID2	6	输出	分压器 2 的中心抽头

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

			最小值	最大值	单位
V_{CM}	最大共模电压（任意引脚至 GND/SUB）			±135	V
ΔV_{DMAX}	每个分压器的最大瞬时过载电压（RINx 引脚至 RGx 引脚） ⁽²⁾	RES11A10		±77.0	V
		RES11A15		±64.2	
		RES11A16		±63.0	
		RES11A20		±57.8	
		RES11A25		±89.9	
		RES11A30		±102.7	
		RES11A40		±96.3	
		RES11A50		±94.6	
		RES11A90		±128.4	
		RES11A00		±135	
T_A	环境温度		-55	150	°C
T_J	结温		-55	150	°C
T_{stg}	贮存温度		-55	175	°C

(1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

(2) 瞬态条件下允许的最大瞬时电压。避免在这些电压电平下持续工作，因为所造成的自发热会导致 T_J 超过 150°C。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±1200	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±2000	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

			最小值	标称值	最大值	单位
	最大共模电压（任意引脚至 GND/SUB）				±120	V
	通过 R_{INx} 的最大持续电流（ R_{INx} 引脚至 $RMIDx$ 引脚， $T_A = 25^\circ\text{C}$ 下 10 年） ⁽¹⁾	RES11A10		±8.93	±12.2	mA
		RES11A15		±8.93	±12.2	
		RES11A16		±8.93	±12.5	
		RES11A20		±8.93	±12.2	
		RES11A25		±7.44	±10.2	
		RES11A30		±8.93	±12.2	
		RES11A40		±8.93	±12.2	
		RES11A50		±8.93	±12.5	
		RES11A90		±8.93	±12.2	
		RES11A00		±7.44	±10.2	
	通过 R_{Gx} 的最大持续电流（ R_{Gx} 引脚至 $RMIDx$ 引脚， $T_A = 25^\circ\text{C}$ 下 10 年） ⁽¹⁾	RES11A10		±8.93	±12.2	mA
		RES11A15		±5.95	±8.14	
		RES11A16		±5.36	±7.49	
		RES11A20		±4.47	±6.11	
		RES11A25		±5.95	±8.14	
		RES11A30		±5.95	±8.14	
		RES11A40		±4.47	±6.11	
		RES11A50		±3.57	±5.00	
		RES11A90		±2.98	±4.07	
		RES11A00		±2.98	±4.07	
T_A	环境温度		-40		125	$^\circ\text{C}$

(1) 假设 $R_{\theta JA} = 156.2^\circ\text{C/W}$ 。适用于在单个分压器或两个分压器两端施加指定电流的情况。如需在静态直流偏置下长期使用，请保持电流小于或等于标称值。如需在动态条件下长期使用，请保持均方根电流小于或等于最大值。遵守绝对最大额定值中的限制。

5.4 热性能信息

热指标 ⁽¹⁾		RES11A	单位
		DDF (SOT-23-THIN)	
		8 引脚	
$R_{\theta JA}$	结至环境热阻	156.2	$^\circ\text{C/W}$
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	77.0	$^\circ\text{C/W}$
$R_{\theta JB}$	结至电路板热阻	73.7	$^\circ\text{C/W}$
Ψ_{JT}	结至顶部特征参数	4.5	$^\circ\text{C/W}$
Ψ_{JB}	结至电路板特征参数	73.5	$^\circ\text{C/W}$
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	$^\circ\text{C/W}$

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.5 电气特性

$T_A = 25^\circ\text{C}$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
初始电阻							
G _{nom}	标称比率 (R _{Gx} /R _{INx})	RES11A10		1		V/V	
		RES11A15		1.5			
		RES11A16		1.667			
		RES11A20		2			
		RES11A25		2.5			
		RES11A30		3			
		RES11A40		4			
		RES11A50		5			
		RES11A90		9			
		RES11A00		10			
t _{D1}	分压器 1 的比率容差 ⁽¹⁾	(R _{G1} /R _{IN1})/G _{nom} - 1	RES11A10	±500		ppm	
			RES11A15	±500			
			RES11A16	±500			
			RES11A20	±500			
			RES11A25	±500			
			RES11A30	±500			
			RES11A40	±120	±500		
			RES11A50	±500			
			RES11A90	±500			
			RES11A00	±500			
	分压器 1 的分压电路容差	(1 + G _{nom}) × (R _{IN1} /(R _{IN1} + R _{G1})) - 1	RES11A10	±500		ppm	
			RES11A15	±500			
			RES11A16	±500			
			RES11A20	±500			
			RES11A25	±500			
			RES11A30	±500			
			RES11A40	±100	±500		
			RES11A50	±500			
			RES11A90	±500			
			RES11A00	±500			
t _{D2}	分压器 2 的比率容差 ⁽¹⁾	(R _{G2} /R _{IN2})/G _{nom} - 1	RES11A10	±500		ppm	
			RES11A15	±500			
			RES11A16	±500			
			RES11A20	±500			
			RES11A25	±500			
			RES11A30	±500			
			RES11A40	±120	±500		
			RES11A50	±500			
			RES11A90	±500			
			RES11A00	±500			

5.5 电气特性 (续)

T_A = 25°C (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
	分压器 2 的分压电路容差	$(1 + G_{nom}) \times (R_{IN2}/(R_{IN2} + R_{G2})) - 1$	RES11A10			±500	ppm
			RES11A15			±500	
			RES11A16			±500	
			RES11A20			±500	
			RES11A25			±500	
			RES11A30			±500	
			RES11A40		±100	±500	
			RES11A50			±500	
			RES11A90			±500	
			RES11A00			±500	
t _M	分压器 1 和 2 的匹配容差	t _{D2} - t _{D1}	RES11A10			±1000	ppm
			RES11A15			±1000	
			RES11A16			±1000	
			RES11A20			±1000	
			RES11A25			±1000	
			RES11A30			±1000	
			RES11A40		±85	±1000	
			RES11A50			±1000	
			RES11A90			±1000	
			RES11A00			±1000	
t _{abs}	绝对容差 (每电阻) ⁽²⁾	(R _x /R _{xnom}) - 1 ⁽³⁾			±2	±12	%
	绝对容差范围	MAX (t _{abs} RIN1, t _{abs} RG1, t _{abs} RIN2, t _{abs} RG2) - MIN (t _{abs} RIN1, t _{abs} RG1, t _{abs} RIN2, t _{abs} RG2)			±235		ppm
电阻漂移							
	电阻的绝对温度系数 (每电阻) ⁽⁴⁾	(ΔR _x /R _{x(25°C)})/ΔT _A	T _A = -40°C 至 +125°C		±18		ppm/°C
	电阻的分压器温度系数 (每分压器) ⁽⁴⁾	Δt _{Dx} /ΔT _A	T _A = -40°C 至 +125°C		-0.2	±2	ppm/°C
TCR	电阻的匹配温度系数 ⁽⁴⁾	Δt _M /ΔT _A	T _A = -40°C 至 +125°C		±0.05		ppm/°C
	电阻的绝对电压系数 (每电阻) ⁽²⁾ ⁽⁴⁾	ΔR _{INx} /ΔV _{RINx}	V _{RINx} = 0V 至 V _{RINx} = 40V		±0.02		Ω/V
		ΔR _{Gx} /(ΔV _{RGx} × G _{nom})	V _{RGx} = 0V 至 V _{RGx} = 40V		±0.02		
	电阻的分压器电压系数 (每分压器) ⁽⁴⁾	Δt _{Dx} /ΔV _{Dx}	V _{Dx} = 0V 至 V _{Dx} = 40V		±2		ppm/V
VCR	电阻的匹配电压系数 ⁽⁴⁾	(Δt _{D2} - Δt _{D1})/ΔV _{Dx}	V _{Dx} = 0V 至 V _{Dx} = 40V		±0.5		ppm/V
阻抗							
C _{IN}	引脚电容 ⁽⁴⁾	RINx 至 GND/SUB			2.2		pF
		RGx 至 GND/SUB			1.6		
		RMIDx 至 GND/SUB			3.3		
	串扰 (RMID1 至 RMID2) ⁽⁴⁾	基板偏置到 GND	f = 10kHz		-100		dB
			f = 1MHz		-64		
		基板悬空	f = 10kHz		-98		
			f = 1MHz		-56		

5.5 电气特性 (续)

T_A = 25°C (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
	-3dB 带宽 ⁽⁴⁾	基板偏置到 GND	35			MHz
		基板悬空	40			
CMRR	共模抑制比 ⁽⁵⁾	RES11A10	66.0			dB
		RES11A15	68.0			
		RES11A16	68.5			
		RES11A20	69.5			
		RES11A25	70.9			
		RES11A30	72.0			
		RES11A40	74.0	95.4		
		RES11A50	75.6			
		RES11A90	80.0			
		RES11A00	80.8			

- (1) R_{G1}/R_{IN1} 或 R_{G2}/R_{IN2} 与标称比率的关系。
- (2) R_{G1}、R_{IN1}、R_{G2} 或 R_{IN2} 与标称电阻的关系。
- (3) 规格是该表达式的结果，以百分比 (乘以 100%) 的形式给出。
- (4) 根据特征确定。
- (5) 规格是在差分放大器配置中实现且采用理想运算放大器时计算出的 CMRR，使得共模误差仅来自电阻网络。有关更多信息，请参阅 [使用精密匹配电阻分压器对优化差分放大器电路中的 CMRR 应用手册](#)。对频率的影响不包括在内。如果电路配置为衰减增益，该结果会相应地改变。

5.6 典型特性

$T_A = 25^\circ\text{C}$ (除非另有说明)




图 5-1. t_{D1} 分布




图 5-2. t_{D2} 分布




图 5-3. t_M 分布




图 5-4. 绝对容差范围分布




图 5-5. 最大功耗




图 5-6. $R_{x2} - R_{x1}$ 与温度间的关系

5.6 典型特性 (续)

$T_A = 25^\circ\text{C}$ (除非另有说明)




图 5-7. R_{INx} 与温度间的关系




图 5-8. R_{Gx} 与温度间的关系




图 5-9. t_{D1} 与温度间的关系




图 5-10. t_{D2} 与温度间的关系




图 5-11. t_{D1} 漂移分布




图 5-12. t_{D2} 漂移分布

5.6 典型特性 (续)

$T_A = 25^\circ\text{C}$ (除非另有说明)




图 5-13. t_M 与温度间的关系




图 5-14. t_M 漂移分布

n = 95




图 5-15. R_{INx} 与偏置间的关系




图 5-16. R_{Gx} 与偏置间的关系




图 5-17. R_{INx} 实际值与预期值失配误差与偏置间的关系




图 5-18. R_{Gx} 实际值与预期值失配误差与偏置间的关系

5.6 典型特性 (续)

$T_A = 25^\circ\text{C}$ (除非另有说明)




图 5-19. t_{Dx} 与偏置间的关系




图 5-20. t_M 与偏置间的关系




图 5-21. 带宽与频率间的关系, R_{INx}




图 5-22. 带宽与频率间的关系, R_{Gx}




图 5-23. 串扰与频率间的关系




图 5-24. CMRR 与频率之间的关系

6 参数测量信息

6.1 直流测量配置

图 6-1 展示了一个用于直流测量的电路配置示例。电压 V_{Dx} 表示给定分压器两端的电压，如分压器 1 的 V_{D1} 。电压 V_{Rx} 表示给定电阻两端的电压，如 V_{RIN1} 代表 R_{IN1} 的电压， V_{RG1} 代表 R_{G1} 的电压。




图 6-1. 分压器 1 的直流测量术语

当使用 RES11A 来设置运算放大器的增益时（如图 6-2 所示），分压器中的电阻比率会根据 $G = R_G/R_{IN}$ 来设置放大器增益。分立式差分放大器和仪表放大器电路是这种比例式应用场景的变体。比率容差的典型及最大参数值（ t_{D1} 、 t_{D2} ）用 R_{Gx}/R_{INx} 表示，以便简化这些电路的计算。

但是，RES11A 的另一个有效应用场景是简单分压器，在这种用途中，中点电压 V_{MID} 等于输入电压 V_D 乘以 $R_G/(R_{IN} + R_G)$ ，或者乘以 $R_{IN}/(R_{IN} + R_G)$ ，如图 6-3 所示。提供了这些分压器电路的比率容差典型参数值和最大参数值，以 $R_{INx}/(R_{INx} + R_{Gx})$ 表示。




图 6-2. 放大器增益电路




图 6-3. 分压器电路

图 6-4 展示了用于 CMRR 计算的电路配置。对于没有失调电压且具有无限 CMRR 的理想放大器，有效电路 CMRR 完全取决于电阻的匹配。有关更多信息，请参阅节 8.1.1.1 和 [使用精密匹配电阻分压器对优化差分放大器电路中的 CMRR 应用手册](#)。




图 6-4. CMRR 计算参考原理图

6.2 交流测量配置

图 6-5 展示了用于电容测量的电路配置。对于 RES11A，使用了 $1\text{M}\Omega$ R_{KNOWN} 电阻和 10pF C_{KNOWN} 电容。该电路会创建一个阻抗分压器；得出的增益与频率关系用于计算与被测电阻（在本例中为 R_{IN1} ）并联的寄生电容。为了将电路板寄生效应考虑在内，使用了空测试座进行校准。扫描交流电源，从 100Hz 扫描至 50MHz 。




图 6-5. 电容测量参考原理图

图 6-6 展示了用于带宽测量的电路配置。扫描交流电源，从 100kHz 扫描至 500MHz 。




图 6-6. 带宽测量参考原理图

图 6-7 展示了用于串扰测量的电路配置。扫描交流电源，从 100Hz 扫描至 100MHz 。





图 6-7. 串扰测量参考原理图

7 详细说明

7.1 概述

RES11A 由四个精密薄膜 SiCr 电阻组成，它们排列成两个匹配的分压器。该器件具有两个输入电阻 R_{IN1} 和 R_{IN2} ，二者标称值均为 $1k\Omega$ 。该器件还具有两个增益电阻 R_{G1} 和 R_{G2} ，它们的值取决于标称比率 (R_{Gx}/R_{INx})，即相关 RES11A 的标称比率。这些电阻的排列方式是， R_{IN1} 和 R_{G1} 串联组成第一个分压器， R_{IN2} 和 R_{G2} 串联组成第二个分压器。此外还提供两个 GND 引脚以偏置器件基板。

7.2 功能方框图



7.3 特性说明

7.3.1 比例匹配

RES11A 的电阻通过以下公式来描述：

$$R_{IN1} = R_{INnom} \times (1+t_{abs}) = R_{INnom} \times (1+t_{RIN1}) \times (1+t_{SiCr}) \quad (1)$$

$$R_{IN2} = R_{INnom} \times (1+t_{RIN2}) \times (1+t_{SiCr}) \quad (2)$$

$$R_{G1} = R_{Gnom} \times (1+t_{RG1}) \times (1+t_{SiCr}) \quad (3)$$

$$R_{G2} = R_{Gnom} \times (1+t_{RG2}) \times (1+t_{SiCr}) \quad (4)$$

R_{INnom} 和 R_{Gnom} 是每个电阻的标称值。参数 t_{abs} 是误差项，用于描述相关 RES11A 器件的绝对容差，使得 $|t_{abs}| \leq 12\%$ 。绝对容差主要取决于 SiCr 电阻率 (t_{SiCr}) 的变化。给定 RES11A 的四个电阻呈叉指状，并且来自相同的晶圆区域；因此， t_{SiCr} 对于四个电阻中的每一个来说实际上相同，但 t_{SiCr} 因器件而异。以下示例显示，当从比例角度考虑每个分压器时，这些误差项会消失。参数 t_{Rx} 是误差项，用于描述给定 RES11A 器件每个电阻的剩余有效容差（在考虑通用 t_{SiCr} 之后）。

$$\frac{R_{Gx}}{R_{INx}} = \frac{R_{Gnom} \times (1+t_{RGx}) \times (1+t_{SiCr})}{R_{INnom} \times (1+t_{RINx}) \times (1+t_{SiCr})} = \frac{R_{Gnom} \times (1+t_{RGx})}{R_{INnom} \times (1+t_{RINx})} = G_{nom} \times \frac{(1+t_{RGx})}{(1+t_{RINx})} = G_x \quad (5)$$

$$\frac{R_{INx}}{R_{INx} + R_{Gx}} = \frac{R_{INnom} \times (1+t_{RINx}) \times (1+t_{SiCr})}{R_{INnom} \times (1+t_{RINx}) \times (1+t_{SiCr}) + R_{Gnom} \times (1+t_{RGx}) \times (1+t_{SiCr})} = \frac{R_{INnom} \times (1+t_{RINx})}{R_{INnom} \times (1+t_{RINx}) + R_{Gnom} \times (1+t_{RGx})} \quad (6)$$

RES11A 的规定最大分压器分压比容差为 0.05%，这意味着实际分压器比率 G_x 和标称比率 G_{nom} （给定分压器 x ）之间的关系描述如下：

$$G_x = G_{nom} \times (1+t_{Dx}) \quad (7)$$

使得 $t_{Dx} \leq 0.05\%$ 。由于在最终测试阶段时会剔除所有不符合这些标准的器件，因此这些公式可以与方程式 5 一起用来证明 t_{Rx} 的有效界限。因此，尽管器件的绝对端到端容差界限为 $\pm 12\%$ ，但每个电阻的有效误差容差（对于比率应用）大约在 $\pm 0.025\%$ 范围内（最坏情况 t_{Rx} ）。

RES11A 的规定最大分压器匹配容差为 0.1%，这意味着分压器 1 的比率 (G_1) 和分压器 2 的比率 (G_2) 描述如下：

$$t_M = t_{D2} - t_{D1} = \frac{G_2 - G_1}{G_{nom}} \quad (8)$$

根据定义， $|t_M| \leq 0.1\%$ 。同样，前面的公式将 t_M 与参数 t_{DX} 和 t_{RX} 相关联。由于两个分压器呈叉指状，因此 t_M 的实际典型幅度明显低于此最大值，具体取决于特定的 RES11A 器件。在实现差分放大器电路时，此值用于计算共模抑制比 (CMRR)。例如，典型的 t_M (RES11A40 的典型值) 大约为 85ppm，而典型 CMRR 为 95.4dB。

7.3.2 比例漂移

RES11A 的比例匹配不仅对初始条件有益，而且在考虑参数漂移时也有益。就绝对值而言，必须分别考虑各个电阻，而就匹配而言，则必须考虑电阻相互之间的比例。每个电阻的绝对温度系数表现出很强的相关性，其中 R_{IN1} 的系数与 R_{IN2} 的系数相当， R_{G1} 的系数与 R_{G2} 的系数相当。每个 R_G 的绝对温度系数 (以 $\Omega/^\circ\text{C}$ 为单位) 大约为相似 R_{IN} 绝对温度系数的 G_{nom} 倍；因此，每个电阻的标准化绝对温度系数 (以 ppm/ $^\circ\text{C}$ 为单位) 大致相同。



由于 RES11A 的电阻呈叉指状，并且占用的空间很小，因此器件的芯片温度对于四个电阻器中的每一个来说实际上是相同的。随着温度的变化，每个电阻都会经历相似的温升。由于电阻具有非常相似的温度系数，因此 R_G 与 R_{IN} 的比率得以很好地保持。例如，RES11A40 的典型绝对温度系数约为 18ppm/ $^\circ\text{C}$ (R_{IN} 或 R_G 的温度系数)。当从比例角度考虑时， t_{D1} 或 t_{D2} 的典型温度系数为 -0.2ppm/ $^\circ\text{C}$ ， t_M 的温度系数为 0.05ppm/ $^\circ\text{C}$ 。

7.3.3 可预测电压系数


RES11A 的电压系数几乎完全与自发热有关，此时器件中的耗散功率会导致芯片温度升高。如前所述，这种温升的共性会导致每个电阻中发生相似的转换，使得分压器比率得以很好地保持。

通过在电阻器或分压器 R 两端施加电压 V ，会造成相应的功率耗散 $P = V^2/R$ ，表现为器件芯片中的热量。这些热量会导致结温局部增加，进而造成前面在温度系数背景下讨论过的相同参数转换。TCR 指定为环境温度的函数；因此，应使用有效的结至环境热阻来确定有效温升，并计算标称或预期转换。

$$R_{\text{预期}} = \frac{V_R^2}{R} \times R_{\theta JA \text{ 有效}} \times TCR_{\text{abs}} \times R \quad (9)$$



R 预期值与 R 实际值之间的差异描述了 R 的实际值与预期值不匹配错误，这源自对电压系数产生的非温度相关影响。与对数放大器的对数一致性误差或 ADC 的积分非线性误差类似，该误差描述了实际器件行为与可预测行为之间的偏差。虽然转换的绝对幅度有所不同，但斜率或趋势可以预测。



低偏置下 R 的测量值（通过提供非常小的电流来测量）与 R 实际值用来计算电阻的有效电压系数。

$$\text{电压系数 } (\Omega/V) = \frac{R_{\text{偏置}} - R_{\text{初始版本}}}{V_{\text{bias}}} \quad (10)$$

对每个 R_x 、 t_{D1} 、 t_{D2} 和 t_M 重复此操作，计算与每个参数相关的电压系数。例如，RES11A40 的典型绝对电压系数约为 $0.02\Omega/V$ (R_{IN} 或 R_G 的电压系数)。当从比例角度考虑时， t_{D1} 或 t_{D2} 的典型电压系数为 $2\text{ppm}/V$ ， t_M 的电压系数为 $0.5\text{ppm}/V$ 。

7.3.4 超低噪声

电阻中的噪声可在两个单独的区域中进行评估：低频闪烁噪声和宽带热噪声。对于需要频率低于 100Hz 的信号增益的系统，闪烁（或 $1/f$ 噪声）非常重要。在大于 1kHz 的区域中，通常以热噪声为主，该噪声会随着电阻幅度的增加而增加。噪声被建模为与电阻串联的电压源。

对于诸如 RES11A 等电阻分压器，在两个电阻器 (R_{IN} 和 R_G) 的中心抽头位置测量的热噪声等同于值为 $R_{IN} \parallel R_G$ 的电阻的热噪声：

$$e_N = \sqrt{(4k_B T R)} \quad (11)$$

其中：

- e_N 是以 $\text{nV}/\sqrt{\text{Hz}}$ 为单位的热噪声密度
- T 是以开尔文 (K) 为单位的绝对温度
- k_B 是玻尔兹曼常数， $1.381 \times 10^{-23} \text{ J/K}$
- $R = R_{IN} \parallel R_G$

例如，对于 25°C 下的 RES11A40：

$$e_N = \sqrt{(4k_B T R)} = \sqrt{4 \times 1.38E^{-23} \frac{\text{J}}{\text{K}} \times 278 \text{ K} \times (1 \text{ k}\Omega \parallel 4 \text{ k}\Omega)} = 3.5 \text{ nV}/\sqrt{\text{Hz}} \quad (12)$$

7.4 器件功能模式

RES11A 通常与两个独立偏置电阻分压器搭配使用。 R_{IN1} 和 R_{G1} 串联组成电阻分压器，同时 R_{IN2} 和 R_{G2} 串联形成另一个分压器。不过，这两个分压器不必分开使用。这些电阻可以像任何其他电阻一样串联或并联。

使用两个 GND 引脚中的一个来偏置器件基板。将基板连接到信号接地或类似的低阻抗偏置点或平面，以获得最佳的噪声抑制效果。虽然器件上有两个 GND/SUB 连接引脚，但只将其中一个连接到接地平面。两个 GND 引脚在内部通过基板连接，不用于传导大电流。一次仅连接一个 GND 引脚，使另一个引脚悬空，防止通过基板形成电流返回路径。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

8.1.1 分立式差分放大器

RES11A 通常用于实现简单的差分放大器。与使用失配分立式电阻的类似实现相比，两个电阻分压器之间的比例匹配可以提高电路的 CMRR 性能和增益漂移。图 8-1 展示了基本电路。

$$V_{OUT} = (V_{IN+} - V_{IN-}) \times \left(\frac{R_G}{R_{IN}} \right) + V_{REF} \quad (13)$$




图 8-1. 使用 RES11A 的分立式差分放大器

8.1.1.1 差分放大器共模抑制分析

在这种简单差分放大器配置中，标称 CMRR 计算如下：

$$CMRR = 20 \times \log_{10} \left(\left| \frac{A_D}{A_{CM}} \right| \right) \quad (14)$$

A_D 项是电路的差分增益，而 A_{CM} 项是电路的共模增益。它们定义如下：

$$A_D \times = \frac{V_{OUT}}{V_D} = 0.5 \times \frac{\left(\frac{R_{G1}}{R_{G1} + R_{IN1}} \right) + \left(\frac{R_{G2}}{R_{G2} + R_{IN2}} \right)}{\left(\frac{R_{IN2}}{R_{G2} + R_{IN2}} \right)} \quad (15)$$

$$A_{CM} = \frac{V_{OUT}}{V_{CM}} = \frac{\left(\frac{R_{G1}}{R_{G1} + R_{IN1}} \right) - \left(\frac{R_{G2}}{R_{G2} + R_{IN2}} \right)}{\left(\frac{R_{IN2}}{R_{G2} + R_{IN2}} \right)} \quad (16)$$

因此，

$$CMRR = 20 \times \log_{10} \left(\left| 2 \times \frac{R_{G1} \times (R_{IN2} + R_{G2}) - R_{G2} \times (R_{IN1} + R_{G1})}{R_{G1} \times (R_{IN2} + R_{G2}) + R_{G2} \times (R_{IN1} + R_{G1})} \right| \right) \quad (17)$$

假设在分压器匹配最不平衡的最坏情况下，当使用节 7.3.1 中给出的定义对此表达式进行求值时，

$$CMRR = 20 \times \log_{10} \left(\left| \frac{G_{nom} + 1 + t_{Rx}^2 (1 - G_{nom})}{4 \times t_{Rx}} \right| \right) \quad (18)$$

因为 $t_{Rx}^2 \ll 1$ ，所以最坏情况下 CMRR 近似为

$$CMRR = 20 \times \log_{10} \left(\left| \frac{G_{nom} + 1}{4 \times t_{Rx}} \right| \right) \quad (19)$$

根据定义，参数 t_M 用于描述有效误差，对于不匹配分压器网络，该误差原本等于 $4 \times t_x$ ，因此可以使用 t_M 的最大值计算相同的最坏情况结果。同样， t_M 的典型值可用于近似得出典型的 CMRR。

$$CMRR = 20 \times \log_{10} \left(\left| \frac{G_{nom} + 1}{t_M} \right| \right) \quad (20)$$

例如， $G = 4$ 的 RES11A40 器件的最坏情况 CMRR 约为 74.0dB，而典型 CMRR 约为 95.4dB。相比之下，当实现采用失配 0.1% 容差电阻的相当 $G = 4$ 差分放大器时，最坏情况 CMRR 约为 62dB。

在差分放大器配置中，运算放大器的 CMRR 也会造成误差。根据以下公式，运算放大器 CMRR 与电阻网络的 CMRR 并行考虑：

$$\frac{1}{CMRR_{TOTAL}} = \frac{1}{CMRR_{AMP}} + \frac{1}{CMRR_{电阻器}} \quad (21)$$

额外的分压器端到端电阻不匹配会降低差分放大器的有效 CMRR。虽然 RES11A 的低绝对容差范围（235ppm 典型值）有助于减少这些问题，但寄生引线电阻可能会导致额外的不匹配，进而影响 CMRR 规格。这里提供了各种有意阻抗失配下，RES11A40 和 OPA210 差分放大器实现的基准测试结果。




图 8-2. 输入阻抗失配对共模抑制比的影响

8.1.2 分立式仪表放大器

RES11A 可以与双通道运算放大器配合使用，从而实现一种分立式仪表放大器 (INA)。与使用失配分立式电阻的类似实现相比，两个电阻分压器之间的比例匹配可以提高电路的 CMRR 性能，最终产生更好的过温和过老化增益漂移特性。当需要高输入阻抗和低偏置电流时，如在测量桥式传感器时，通常使用 INA 而不是差分放大器。

分立式 INA 通常配置为差分输入差分输出电路，如图 8-3 所示。虽然未显示，但在需要时，可使用额外的分立式差分放大器级（需要第二个 RES11A 和另一个运算放大器通道），以便将差分输出电压转换为单端电压（例如，驱动单端 ADC 时）。这个额外级还可以添加额外的失调电压并提供额外增益，从而有效地模拟常见的三放大器 INA 架构。

$$V_{OUT+} - V_{OUT-} = (V_{IN+} - V_{IN-}) \times \left(1 + \frac{R_G}{R_{IN}} \right) \quad (22)$$




图 8-3. 使用 RES11A 的差分输入、差分输出仪表放大器

较不常见的是，可以将分立式 INA 实现为差分输入、单端输出电路，如图 8-4 所示。这种拓扑可保持高输入阻抗，允许施加失调电压，无需第三个放大器通道即可提供单端输出。失调电压必须由低阻抗源驱动，如基准缓冲器。在设计分立 INA 时，请仔细考虑电路设计过程中所用放大器的输出摆幅和输入共模范围限制。

$$V_{OUT} = (V_{IN+} - V_{IN-}) \times \left(1 + \frac{R_G}{R_{IN}} \right) + V_{REF} \quad (23)$$




图 8-4. 使用 RES11A 的差分输入、单端输出仪表放大器

8.1.2.1 仪表放大器共模抑制分析

图 8-3 显示的差分输入、差分输出仪表放大器具有共模增益 $A_{CM} = 1V/V$ 。差分增益描述如下（假设使用理想的放大器）：

$$A_D = \frac{R_{G1} + R_{G2}}{R_{IN1} + R_{IN2}} + 1 = G_{nom} \times \frac{(1 \pm t_{RG1}) + (1 \pm t_{RG2})}{(1 \pm t_{RIN1}) + (1 \pm t_{RIN2})} + 1 \quad (24)$$

由于差分增益最低时会发生最坏情况级 CMRR，并且共模增益为单位增益，因此最小 CMRR 计算如下：

$$\frac{A_D}{A_{CM}} = G_{nom} \times \frac{(1 - t_{RG1}) + (1 - t_{RG2})}{(1 + t_{RIN1}) + (1 + t_{RIN2})} + 1 = G_{nom} \times \frac{1.9995}{2.0005} + 1 \quad (25)$$

例如，对于采用 RES11A90 的仪表放大器，最坏情况 CMRR 为：

$$\frac{A_D}{A_{CM}} = G_{nom} \times \frac{(1 - t_{RG1}) + (1 - t_{RG2})}{(1 + t_{RIN1}) + (1 + t_{RIN2})} + 1 = 9V/V \times \frac{1.9995}{2.0005} + 1 = 9.9955V/V \quad (26)$$

8.1.3 全差分放大器

RES11A 可用于设置全差分放大器（如 THP210）的增益。与使用失配分立式电阻的类似实现相比，两个电阻分压器之间的比例匹配会为电路带来更高的增益匹配和 CMRR 性能。

图 8-5 展示了一个驱动差分 ADC 的全差分放大器通用原理图表示，其中使用了 RES11A 来设置放大器增益。

$$V_{OUT+} - V_{OUT-} = (V_{IN+} - V_{IN-}) \times \left(\frac{R_G}{R_{IN}} \right) \quad (27)$$




图 8-5. 使用 RES11A 的全差分放大器增益设置

8.2 典型应用

8.2.1 共模转换输入级

RES11A 可用于在仪表放大器 (INA) 的高阻抗输入端实现共模衰减器。这种配置可以扩展可用信号范围，只是要遵守每个电阻分压器的最大差分电压限制。

图 8-6 展示了高侧电流检测电路的一个示例，在该电路中，检测电阻两端产生了一个差分电压 V_{SHUNT} 和过高的共模电压 V_{CM} 。 V_{REF} 用于将输入共模电压 V_{MID1} 和 V_{MID2} 转换为 INA 指定输入共模范围内的电平。放大器输出 V_{OUT} 是 V_{SHUNT} 的缩放函数，名义上使得以下结果成立：

$$V_{OUT} = V_{SHUNT} \times \left(\frac{R_{IN}}{R_G + R_{IN} + R_{EQUIV}} \right) \quad (28)$$

V_{OUT} 可通过 INA 级进一步增加，从而最大限度利用下游 ADC 的有效分辨率。在实践中， R_{EQUIV} 可选；但是，如果 $R_{EQUIV} = R_{SHUNT}$ ，则该电阻将均衡 V_{CM} 与每个 INA 高阻抗输入之间的标称阻抗，从而提高 CMRR 性能。选择输入偏置电流 I_{B1} 和 $I_{B2} \ll I_{STATIC1}$ 和 $I_{STATIC2}$ 的 INA，如 [INA333](#) 或 [INA823](#)。选择具有足够高分压器串联电阻的 RES11A 器件，使得 $I_{STATIC1}$ 和 $I_{STATIC2} \ll I_{LOAD}$ 。




图 8-6. RES11A 共模转换电路

要获得所需的标称输入共模电压 $V_{MID1TARGET}$ ，请按如下所示设置 V_{REF} ：

$$V_{REF} = V_{MID1TARGET} \times \left(\frac{R_G + R_{IN} + R_{EQUIV}}{R_G + R_{EQUIV}} \right) - V_{CM} \times \left(\frac{R_G + R_{IN} + R_{EQUIV}}{R_G + R_{EQUIV}} - 1 \right) \quad (29)$$

8.2.1.1 设计要求

请考虑一种电平转换应用，在该应用中，必须通过 3.3V 放大器和 ADC，测量来自 18V 电源轨的高侧电流分流。

参数	设计目标
输入 V_{BUS}	18V
I_{LOAD}	300mA (最大值)
R_{SHUNT}	1Ω
ADC 满标量程 (目标 V_{OUT})	3.3V
可能的 V_{REF} 电压	3.3V, 0V

8.2.1.2 详细设计过程

设计参数与上述公式一起用来选择标称目标 G 。在考虑系统中的可用 V_{REF} 电压时， $V_{\text{REF}} = 0\text{V}$ 且 $G = 9$ 结果可得出 V_{MID1} 值为 1.8V，完全处于 3.3V 轨到轨放大器（如 OPA392）的输入共模范围内。采用对应的 RES11A90 时，在 $I_{\text{LOAD}} = 300\text{mA}$ 下， I_{STATIC1} 和 I_{STATIC2} 的标称值为 1.80mA 和 1.77mA，从而得出 I_{LOAD} 的有效下限 1.77mA。为简单起见，INA 级 V_{OS} 和 I_{B} 的误差贡献忽略不计。

对于 INA 级，可以使用集成 TI 仪表放大器 (IA)。或者，可以另外使用 RES11A 器件以及一个或多个运算放大器来实现分立式方法。在本例中，IA 级由 OPA4392 的两个通道和另一个 RES11A90 (R_{IN3} 、 R_{G3} 、 R_{IN4} 和 R_{G4}) 构成。该级进而与一个差分放大器级进行级联，由第三个放大器通道和一个 RES11A00 (R_{IN5} 、 R_{G5} 、 R_{IN6} 和 R_{G6}) 构成。电平转换级增益 10^{-1} 乘以仪表放大器级增益 10，得出 V_{SHUNT} 的有效单位增益传递函数。因此，该级的差分输出电压约为 0.3V，放大器输出为 1.936V 和 1.634V。在最终差分放大器级增益 $G = 10$ 之后，共模电压下降，得到的 V_{OUT} 标称最大值为 3.0V，与 ADS7046 等单端 3.3V ADC 兼容。如果需要，OPA4392 的第四个通道可用来缓冲该输出信号，并且充当专用 ADC 驱动器。




图 8-7. 高侧电流分流共模转换电路

8.2.1.3 应用曲线




图 8-8. TINA-TI 中的电路模型




图 8-9. I_{STATIC} 的仿真结果




图 8-10. V_{MID} 的仿真结果




图 8-11. V_{OUT} 的仿真结果

8.3 电源相关建议

给定 RES11A 器件的比率决定了器件电阻分压器的最大额定差分电压。请参阅 *绝对最大额定值* 和 *建议运行条件*，分别了解瞬态及持续偏置条件下的器件特定值。请参阅图 8-12 以了解近似值，此时假设 $R_{\theta JA} = 156.2^{\circ}\text{C/W}$ ，并且两个分压器同时偏置到相同的直流电压。保持 T_J 小于绝对最大额定值 150°C 。




图 8-12. 最大建议分压器电压与环境温度间的关系

8.4 布局

8.4.1 布局指南

为了实现器件的最佳运行性能，应使用良好的印刷电路板 (PCB) 布局规范，包括：

- 通过尽可能远离电源或输出引线来布线输入引线，从而减少寄生耦合。如果这些走线不能保持分离，则敏感走线与有噪声走线垂直相交比平行更好。
- 外部元件应尽量靠近器件放置。
- 尽可能缩短输入走线的长度。切记：输入走线是电路中最敏感的部分。对于差分电路，应尽可能匹配输入引线的长度。
- 保持高阻抗输入信号远离高噪声引线。
- 确保对系统电源电压进行充分滤波。
- 在组装 PCB 板之后对其进行清洁，以获得最佳性能。
- 任何精密集成电路都可能因湿气渗入塑料封装中而出现性能变化。在执行任何 PCB 水清洁流程之后，将 PCB 组件烘干，以去除清洁时渗入器件封装中的湿气。在大多数情形下，清洗后在 85°C 下低温烘烤 30 分钟即可。
- 仅将两个 GND/SUB 引脚中的一个连接至接地平面，防止通过器件基板形成电流返回路径。使另一个 GND/SUB 引脚悬空。

8.4.2 布局示例

在以下示例中，显示 RES11A 带有 VSSOP 放大器 和 0402 尺寸去耦电容。




图 8-13. 单层差分放大器实现




图 8-14. 单层仪表放大器实现




图 8-15. 前后仪表放大器实现




图 8-16. 前后差分输出仪表放大器实现

对于 图 8-17，使用了两个 RES11A 器件（底部）和一个双通道运算放大器（顶部）。




图 8-17. 前后双差分放大器实现

9 器件和文档支持

9.1 器件支持

9.1.1 开发支持

9.1.1.1 PSpice® for TI

PSpice® for TI 是可帮助评估模拟电路性能的设计和仿真环境。在进行布局和制造之前创建子系统设计和原型解决方案，可降低开发成本并缩短上市时间。

9.1.1.2 TINA-TI™ 仿真软件 (免费下载)

TINA-TI™ 仿真软件是一款简单易用、功能强大且基于 SPICE 引擎的电路仿真程序。TINA-TI 仿真软件是 TINA™ 软件的一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 仿真软件提供所有传统的 SPICE 直流、瞬态和频域分析，以及其他设计功能。

TINA-TI 仿真软件提供全面的后处理能力，便于用户以多种方式获得结果，用户可从[设计工具和仿真网页](#)免费下载。虚拟仪器提供选择输入波形和探测电路节点、电压以及波形的能力，从而构建一个动态的快速启动工具。

备注

必须安装 TINA 软件或者 TINA-TI 软件后才能使用这些文件。请从 [TINA-TI™ 软件文件夹](#) 中下载免费的 TINA-TI 仿真软件。

9.1.1.3 TI 参考设计

TI 参考设计是由 TI 的精密模拟应用专家创建的模拟解决方案。TI 参考设计提供了许多实用电路的工作原理、组件选择、仿真、完整印刷电路板 (PCB) 电路原理图和布局布线、物料清单以及性能测量结果。TI 参考设计可在线获取，网址为 <https://www.ti.com/reference-designs>。

9.1.1.4 滤波器设计工具

[滤波器设计工具](#)是一款简单、功能强大且便于使用的有源滤波器设计程序。利用滤波设计器，用户可使用精选 TI 运算放大器和 TI 供应商合作伙伴提供的无源器件来打造理想滤波器设计方案。

[设计工具和仿真网页](#)以基于网络的工具形式提供[滤波设计工具](#)。用户通过该工具可在短时间内完成多级有源滤波器解决方案的设计、优化和仿真。

9.2 文档支持

9.2.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，[使用精密匹配电阻分压器对优化差分放大器电路中的 CMRR 应用手册](#)
- 德州仪器 (TI)，[THP210 超低失调电压、高电压、低噪声、精密、全差分放大器 数据表](#)
- 德州仪器 (TI)，[OPAx392 低失调电压、低噪声、低输入偏置电流、轨到轨 I/O、e-trim™ 精密运算放大器 数据表](#)

9.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.5 商标

TINA-TI™ and TI E2E™ are trademarks of Texas Instruments.

TINA™ is a trademark of DesignSoft, Inc.

PSpice® is a registered trademark of Cadence Design Systems, Inc.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录


注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	说明
December 2023	*	初始发行版


11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

11.1 卷带封装信息




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



器件	封装类型	封装图	引脚	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 象限
PRES11A00QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PRES11A10QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PRES11A150QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PRES11A16QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PRES11A20QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PRES11A25QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PRES11A30QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PRES11A40QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PRES11A50QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PRES11A90QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
PRES11A00QDDFRQ1	SOT-23-THIN	DFF	8	3000	201.0	185.0	35.0
PRES11A10QDDFRQ1	SOT-23-THIN	DFF	8	3000	201.0	185.0	35.0
PRES11A15QDDFRQ1	SOT-23-THIN	DFF	8	3000	201.0	185.0	35.0
PRES11A16QDDFRQ1	SOT-23-THIN	DFF	8	3000	201.0	185.0	35.0
PRES11A20QDDFRQ1	SOT-23-THIN	DFF	8	3000	201.0	185.0	35.0
PRES11A25QDDFRQ1	SOT-23-THIN	DFF	8	3000	201.0	185.0	35.0
PRES11A30QDDFRQ1	SOT-23-THIN	DFF	8	3000	201.0	185.0	35.0
PRES11A40QDDFRQ1	SOT-23-THIN	DFF	8	3000	201.0	185.0	35.0
PRES11A50QDDFRQ1	SOT-23-THIN	DFF	8	3000	201.0	185.0	35.0
PRES11A90QDDFRQ1	SOT-23-THIN	DFF	8	3000	201.0	185.0	35.0


11.2 机械数据



DDF0008A

PACKAGE OUTLINE
SOT-23 - 1.1 mm max height

PLASTIC SMALL OUTLINE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

EXAMPLE BOARD LAYOUT


DDF0008A

SOT-23 - 1.1 mm max height


PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:15X



NON SOLDER MASK
DEFINED



SOLDER MASK
DEFINED

SOLDER MASK DETAILS

4222047/B 11/2015

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23 - 1.1 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4222047/B 11/2015

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
RES11A40DDFR	ACTIVE	SOT-23-THIN	DDF	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	R1140	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.


(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



4222047/C 10/2022


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.


DDF0008A

SOT-23 - 1.1 mm max height


PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:15X



NON SOLDER MASK
DEFINED



SOLDER MASK
DEFINED

SOLDER MASK DETAILS

4222047/C 10/2022

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23 - 1.1 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4222047/C 10/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司