


ISO1228 带电流限制和诊断功能的八通道隔离式数字输入接收器

1 特性

- 八个可配置的 IEC 61131-2 1/3 类或四个 2 类隔离式数字输入
- 低功率耗散和热耗散
 - 可选的输入电流限制
 - 使用输入电流的场侧 LED 驱动器
- 可配置的灌入型或拉出型输入
- 灌入模式下进行断线检测
- 集成场侧功率损耗检测
- 可编程毛刺滤波器
- 内置穿过隔离栅的 CRC 检查
- 串行 SPI 和并行输出选项
 - 支持 SPI 菊花链连接
 - 支持 SPI 突发模式
- 集成式 IEC ESD 和浪涌保护
- 高 CMTI (典型值) : 75kV/μs
- V_{CC1} 逻辑电源电压范围 : 1.71V 至 5.5V
- AVCC 场电源电压范围 (灌入模式) : 8.5V 至 36V
- AVCC 场电源电压范围 (拉出模式) : 13V 至 36V
- 环境温度范围 : -40°C 至 125°C
- 小尺寸 38-SSOP 封装
- 安全相关认证 :
 - 4242V_{PK} V_{IOTM} 和 637V_{PK} V_{IORM}, DIN EN IEC 60747-17 (VDE 0884-17)
 - 符合 UL 1577 标准且长达 1 分钟的 3000V_{RMS} 隔离
 - IEC 62368-1、IEC 61010-1 认证
 - 所有认证已纳入规划

2 应用

- 可编程逻辑控制器 (PLC)



- 数字输入模块
- 混合输入模块
- 电机驱动数字输入
- CNC 控制
- 工业运输数字输入

3 说明


ISO1228 是一款八通道隔离式 24V 数字输入接收器，可配置为具有 IEC 61131-2 1 类和 3 类特性或四通道 2 类特性。ISO1228 包含电阻可编程精确电流限制和场侧输入电流供电 LED 指示，可以降低系统功耗和电路板温度。ISO1228 可配置为拉出和灌入两种类型的数字输入，只需更改极少的硬件。可使用串行 SPI 和并行输出两种模式。断线检测、场侧电源监控和内置穿过隔离栅的 CRC 有助于提高系统可靠性。内置毛刺滤波器以及集成式 IEC-ESD 和浪涌保护有助于实现鲁棒的设计。

ISO1228 可在 1.71V 至 5.5V 逻辑电源电压范围内运行，支持 1.8V、2.5V、3.3V 和 5V 控制器。在灌入模式下，所支持的场侧输出电压范围为 8.5V 至 36V，在拉出模式下为 13V 至 36V。ISO1228 支持高达 1.5Mbps 的数据速率，可以通过 667ns 的最小脉冲宽度，以实现高速运行。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾	本体尺寸 (标称值)
ISO1228	SSOP (38) DFB	9.9mm × 6.0mm	9.9mm × 3.90mm

- 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
- 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



内容

1 特性	1	7.1 概述.....	18
2 应用	1	7.2 功能方框图.....	18
3 说明	1	7.3 特性说明.....	19
4 引脚配置和功能	3	7.4 器件功能模式.....	24
5 规格	5	8 应用和实施	26
5.1 绝对最大额定值.....	5	8.1 应用信息.....	26
5.2 ESD 等级.....	5	8.2 典型应用.....	26
5.3 建议运行条件.....	6	8.3 电源相关建议.....	31
5.4 热性能信息.....	7	8.4 布局.....	31
5.5 功率等级.....	7	9 器件和文档支持	33
5.6 绝缘规格.....	8	9.1 文档支持.....	33
5.7 安全相关认证.....	9	9.2 接收文档更新通知.....	33
5.8 安全限值.....	9	9.3 支持资源.....	33
5.9 电气特性 - 直流规格.....	10	9.4 商标.....	33
5.10 开关特性 - 交流规格.....	11	9.5 静电放电警告.....	33
5.11 典型特性.....	14	9.6 术语表.....	33
6 参数测量信息	16	10 修订历史记录	33
6.1 测试电路.....	16	11 机械、封装和可订购信息	34
7 详细说明	18		

4 引脚配置和功能




图 4-1. ISO1228 DFB 封装，38 引脚 SSOP (顶视图)

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
编号	名称		
1	IN1	I/O	场输入，通道 1
2	LED1	I/O	LED 指示引脚，通道 1
3	IN2	I/O	场输入，通道 2
4	LED2	I/O	LED 指示引脚，通道 2
5	IN3	I/O	场输入，通道 3
6	LED3	I/O	LED 指示引脚，通道 3
7	AVSS	—	场侧负电源
8	IN4	I/O	场输入，通道 4
9	LED4	I/O	LED 指示引脚，通道 4
10	IN5	I/O	场输入，通道 5
11	LED5	I/O	LED 指示引脚，通道 5
12	IN6	I/O	场输入，通道 6
13	LED6	I/O	LED 指示引脚，通道 6
14	IN7	I/O	场输入，通道 7

表 4-1. 引脚功能 (续)

引脚		类型 ⁽¹⁾	说明
编号	名称		
15	LED7	I/O	LED 指示引脚, 通道 7
16	AVCC	—	场侧电源
17	AVSS	—	场侧负电源
18	IN8	I/O	场输入, 通道 8
19	LED8	I/O	LED 指示引脚, 通道 8
20	NC	—	保持断开
21	GND1	—	逻辑地
22	NC	—	保持断开
23	F1	I	数字滤波器设置
24	F0	I	数字滤波器设置
25	GND1	—	逻辑地
26	nFAULT	O	漏极开路输出。将 4.7k Ω 上拉电阻连接至 V _{CC1}
27	OUT_EN	I	输出使能。如果 OUT_EN = 0 或悬空, 则输出引脚 OUT1 至 OUT8 为三态
28	OUT8/SYNC	O	在突发模式 (COMM_SEL = V _{CC1}) 下同步数据 数据输出, 通道 8, 并行接口模式 (COMM_SEL = 0)
29	OUT7/ BURST_EN	I/O	串行接口模式 (COMM_SEL = V _{CC1}) 下的突发模式 数据输出, 通道 7, 并行接口模式 (COMM_SEL = 0)
30	OUT6/nRST	I/O	串行接口模式 (COMM_SEL = V _{CC1}) 下的低电平有效 SPI 复位 数据输出, 通道 6, 并行接口模式 (COMM_SEL = 0)
31	OUT5/nINT	O	串行接口模式 (COMM_SEL = V _{CC1}) 下的低电平有效 SPI 中断 数据输出, 通道 5, 并行接口模式 (COMM_SEL = 0)
32	OUT4/nCS	I/O	串行接口模式 (COMM_SEL = V _{CC1}) 下的 SPI 芯片选择 数据输出, 通道 4, 并行接口模式 (COMM_SEL = 0)
33	OUT3/SCLK	I/O	串行接口模式 (COMM_SEL = V _{CC1}) 下的 SPI 时钟 数据输出, 通道 3, 并行接口模式 (COMM_SEL = 0)
34	OUT2/SDI	I/O	串行接口模式 (COMM_SEL = V _{CC1}) 下的 SPI 输入数据 数据输出, 通道 2, 并行接口模式 (COMM_SEL = 0)
35	OUT1/SDO	O	串行接口模式 (COMM_SEL = V _{CC1}) 下的 SPI 输出数据 数据输出, 通道 1, 并行接口模式 (COMM_SEL = 0)
36	GND1	—	逻辑地
37	VCC1	—	逻辑电源
38	COMM_SEL	I	串行与并行接口选择 如果 COMM_SEL = V _{CC1} , 则为串行接口模式 如果 COMM_SEL = 0 或悬空, 则为并行接口模式

(1) I = 输入, O = 输出, I/O = 输入/输出

5 规格

5.1 绝对最大额定值

请参阅⁽¹⁾

		最小值	最大值	单位
AVCC ⁽²⁾	AVCC 至 AVSS 电源电压	-0.5	38.5	V
V _{CC1} ⁽²⁾	至 GND1 的 V _{CC1} 电源电压	-0.5	6	V
V _{INx}	INx 引脚至 AVSS 的电压	-0.5	38.5	V
V _{LEDx}	LEDx 引脚至 AVSS 的电压	-0.5	38.5	V
V _{IO}	SDx、nCS、nINT、OUTx、OUT_EN、F0、F1、nFAULT 和 COMM_SEL 引脚上的 I/O 电压范围	-0.3	V _{CC1} +0.5 ⁽³⁾	V
I _O	SDO、nINT、OUTx 和 nFAULT 引脚上的输出电流	-15	15	mA
T _J	工作结温		150	°C
T _{STG}	贮存温度	-65	150	°C

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 所有电压值均是以本地接地端子 (AVSS 或 GND1) 为基准的峰值电压值。
- (3) 最大电压不得超过 6V。

5.2 ESD 等级

			值	单位
V _(ESD)	静电放电 人体放电模型 (HBM)，符合 ANSI/ESDA/ JEDEC JS-001 标准	所有引脚 ⁽¹⁾	±1000	V
		所有 INx、LEDx 和 AVCC 到 AVSS ⁽¹⁾	±6000	V
V _(ESD)	静电放电 充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101	所有引脚 ⁽²⁾	±1500	
V _(ESD_IEC)	IEC ESD 系统级测试	接触放电符合 IEC 61000-4-2；隔离栅耐 受测试	±6000	V

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

		最小值	标称值	最大值	单位
AVCC	以 AVSS 为基准的场侧电源电压 - 灌入模式	8.5		36	V
AVCC	相对于 AVSS 的场侧电源电压 - 拉出模式	13		36	V
V _{CC1}	以 GND1 为基准的背板电源电压	1.71		5.5	V
V _{INx} ⁽¹⁾	INx 上以 AVSS 为基准的电压	-0.3		36	V
R _{LIM}	电流限制电阻选择器	0		1	kΩ
DR	INx 引脚上的数据速率	0		1.5	Mbps
T _{UI}	INx 引脚处的最小脉冲宽度	667			ns
F _{SCLK}	最大 SPI 时钟频率			25	MHz
T _A	环境温度	-40		125	°C
T _J	结温	-40		150	°C

(1) V_{INx} 与 AVCC 可独立设置

5.4 热性能信息

热指标 ⁽¹⁾		ISO1228	单位
		DFB (SSOP)	
		38 引脚	
$R_{\theta JA}$	结至环境热阻	91.8	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	50.5	°C/W
$R_{\theta JB}$	结至电路板热阻	58.2	°C/W
ψ_{JT}	结至顶部特征参数	30.3	°C/W
ψ_{JB}	结至电路板特征参数	57.7	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	—	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

5.5 功率等级

参数		测试条件	最小值	典型值	最大值	单位
ISO1228						
P_D	最大功耗 (两侧)	AVCC = 24V, V _{CC1} = 5.5V, T _J = 150°C, C _L = 15pF, SPI 频率 = 25MHz, I _{Nx} = 30V, R _{LIM} = 1kΩ			565	mW
P_{DF}	最大功耗 (场侧)				535	mW
P_{DL}	最大功耗 (逻辑侧)				30	mW

5.6 绝缘规格

参数		测试条件	值	单位
			DW-16	
CLR	外部间隙 ⁽¹⁾	端子间的最短空间距离	4	mm
CPG	外部爬电距离 ⁽¹⁾	端子间的最短封装表面距离	4	mm
DTI	绝缘穿透距离	最小内部间隙	>17	μm
CTI	相对漏电起痕指数	DIN EN 60112 (VDE 0303-11) ; IEC 60112	>400	V
	材料组	符合 IEC 60664-1	II	
	过压类别 (符合 IEC 60664-1)	额定市电电压 ≤ 150V _{RMS}	I-IV	
	过压类别 (符合 IEC 60664-1)	额定市电电压 ≤ 300V _{RMS}	I-III	
DIN EN IEC 60747-17 (VDE 0884-17) ⁽²⁾				
V _{IORM}	最大重复峰值隔离电压	交流电压 (双极)	637	V _{PK}
V _{IOWM}	最大工作隔离电压	交流电压; 时间依赖型电介质击穿 (TDDb) 测试;	450	V _{RMS}
		直流电压	637	V _{DC}
V _{IOTM}	最大瞬态隔离电压	V _{TEST} = V _{IOTM} , t = 60s (鉴定测试); V _{TEST} = 1.2 × V _{IOTM} , t = 1s (100% 生产测试)	4242	V _{PK}
V _{IMP}	最大脉冲电压 ⁽³⁾	在空气中进行测试, 符合 IEC 62368-1 的 1.2/50μs 波形	4000	V _{PK}
V _{IOSM}	最大浪涌隔离电压 ⁽⁴⁾	V _{IOSM} ≥ 1.3 × V _{IMP} ; 在油中测试 (鉴定测试), 1.2/50μs 波形, 符合 IEC 62368-1	5200	V _{PK}
q _{pd}	视在电荷 ⁽⁵⁾	方法 a, 输入输出安全测试子组 2/3 后, V _{ini} = V _{IOTM} , t _{ini} = 60s; V _{pd(m)} = 1.2 × V _{IORM} , t _m = 10s	≤5	pC
		方法 a, 环境测试子组 1 后, V _{ini} = V _{IOTM} , t _{ini} = 60s; V _{pd(m)} = 1.2 × V _{IORM} , t _m = 10s	≤5	
		方法 b: 常规测试 (100% 生产测试); V _{ini} = 1.2 × V _{IOTM} , t _{ini} = 1s; V _{pd(m)} = 1.5 × V _{IORM} , t _m = 1s (方法 b1) 或 V _{pd(m)} = V _{ini} , t _m = t _{ini} (方法 b2)	≤5	
C _{IO}	势垒电容, 输入至输出 ⁽⁶⁾	V _{IO} = 0.4 × sin (2 π ft), f = 1MHz	≈0.5	pF
R _{IO}	隔离电阻 ⁽⁶⁾	V _{IO} = 500V, T _A = 25°C	> 10 ¹²	Ω
		V _{IO} = 500V, 100°C ≤ T _A ≤ 125°C	> 10 ¹¹	
		V _{IO} = 500V, T _S = 150°C	> 10 ⁹	
	污染等级		2	
	气候类别		40/125/21	
UL 1577				
V _{ISO}	最大耐受隔离电压	V _{TEST} = V _{ISO} , t = 60s (鉴定测试); V _{TEST} = 1.2 × V _{ISO} , t = 1s (100% 生产测试)	3000	V _{RMS}

- (1) 爬电距离和间隙应满足应用的特定设备隔离标准中的要求。请注意保持电路板设计的爬电距离和间隙, 从而确保印刷电路板上隔离器的安装焊盘不会导致此距离缩短。在特定的情况下, 印刷电路板上的爬电距离和间隙变得相等。在印刷电路板上采用插入坡口和/或肋材等技术有助于提高这些规格。
- (2) 此隔离式数字输入仅适用于安全额定值范围内的基本电气绝缘。应借助合适的保护电路来确保符合安全等级。
- (3) 在空气中进行测试, 以确定封装的浪涌抗扰度。
- (4) 在油中进行测试, 以确定隔离栅的固有浪涌抗扰度。
- (5) 视在电荷是局部放电 (pd) 引起的电气放电。
- (6) 将隔离栅每一侧的所有引脚都连在一起, 构成一个双端子器件。

5.7 安全相关认证

VDE	CSA	UL	CQC	TUV
计划根据 DIN EN IEC 60747-17 (VDE 0884-17) 进行认证	根据 IEC 62368-1 和 IEC 61010-1 进行了认证	计划根据 UL 1577 组件认证计划进行认证	计划根据 GB4943.1 进行认证	计划根据 EN 61010-1 和 EN 62368-1 进行认证
最大瞬态隔离电压， 4242V _{PK} ； 最大重复峰值隔离电压， 637V _{PK} ； 最大浪涌隔离电压， 5200V _{PK}	3000V _{RMS} 基本绝缘工作电压：符合 IEC/CSA/EN 62368-1 标准的 400V _{RMS} 和符合 IEC/CSA 61010-1 标准的 300V _{RMS}	单一保护， 3000V _{RMS}	基本绝缘，海拔 ≤ 5000m，热带气候， 250V _{RMS} 最大工作电压	符合 EN 61010-1 标准的 3000V _{RMS} 基本绝缘、高达 300V _{RMS} 的工作电压，以及符合 EN 62368-1 标准且高达 400V _{RMS} 的工作电压。
已计划获得证书	已计划获得证书	已计划获得证书	已计划获得证书	已计划获得证书

5.8 安全限值

安全限制⁽¹⁾旨在更最大限度地减小在发生输入或输出电路故障时对隔离栅的潜在损害。

参数		测试条件	最小值	典型值	最大值	单位
D-38 封装						
I _S	安全输入、输出或电源电流 - 背板侧 ⁽¹⁾	R _{θJA} = 91.8°C/W, V _{CC1} = 5.5V, T _J = 150°C, T _A = 25°C			248	mA
I _S	安全输入、输出或电源电流 - 场侧 ⁽¹⁾	R _{θJA} = 91.8°C/W, AVCC = 36V, T _J = 150°C, T _A = 25°C			38	mA
P _S	安全输入、输出或总功率 ⁽¹⁾	R _{θJA} = 91.8°C/W, T _J = 150°C, T _A = 25°C			1362	mW
T _S	最高安全温度 ⁽¹⁾				150	°C

(1) 最高安全温度 T_S 与器件指定的最大结温 T_J 的值相同。I_S 和 P_S 参数分别表示安全电流和安全功率。请勿超出 I_S 和 P_S 的最大限值。这些限值随环境温度 T_A 的变化而变化。

表中的结至空气热阻 R_{θJA} 所属器件安装在引线式表面贴装封装对应的高 K 测试板上。可使用以下公式计算各参数值：

T_J = T_A + R_{θJA} × P，其中，P 为器件所耗功率。

T_{J(max)} = T_S = T_A + R_{θJA} × P_S，其中，T_{J(max)} 为允许的最大结温。

P_S = I_S × V_I，其中，V_I 为最大输入电压。

5.9 电气特性 - 直流规格

(除另有说明外, 全部为在建议工作条件下的值)。

参数		测试条件	最小值	典型值	最大值	单位
电源电压和电流						
AVCC (UVLO+)	正向 UVLO 阈值电压 - 灌入模式			7.7	8.4	
AVCC (UVLO-)	负向 UVLO 阈值 - 灌入模式		5.5	6		
AVCC (UVLO+)	正向 UVLO 阈值电压 - 拉出模式			11.7	12.5	
AVCC (UVLO-)	负向 UVLO 阈值 - 拉出模式		9	9.8		
AVCC (HYS)	UVLO 阈值迟滞			1.7		
V _{CC1} (UVLO+)	正向 UVLO 阈值电压 (V _{CC1})			1.53	1.71	V
V _{CC1} (UVLO-)	负向 UVLO 阈值 (V _{CC1})		1.3	1.41		V
V _{CC1} (HYS)	UVLO 阈值迟滞 (V _{CC1})		0.08	0.13		V
I _{AVCC} (SINK)	AVCC 电源静态电流	INx = 高电平或低电平直流		3.5	5	mA
I _{AVCC} (SRC)	拉出模式下的 AVCC 电源静态电流	INx = 高电平或低电平直流		4.5	5.8	mA
I _{VCC1}	V _{CC1} 电源禁用电流	INx = 高电平或低电平直流, OUT_EN = 低电平或悬空		.3	.8	mA
I _{VCC1}	V _{CC1} 电源静态电流	INx = 高电平或低电平直流, OUT_EN = V _{CC1}		3.5	4.3	mA
逻辑 I/O						
V _{IT} + (EN)	OUT_EN、SDI、SCLK、COMM_SEL 和 nCS 引脚的正向输入逻辑阈值电压			0.7 × V _{CC1}		V
V _{IT} - (EN)	OUT_EN、SDI、SCLK、COMM_SEL 和 nCS 引脚的负向输入逻辑阈值电压		0.3 × V _{CC1}			V
V _{HYS} (EN)	OUT_EN、SDI、SCLK、COMM_SEL 和 nCS 引脚的输入迟滞电压			0.15 × V _{CC1}		V
I _{IL}	SDI、SCLK、nRST、BURST_EN 和 nCS 引脚的低电平输入	OUT_EN = V _{CC1} 且 COMM_SEL = V _{CC1}	-15			μA
I _{IL}	OUT_EN 的低电平输入		-30			μA
I _{IH}	SDI、SCLK、COMM_SEL、nRST、BURST_EN 和 nCS 引脚的高电平输入	OUT_EN = V _{CC1} 且 COMM_SEL = V _{CC1}		15		μA
I _{IH}	OUT_EN 的高电平输入			30		μA
V _{OH}	OUTx 和 SDO 引脚上的高电平输出电压。	V _{CC1} = 1.71V; I _{OH} = -1mA	V _{CC1} - 0.2			V
V _{OL}	OUTx、SDO、nINT 和 nFAULT 引脚上的低电平输出电压	V _{CC1} = 1.71V; I _{OH} = 1mA		0.2		V
电流限制和断线						
I _{INx} + I(R _{PARx})	通过 INx 引脚和相应 R _{PAR} 外部电阻汲取的电流之和 (灌入型)	R _{THR} = 0 Ω, R _{LIM} = 0 Ω V _{IL} < V _{INx} < V _{IH}	2	3.3		mA
		R _{THR} = 0 Ω, R _{LIM} = 0 Ω V _{IH} < V _{INx} < 36	2.1	3.3		mA
I _{INx} + I(R _{PARx})	通过 INx 引脚和相应 R _{PAR} 外部电阻汲取的电流之和 (灌入型)	R _{THR} = 0 Ω, R _{LIM} = 1k Ω V _{IL} < V _{INx} < V _{IH}	3	4.7		mA
		R _{THR} = 0 Ω, R _{LIM} = 1k Ω V _{IH} < V _{INx} < 36V	3.1	4.7		
I _{INx} + I(R _{PARx})	通过 INx 引脚和相应 R _{PAR} 外部电阻汲取的电流之和 (拉出型)	R _{THR} = 0 Ω, R _{LIM} = 0 Ω V _{IL} < AVCC - V _{INx} < V _{IH}	2	3.3		mA
		R _{THR} = 0 Ω, R _{LIM} = 0 Ω V _{IH} < AVCC - V _{INx} < 36V	2.1	3.3		mA

(除另有说明外，全部为在建议工作条件下的值)。

参数		测试条件	最小值	典型值	最大值	单位
I _{INx} + I(R _{PARx})	通过 INx 引脚和相应 R _{PAR} 外部电阻汲取的电流之和 (拉出型)	R _{THR} = 0 Ω , R _{ILIM} = 1k Ω V _{IL} < AVCC - V _{INx} < V _{IH}	3		4.2	mA
		R _{THR} = 0 Ω , R _{ILIM} = 1k Ω V _{IH} < AVCC - V _{INx} < 36V	3.1		4.2	
I _{WB}	断线检测阈值	R _{IWB} ⁽¹⁾ = 90k Ω			245	μA
I _{INx} (UVLO)	当 AVCC 不存在时，通过 INx 引脚和相应 R _{PAR} 外部电阻汲取的电流之和 (灌入型) 。	R _{ILIM} = 1k Ω , R _{THR} = 0 Ω , R _{PAR} = 9.76k Ω V _{INx} = 13V	1			mA
场侧电压转换阈值						
V _{IL}	输出低电平情况下模块输入位置 (包括 R _{THR}) 的低电平阈值电压。灌入型。	R _{ILIM} = 1k Ω 或 0Ω , R _{THR} = 0 Ω	4.7			V
		R _{ILIM} = 1k Ω , R _{THR} = 1k Ω	7.7			
V _{IL}	输出低电平情况下模块输入位置 (包括 R _{THR}) 的低电平阈值电压。灌入型。	R _{ILIM} = 0 Ω , R _{THR} = 1k Ω	6.7			V
V _{IH}	输出高电平情况下模块输入位置 (包括 R _{THR}) 的高电平阈值电压。灌入型。	R _{ILIM} = 1k Ω 或 0Ω , R _{THR} = 0 Ω			6.4	V
		R _{ILIM} = 1k Ω , R _{THR} = 1k Ω			11.1	
		R _{ILIM} = 0 Ω , R _{THR} = 1k Ω			9.7	
V _{HYS}	模块输入位置的阈值电压迟滞。灌入型。	R _{ILIM} = 1k Ω , R _{THR} = 0 Ω	0.85	1		V
		R _{ILIM} = 1k Ω , R _{THR} = 1k Ω	0.8	1		
		R _{ILIM} = 0 Ω , R _{THR} = 1k Ω	0.7	1		
AVCC-V _{IL}	输出低电平情况下模块输入位置 (包括 R _{THR}) 的低电平阈值电压。拉出型。	R _{ILIM} = 0 Ω , R _{THR} = 1.35k Ω	7.4			V
		R _{ILIM} = 1k Ω , R _{THR} = 2k Ω	10.7			V
AVCC-V _{IH}	输出高电平情况下模块输入位置 (包括 R _{THR}) 的高电平阈值电压。拉出型。	R _{ILIM} = 0 Ω , R _{THR} = 1.35k Ω			10.9	V
		R _{ILIM} = 1k Ω , R _{THR} = 2k Ω			14.8	V
V _{HYS}	模块输入位置的阈值电压迟滞。拉出型。	R _{ILIM} = 1k Ω , R _{THR} = 2k Ω	0.5			V
		R _{ILIM} = 0 Ω , R _{THR} = 1.35k Ω	0.75	1		V
过热和热关断						
OTI	过热指示而不关断 (不断任何块)		130	142	150	℃
TSD+	热关断开启温度 (场输入为三态)		160	180	190	℃
TSD-	热关断关闭温度		155	170	180	℃
TSD _{HYS}	热关断迟滞			5		℃

(1) R_{IWB} 是根据以下公式计算出的断线电阻： $R_{IWB} = (V_{INX} - 2\text{ V})/I_{WB} - R_{THR}$

5.10 开关特性 - 交流规格

(除另有说明外，全部为在建议工作条件下的值)。

参数		测试条件	最小值	典型值	最大值	单位
上电时序						
T_{PWRUP}	在 V_{CC1} 和 AVCC 超过 UVLO 电平后，器件上电并开始通信所需的时间。	V_{CC1} 和 AVCC 一起斜升。		140	200	μs
$T_{FILTA VCC}$	AVCC 上的内部去毛刺滤波器	AVCC 电源在 10ns 上升/下降时间内，跌落至相应的 UVLO- 阈值。	3	5	7	μs
$T_{FILTVCC1}$	V_{CC1} 上的内部去毛刺滤波器 - 恢复时间	V_{CC1} 电源在 10ns 上升/下降时间内，跌落至 UVLO- 阈值，持续时间最长 9 μs 。器件再次正常运行所需的时间	1	4	7	μs
传播延迟和 CMTI						

(除另有说明外，全部为在建议工作条件下的值)。

参数		测试条件	最小值	典型值	最大值	单位
t_r, t_f	输出信号上升和下降时间，OUTx 引脚	$C_{LOAD} = 15\text{pF}$ ，10ns 上升和下降时间内 IN 引脚上的 $24V_{P-P}$ 时钟信号， $R_{THR} = 0\Omega$ 。并行输出模式。 F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx		3		ns
t_{PLH}	从低电平转换为高电平的传播延迟时间	10ns 上升和下降时间内 IN 引脚上的 $24V_{P-P}$ 时钟信号， $R_{THR} = 0\Omega$ 。并行输出模式。 F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx			780	ns
t_{PHL}	从高电平转换为低电平的传播延迟时间	10ns 上升和下降时间内 IN 引脚上的 $24V_{P-P}$ 时钟信号， $R_{THR} = 0\Omega$ 。并行输出模式。 F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx			900	ns
$t_{sk(p)}$	脉冲偏斜 $ t_{PHL} - t_{PLH} $	10ns 上升和下降时间内 IN 引脚上的 $24V_{P-P}$ 时钟信号， $R_{THR} = 0\Omega$ 。并行输出模式。			335	ns
t_{UI}	最小脉宽	并行输出模式。 F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx	660			ns
t_{PHZ}	禁用传播延时，高电平至高阻抗输出	$V_{IN} = 24V$ ，OUTx 上 $1k\Omega$ 的下拉电阻。并行输出模式		30	65	ns
t_{PLZ}	禁用传播延时，低电平至高阻抗输出	$V_{IN} = 0V$ ，OUTx 上 $1k\Omega$ 的上拉电阻。并行输出模式		30	60	ns
t_{PZH}	启用传播延时，高阻抗至高电平输出	$V_{IN} = 24V$ ，OUTx 上 $1k\Omega$ 的下拉电阻。并行输出模式		3	5	μs
t_{PZL}	启用传播延时，高阻抗至低电平输出	$V_{IN} = 0V$ ，OUTx 上 $1k\Omega$ 的上拉电阻。并行输出模式		1.5	2.6	μs
CMTI	共模瞬态抗扰度	F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx	50	75		kV/ μs
数字低通滤波器						
TFILT	输入数字低通滤波器平均时间	F1 = 低电平，F0 = 低电平；滤波器寄存器设置：0xxx	0			ns
		F1 = 低电平，F0 = 悬空；滤波器寄存器设置：1000	1			μs
		F1 = 低电平，F0 = 高电平；滤波器寄存器设置：1001	8			μs
		F1 = 悬空，F0 = 低电平；滤波器寄存器设置：1010	200			μs
		F1 = 悬空，F0 = 悬空；滤波器寄存器设置：1011	1			ms
		F1 = 悬空，F0 = 高电平；滤波器寄存器设置：1100	2.5			ms
		F1 = 高电平，F0 = 低电平；滤波器寄存器设置：1101	10			ms
		F1 = 高电平，F0 = 悬空；滤波器寄存器设置：1110	30			ms
		F1 = 高电平，F0 = 高电平；滤波器寄存器设置：1111	100			ms
TFILT _{WB}	用于断线检测的输入滤波器			30		ms
SPI 时序 - 2.25V 至 5.5V						
FSCLK	SCLK 频率， $V_{CC1} = 2.25V$ 至 $5.5V$				25	MHz

(除另有说明外，全部为在建议工作条件下的值)。

参数		测试条件	最小值	典型值	最大值	单位
TSCLK	SCLK 位周期		40			ns
TSCLKH	SCLK 高脉冲宽度		20			ns
TSCLKL	SCLK 低脉冲宽度		20			ns
TDO	SCLK 输出至 SDO 有效		4.5		12.5	ns
TCSW	芯片选择“高”脉冲宽度		250			ns
TCCLK	nCS 低电平至 SCLK 第一个上升沿的时间		20			ns
TCLKCS	SCLK 最后一个下降沿至 nCS 高电平的时间		10			ns
TCSDOV	nCS 低电平至 SDO 第一个数据有效的时间				10	ns
TCSDOZ	nCS 高电平至 SDO 高阻态的时间				15	ns
TSDISU	SDI 至 SCLK 上升沿的设置时间		10			ns
TSDIH	SCLK 上升沿至 SDI 的保持时间		10			ns
TFLTW	上次故障置为无效后的 nFAULT 最小低电平时间 (除非读取故障寄存器)		9			μs
TSRSTNCS	nSRST 高电平 (置为无效) 至 CS 低电平 (置为有效) 的时间		150			ns
SPI 时序 - 1.71V 至 2.25V						
FSCLK	SCLK 频率, $V_{CC1} = 1.71V$ 至 $2.25V$				15	MHz
TSCLK	SCLK 位周期		66.67			ns
TSCLKH	SCLK 高脉冲宽度		33.33			ns
TSCLKL	SCLK 低脉冲宽度		33.33			ns
TDO	SCLK 输出至 SDO 有效		7		21.5	ns
TCSW	芯片选择“高”脉冲宽度		390			ns
TCCLK	nCS 低电平至 SCLK 第一个上升沿的时间		20			ns
TCLKCS	SCLK 最后一个下降沿至 nCS 高电平的时间		10			ns
TCSDOV	nCS 低电平至 SDO 第一个数据有效的时间				20	ns
TCSDOZ	nCS 高电平至 SDO 高阻态的时间				20	ns
TSDISU	SDI 至 SCLK 上升沿的设置时间		10			ns
TSDIH	SCLK 上升沿至 SDI 的保持时间		10			ns
TFLTW	上次故障置为无效后的 nFAULT 最小低电平时间 (除非读取故障寄存器)		9			μs
TSRSTNCS	nSRST 高电平 (置为无效) 至 CS 低电平 (置为有效) 的时间		200			ns
TCOMMSEL1	从 COMM_SEL 低电平到高电平到第一个有效 nCS 的时间		300			ns
TCOMMSEL2	从 COMM_SEL 高电平到低电平到有效 OUTx 的时间				60	ns

5.11 典型特性

以下条件适用 (除非另有说明) : $R_{ILIM} = 0k\Omega$ 、 $R_{SURGE} = 0k\Omega$ 、 $AVCC = 24V$ 、 $T_A = 27^\circ C$ 且 $V_{LEDx} = 1.8V$ 时, $R_{PAR} = 13k\Omega$, 而 $R_{ILIM} = 1k\Omega$ 时 $R_{PAR} = 9.76k\Omega$




图 5-1. 灌入模式下输入电流与输入电压间的关系




图 5-2. 灌入模式下输入电流与输入电压间的关系




图 5-3. 拉出模式下输入电流与输入电压间的关系




图 5-4. 拉出模式下输入电流与输入电压间的关系




图 5-5. 灌入模式下输入电流与温度间的关系




图 5-6. 灌入模式下输入电压阈值与温度间的关系

5.11 典型特性 (续)

以下条件适用 (除非另有说明): $R_{ILIM} = 0k\Omega$ 、 $R_{SURGE} = 0k\Omega$ 、 $AVCC = 24V$ 、 $T_A = 27^\circ C$ 且 $V_{LEDx} = 1.8V$ 时, $R_{PAR} = 13k\Omega$, 而 $R_{ILIM} = 1k\Omega$ 时 $R_{PAR} = 9.76k\Omega$




图 5-7. 拉出模式下输入电压阈值与温度间的关系




图 5-8. 传播延迟




图 5-9. 灌入模式下输入电压阈值与 $AVCC$ 间的关系




图 5-10. 灌入模式下电源电流与温度间的关系




图 5-11. 灌入模式下电源电流与电源电压间的关系

6 参数测量信息

6.1 测试电路




图 6-1. 开关特性测试电路和电压波形




图 6-2. 输入电流和电压阈值测试电路




图 6-3. 启用和禁用传播延时时间测试电路和波形 - 逻辑低电平状态





图 6-4. 启用和禁用传播延时时间测试电路和波形 - 逻辑高电平状态



A. 通过标准：输出必须保持稳定。

图 6-5. 共模瞬态抗扰度测试电路

7 详细说明

7.1 概述

ISO1228 器件是一款具有 61131-2 1 类、2 类和 3 类特性的八通道完全集成、隔离式数字输入接收器。该器件接收 0V 至 36V 数字输入信号，并在 MCU/背板侧提供隔离式数字输出。外部电阻 R_{ILIM} (在 $AVCC$ 电源路径中) 可精确设置从每个数字输入汲取的电流限制。外部电阻器 R_{ILIM} 可精确设置从每个数字输入汲取的电流限制。该电流限值通用于所有通道。必须在每个 INx 和相应的 $LEDx$ 引脚之间包含电阻 R_{PAR} ，以实现平坦的电流限制特性。电压转换阈值符合 1 类、2 类和 3 类要求，并且可使用外部电阻 R_{THR} 将其进一步提高。有关选择 R_{ILIM} 、 R_{SURGE} 、 R_{PAR} 和 R_{THR} 电阻值的更多信息，请参阅[详细设计过程](#)部分。一旦数字输入超过输入电压阈值，从数字输入汲取的电流就会转移到 $LEDx$ 引脚。此特性可实现场侧 LED 指示，而不产生额外功耗。ISO1228 可配置为灌入型或拉出型数字输入。

ISO1228 会将来自全部八个数字输入的数据序列化，并穿过隔离栅传输数据。该器件支持断线检测、场侧电源监控和针对穿过隔离栅通信的内部 CRC。

ISO1228 支持逻辑侧 1.71V 至 5.5V 的宽电源电压范围。ISO1228 的概念方框图如[功能方框图](#)部分所示。

7.2 功能方框图

下面显示了 ISO1228 的简化功能方框图。




图 7-1. 灌入型




图 7-2. 拉出型

7.3 特性说明

ISO1228 器件接收高达 36V 的数字输入信号，并提供串行或并行数字输出。外部电阻 R_{ILIM} 和外部电容 C_{FIL} 在 AVCC 或 AVSS 路径中连接，可以对从场输入中汲取的电流设定限制。外部电阻 R_{THR} 用于设置输入电压转换阈值。在使用防浪涌电阻的情况下，该电阻还可以保护输入免受浪涌事件影响。

LED1 至 LED8 引脚上的内部电压比较器用于选择灌入或拉出输入类型。ISO1228 在灌入或拉出模式下支持所有输入通道。除非所有输入通道处于相同的模式，否则器件不会运行。因此，所有 LED 需要方向相同并连接到相同的电压，才能检测灌入或拉出型输入，否则场侧无法上电。

7.3.1 浪涌保护

INx 和 AVCC 通过外部防浪涌/脉冲负载电阻提供浪涌保护功能。500 Ω 、1k Ω 和 2k Ω 防浪涌/脉冲负载电阻分别可防御灌入模式下 500V/42 Ω (1.2/50 μ s)、1kV/42 Ω (1.2/50 μ s) 和 2kV/42 Ω (1.2/50 μ s) 的浪涌，无需外部 TVS 二极管。防浪涌/脉冲负载电阻必须能够承受浪涌能量的耗散。 R_{ILIM} 和 R_{SURGE} 一起防御灌入模式下 AVCC 和 AVSS 引脚上的浪涌事件。当使用 MELF 电阻等防浪涌电阻时， R_{THR} 可保护场输入上的浪涌事件。 R_{PAR} 不需要是防浪涌电阻。拉出模式需要 TVS 二极管来实现浪涌保护。

7.3.2 场侧 LED 指示

ISO1228 支持场侧 LED 指示功能。一旦超过 INx 引脚上的电压转换阈值 V_{IH} ，流经 INx 和 R_{PAR} 的电流就会转移到 LEDx 引脚。因此，LED 由数字输入电流供电，从而节省系统功耗。同样，一旦 INx 电压降至 V_{IL} 以下，内部开关就会绕过 LEDx 引脚，从而关闭 LED。可自行选择是否使用 LED 指示功能。在灌入模式或拉出模式下，LEDx 引脚可直接连接到 GND。在拉出模式或灌入模式下，当 LEDx 引脚短接至 GND 时，断线检测功能不可用。

7.3.3 串行和并行输出选项

ISO1228 器件基于引脚 COMM_SEL 支持并行和串行输出两种选项。如果 COMM_SEL 为高电平，则器件以串行模式运行；如果 COMM_SEL 为低电平，则以并行模式运行。串行模式在 MCU 引脚数量有限的应用中很有用，而并行模式用于获得极高的数据吞吐量。

串行模式通过 SPI 获得支持。也支持菊花链连接。每当 INx 数据发生变化时，中断引脚 nINT 就会变为低电平。此功能无需连续读取 SPI，从而节省 MCU 计算能力。

7.3.4 循环冗余校验 (CRC)

ISO1228 具有循环冗余校验功能，可查找穿过隔离栅的数据通信中的错误。ISO1228 内部实现了六位 CRC。检测到 CRC 错误会导致 nFAULT 标志置为有效，SPI 寄存器中的相应位也会被设为高电平。如果发生 CRC 错误，先前的 OUTx 数据将被保留，直到下一次成功穿过隔离栅进行通信。

7.3.5 故障指示

ISO1228 可以监控以下故障情况：场侧功率损耗检测、场侧过热检测和热关断、任何输入通道上的断线检测，以及穿过隔离栅的串行通信中的 CRC 故障。一旦检测到任何故障，SPI 寄存器中的相应位将被设为高电平。同样，检测到任何故障时都会在 nFAULT 引脚上进行标记（低电平有效）。忽略 nFAULT 引脚和 SPI 寄存器中的数据，直到上电后 25ms。在基础故障情况已解决的情况下，SPI 寄存器中的故障状态将一直保持到读取故障寄存器为止。在基础故障情况已解决的情况下，nFAULT 引脚置为有效的状态持续至少 9 μ s，或者直到读取 SPI 故障寄存器为止（以先发生者为准）。如果场功率损耗或 CRC 位被置位，则故障寄存器 (02h) 中的其他位为无关位。

如需更多信息，请参阅[如何使用 ISO1228 在串行模式和并行模式之间动态切换](#)。

7.3.6 数字低通滤波器

ISO1228 支持 INx 和 WBx 数据路径上的内置数字低通滤波器。这些滤波器可以通过 SPI 寄存器（其中每个通道滤波器可单独编程）或通过 F0 和 F1 引脚进行编程。F0 和 F1 引脚支持三种输入状态：高电平、低电平和悬空，因此会产生 9 个数字滤波值。有关数字滤波器的值，请参阅[开关特性](#)部分。SPI 寄存器中的滤波器值优先。如果任何 SPI 滤波器 Enable 具有非零值，则会忽略 F0 和 F1 引脚的状态。

ISO1228 还支持断线检测故障上的数字滤波器。这是一种固定式不可编程 30ms 滤波器。

7.3.7 SPI 寄存器映射

地址	名称	R/W	说明
00h	输入数据	R	数据信息： <7> = IN8 <6> = IN7 . . <0> = IN1
01h	断线	R	断线信息： <7> = WB8 <6> = WB7 <5> = WB6 . . <0> = WB1
02h	故障	R	提供设计中故障的详细信息： <7> = WB (任意通道显示 WB) <6> = OT (超过过热阈值) <5> = 保留 <4> = CRC (芯片间 CRC 出错) <3> = 保留 <2> = 场功率损耗 <1> = 保留 <0> = UVLO (MCU 侧)
03h	滤波器通道 1 和通道 2	R/W	<7> = 滤波器使能, 通道 1 <6:4> = 滤波器设置, 通道 1 <3> = 滤波器使能, 通道 2 <2:0> = 滤波器设置, 通道 2
04h	滤波器通道 3 和通道 4	R/W	<7> = 滤波器使能, 通道 3 <6:4> = 滤波器设置, 通道 3 <3> = 滤波器使能, 通道 4 <2:0> = 滤波器设置, 通道 4
05h	滤波器通道 5 和通道 6	R/W	<7> = 滤波器使能, 通道 5 <6:4> = 滤波器设置, 通道 5 <3> = 滤波器使能, 通道 6 <2:0> = 滤波器设置, 通道 6
06h	滤波器通道 7 和通道 8	R/W	<7> = 滤波器使能, 通道 7 <6:4> = 滤波器设置, 通道 7 <3> = 滤波器使能, 通道 8 <2:0> = 滤波器设置, 通道 8

节 5.10 中介绍了滤波器设置。

7.3.8 SPI 时序 - 非菊花链

图 7-3 显示了非菊花链模式下 SPI 的时序图。ISO1228 支持 SPI 模式 0，此时时钟极性 = 低电平无效，时钟相位 = 上升沿/前沿。位 W/Rn (1/0) 用于决定写入操作或读取操作。Ab 是一个用于读取或写入的 7 位寄存器。Wb 是用于写入操作的 8 位写数据，在读取操作时会被忽略。Rb 是读取操作期间由 Ab 寻址的寄存器中的 8 位读数据，写入操作时必须将其忽略。O8-O1 是 8 个数字输入的状态 IN8-IN1，在地址相位中始终在 SDO 上输出。

如果 SDI 持续保持在低电平 (0)，则器件将此视为来自地址 0 的读取操作。地址 0 保持 IN8-IN1 上的状态 (请参阅 SPI 寄存器映射)，因此在这种特殊读取操作情况下，SDO 输出在地址和读取两个相位中都是 IN8-IN1。如果应用只注重数字输入的状态，不希望访问其他寄存器进行读取/写入，此选项能使实现方案更加简单。




图 7-3. SPI 时序非菊花链

7.3.9 SPI 时序 - 菊花链

图 7-4 展示了菊花链中包含两个 ISO1228 器件的示例。最多可通过菊花链形式与 ISO1228 连接 8 个器件。图 7-5 展示了这种双器件配置的菊花链模式下 SPI 的时序图。位 $W/Rn[x]$ (1/0) 用于决定写入或读取操作。 $AB[x]$ 是用于读取或写入的 7 位寄存器。 $Wb[x]$ 是用于写入操作的 8 位写数据，在读取操作时会被忽略。 $Rb[x]$ 是读取操作期间由 $Ab[x]$ 寻址的寄存器中的 8 位读数据，写入操作时必须将其忽略。 $O8[x]-O1[x]$ 是 8 个数字输入的状态 $IN8-IN1$ ，在地址相位中始终在 SDO 上输出。

SDO 连接到控制器的器件 (本示例中为器件 2) 的地址和数据会先移入和移出，而 SDI 连接到控制器的器件 (本示例中为器件 1) 则最后移入和移出。

如果 SDI 持续保持在低电平 (0)，则菊花链中的器件会将此视为来自地址 0 的读取操作。地址 0 保持 $IN8-IN1$ 上的状态 (请参阅 SPI 寄存器映射)，因此在这种特殊读取操作情况下， SDO 输出在地址和读取两个相位中都是 $IN8-IN1$ 。如果应用只注重数字输入的状态，不希望访问其他寄存器进行读取/写入，此选项能使实现方案更加简单。




图 7-4. SPI 菊花链方框图




图 7-5. SPI 时序菊花链

7.3.10 SPI 时序 - 突发模式

如果引脚 **BRST** = 高电平，则 **ISO1228** 器件支持突发模式 **SPI** 操作。在此模式下，三个 **SPI** 只读寄存器 **Reg0**、**Reg1** 和 **Reg2** 的输出会以循环方式在每次 **CS** 切换时连续移出。图 7-6 展示了该模式的时序。该模式适用于不希望通过 **SDI** 提供地址信息，但想要从 **Reg0**、**Reg1** 和 **Reg2** 中读取信息的应用。当 **BRST** 引脚被切换时，器件需要 **RESET** 信号才能更新模式。




图 7-6. SPI 突发模式时序方框图

菊花链配置中也支持突发模式操作。在第一次 **CS** 切换时，会读取菊花链中所有器件的 **Reg0** 信息。在下次 **CS** 切换时，会读取所有器件的 **Reg1** 信息。在下次 **CS** 切换时，会读取 **Reg2** 信息，然后返回 **Reg0** 信息。在发送 **Reg0** 信息以与 **MCU** 同步时，**OUT8/SYNC** 引脚置为高电平有效。菊花链中突发模式的时序如图 7-7 所示。请注意，为了简单起见，仅显示了对 **Reg0** 和 **Reg1** 的读取，且菊花链中只有两个器件。




图 7-7. 菊花链中的 SPI 突发模式时序图

7.4 器件功能模式

表 7-1 列出了 **ISO1228** 器件的功能模式。

表 7-1. 功能表

AVCC 电源 ⁽¹⁾	VCC1 SUPPLY	输入 (INx)	输出使能 (OUT_EN)	输出 (OUTx) ⁽²⁾	注释
PU	PU	H	H	H	通道输出假定为通道输入的逻辑状态。
		L	H	L	
		开路	H	L	当 INx 开路时，相应通道的输出变为低电平。
		X	L	不确定	所有通道输出全部为三态。
PD	PU	X	H	L	如果 AVCC 之前未处于通电状态，则通道输出为低电平
		X	H	高/低电平	如果 AVCC 之前处于通电状态，则通道输出为最后状态。
		X	L	不确定	所有通道输出全部为三态。
PU	PD	X	X	不确定	当 V _{CC1} 未上电时，通道输出不确定。当 V _{CC1} 从未上电转换为上电时，通道输出假定为输入的逻辑状态。
PD	PD				

(1) AVCC = 场侧电源；PU = 上电（灌入模式下 AVCC ≥ 8.5V，拉出模式下 AVCC ≥ 13V）；PD = 断电（V_{CC1} ≤ 1.7V）；X = 不相关；H = 高电平；L = 低电平；Z = 高阻抗

(2) 当 V_{CC1} < 1.71V 时，输出为未定状态。

8 应用和实例

备注

以下应用部分中的信息不属于 TI 元件规范，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计实现，以确认系统功能。

8.1 应用信息

ISO1228 是一款具有 IEC 61131-2 1 类、2 类和 3 类特性的八通道集成隔离式数字输入接收器。该器件适用于可编程逻辑控制器的高通道密度数字输入模块和电机控制数字输入模块。这些器件接收高达 36V 的数字输入信号，并通过并行输出或 SPI 提供隔离式数字输出。电源路径上的外部电阻 R_{ILIM} 会限制从场输入汲取到每个通道中的电流。此电流限制有助于尽可能降低系统中耗散的功率。可为 1 类、2 类或 3 类操作设置此电流限值。电压转换阈值符合 1 类、2 类和 3 类要求，并且可使用输入路径上的外部电阻 R_{THR} 将其进一步提高。有关选择 R_{ILIM} 和 R_{THR} 电阻值的更多信息，请参阅节 7.3 部分。ISO1228 能够高速运行，可通过 667ns 的最小脉冲宽度。




图 8-1. IEC61131-2 1 类、2 类和 3 类接近开关的开关特性

8.2 典型应用

8.2.1 灌入型数字输入

图 8-2 展示了灌入型数字输入的实现方案。INx 引脚通过阻值介于 180Ω 至 $2.4k\Omega$ 之间的 R_{THR} 电阻连接到数字输入。 R_{THR} 电阻用于确定模块输入的电压转换阈值。使用防浪涌脉冲负载电阻时， R_{THR} 电阻会减弱流入 ISO1228 的浪涌电流。电阻 R_{ILIM} 控制全部八个通道的电流限制。 C_{SURGE} 值设置为 $4.7\mu F$ 。 C_{FIL} 值设置为 $1nF$ 。 R_{SURGE} 和 R_{ILIM} 防浪涌电阻位于 AVCC 路径上。

选择电阻 R_{SURGE} 是为了滤除 V24V 模块电源上的浪涌。 R_{SURGE} 阻值越大，滤除效果越好。电容 $C_{SURGE} = 4.7\mu F$ 用于滤除浪涌电压和场电源上存在的任何其他噪声。 C_{FIL} 为 IC 提供局部去耦能力，其值必须为 $1nF$ 。 C_{FIL} 必须尽可能靠近 IC 放置。 R_{SURGE} 、 C_{FIL} 和 C_{SURGE} 都是电流限制功能正常运行所必需的。 R_{SURGE} 、 R_{THR} 、 R_{ILIM} 和 R_{PAR} 可针对 IEC 61131-2 1 类、2 类、3 类隔离式数据输入，根据电压阈值进行选择。

可以选择使用电容 C_{IN} 来滤除 INx 引脚上的噪声。根据模块数据速率，可以使用 $100pF$ 至 $10nF$ 的值。在布局布线中包含一个 C_{IN} 封装，并根据测试结果在需要时使用该封装。




图 8-2. ISO1228 灌入型数字输入

8.2.2 拉出型数字输入

图 8-3 展示了拉出型数字输入的实施方案。注意事项与灌入型数字输入类似，只有少量差别。第一个差别在于 LEDx 引脚上的 LED 方向相反，并且 LED 连接到模块场电源 V24V 而不是 AVSS。第二个差别是 R_{ILIM} 和 C_{FIL} 元件在 AVSS 中连接到场接地路径。为了便于电流通过 R_{THR} 电阻从 V24V 电源流向模块输入，必须做出这两项更改。 R_{THR} 、 R_{ILIM} 和 R_{PAR} 可针对 IEC 61131-2 1 类、2 类、3 类隔离式数据输入，根据电压阈值进行选择。




图 8-3. ISO1228 拉出型数字输入

8.2.3 灌入/拉出型数字输入

节 8.2.3 显示了 ISO1228 支持灌入和拉出的实现方案，无需更改 PCB 上的硬件。与传统的双向实现类似，更改公共端子的极性可以将输入配置为灌入或拉出型数字输入。此设计有助于降低总功耗、缩小电路板面积和减少成本，同时支持系统诊断功能和可扩展性。




图 8-4. 使用 ISO1228 的灌入/拉出型实现

在这两种运行模式下，需要使用框 2 中所示的全桥二极管整流器将 COM1 和 COM2 连接到 AVCC 和 AVSS。当 COM2 = 24V 且 COM1 = GND 时，ISO1228 输入配置为灌入型。当 COM1 = 24V 且 COM2 = GND 时，ISO1228 配置为拉出模式。

每个通道需要在 LEDx 引脚上连接背对背 LED，以便在这两种模式下都具有 LED 指示灯。如果不需要 LED 指示，可以将两个背对背二极管连接到 AVSS，而不是 LED，如虚线框 1 所示。在灌入/拉出隔离式数字输入配置中，ISO1228 只需框 1 和框 2 中所示的 6 个二极管。

8.2.4 设计要求

ISO1228 器件每个器件需要两个电阻 R_{SURGE} 、 R_{LIM} 和多达两个电容 C_{SURGE} 和 C_{LIM} ，每个通道需要两个电阻 R_{THR} 和 R_{PAR} 。有关选择 R_{SURGE} 、 R_{LIM} 、 R_{THR} 和 R_{PAR} 的更多信息，请参阅详细设计过程部分。 V_{CC1} 上需要一个 100nF 去耦电容。

8.2.4.1 详细设计过程

8.2.4.1.1 电流限值

ISO1228 器件包含可选的电流限制功能，可以限制从 INx 引脚汲取的电流。电流限制可防止随着输入电压超过电压高转换阈值，导致输入电流线性增加，从而降低芯片和系统功耗以及电路板温度。

R_{LIM} 和 R_{PAR} 电阻根据下面所示的公式来设置电流限制值 (I_L)。

$$I_L \text{ (typical)} = 2.9\text{mA when } R_{LIM} = 0\text{k}\Omega \text{ \& } R_{PAR} = 13\text{k}\Omega \quad (1)$$

$$I_L \text{ (typical)} = 3.9\text{mA when } R_{LIM} = 1\text{k}\Omega \text{ \& } R_{PAR} = 9.76\text{k}\Omega. \quad (2)$$

建议 R_{PAR} 上容差为 1%，但如果可接受更高的电流限制值变化，也可以使用 5% 容差。 C_{FIL} 值在 $R_{LIM} = 1\text{k}\Omega$ 时设为 1nF。所有通道的 R_{PAR} 值相同，这是实现正确电流限制行为的必要条件。

8.2.4.1.2 电压阈值

R_{THR} 电阻用于设置电压阈值 (V_{IL} 和 V_{IH}) 以及限制浪涌电流。在灌入模式下, 建议在 3 类系统中使用值为 $1k\Omega$ 的 R_{THR} , 以实现 $2.9mA$ (典型值) 的 I_L , 使用 910Ω 以实现 $3.9mA$ 的 I_L (所需的最大阈值电压为 $11V$)。对于 2 类和 3 类系统, 拉出模式下不支持 $3.9mA$ 的 I_L 。在 1 类系统中, 建议使用值为 $1k\Omega$ 的 R_{THR} (所需的最大阈值电压为 $15V$)。在 2 类系统中建议使用值为 910Ω 的 R_{THR} 。表 8-1 和拉出模式 R_{THR} 容许值 (Ω) 表列出了适用于每个模式的 R_{THR} 值范围。可以使用方程式 3 和方程式 4 分别计算典型 V_{IH} 值和最小 V_{IL} 值。

$$V_{IH}(\text{typical}) = 6.0V + R_{THR} \times I_L(\text{typical}) \quad (3)$$

$$V_{IL}(\text{typical}) = 5.0V + R_{THR} \times I_L(\text{typical}) \quad (4)$$

$$V_{IH}(\text{max}) = 6.4V + R_{THR} \times I_L(\text{max}) \quad (5)$$

$$V_{IL}(\text{min}) = 4.7V + R_{THR} \times I_L(\text{min}) \quad (6)$$

请参阅灌入模式 R_{THR} 容许值 (Ω) 和拉出模式 R_{THR} 容许值 (Ω), 确认用于 IEC 61131-2 1 类和 3 类电压阈值的 R_{THR} 值。2 类操作在灌入模式下也可用。对于 2 类操作, 请将两个 3 类通道与 $R_{ILIM} = 1k\Omega$ 和 $R_{PAR} = 9.76k\Omega$ 并联。得到的 2 类配置的电流限值为 $7.8mA$ (典型值)。在此模式下, 各并联通道的 R_{THR} 阻值与 3 类运行情况下的相同。

各类的 R_{THR} 上都可以接受 5% 的容差。建议对 R_{THR} 使用抗浪涌电阻。

表 8-1. 灌入模式 R_{THR} 容许值 (Ω)

灌入模式							
$R_{ILIM} = 0\Omega$, $R_{PAR} = 13k\Omega$, $R_{SURGE} = 1k\Omega$ ($I_L = 2.9mA$)				$R_{ILIM} = 1k\Omega$, $R_{PAR} = 9.76k\Omega$, $R_{SURGE} = 1k\Omega$ ($I_L = 3.9mA$)			
	最小值	典型值	最大值		最小值	典型值	最大值
1 类	180	1000	2400	1 类	110	910	1740
3 类	180	1000	1300	3 类	110	910	930

表 8-2. 拉出模式 R_{THR} 容许值 (Ω)

拉出模式							
$R_{ILIM} = 0\Omega$, $R_{PAR} = 13k\Omega$ ($I_L = 2.9mA$)				$R_{ILIM} = 1k\Omega$, $R_{PAR} = 9.76k\Omega$ ($I_L = 3.9mA$)			
	最小值	典型值	最大值		最小值	典型值	最大值
1 类	180	1000	2400	1 类	2000	2000	2000
3 类	180	1000	1300	3 类	不支持		

这些表中的值是使用上述 V_{IH} 和 V_{IL} 公式计算得出。

例如, 可计算 IEC 61131-2 1 类灌入模式阈值。假设 $R_{ILIM} = 0k\Omega$, 可使用以下数据表规格进行计算:

$$V_{OFF_MAX} = 5V \text{ and must be greater than } V_{IL(\text{min})} \quad (7)$$

$$V_{ON_MIN} = 15V \text{ and must be less than } V_{IH(\text{max})} \quad (8)$$

$$I_{L(\text{min})} = 2mA \quad (9)$$

$$I_{L(\text{max})} = 3.3mA \quad (10)$$

可以计算 R_{THR} 的最小可接受值。当输入接近关断状态时: $V_{OFF_MAX} = V_{IL(\text{min})}$ 。上述数据表值可以代入 $V_{IL(\text{min})}$ 的公式:

$$V_{IL(\text{min})} = 5V = 4.7V + R_{THR} \times 2mA \quad (11)$$

该公式重新排列后可以求解 $R_{THR} = 150\ \Omega$ 。

现在可以使用 $R_{THR} = 150\ \Omega$ 来计算 $V_{IH(max)}$ ：

$$V_{IH(max)} = 6.4V + 150\ \Omega \times I_{L(max)} = 6.895V \text{ which is less than } V_{ON_MIN} \quad (12)$$

因此，在表中将 $R_{THR} = 150\ \Omega$ 更改为 $180\ \Omega$ ，以便使用标准电阻值确保 R_{THR} 的 5% 容差。

可以计算 R_{THR} 的最大可接受值。当输入接近导通状态时： $V_{ON_MIN} = V_{IH(max)}$ 。相同的数据表值可以代入 $V_{IH(max)}$ 的公司：

$$V_{IH(max)} = 15V = 6.4V + R_{THR} \times 3.3mA \geq R_{THR} = 2.6k\ \Omega \quad (13)$$

当 $R_{THR} = 2.6k\ \Omega$ 时， $V_{OFF} = V_{IL} = 6.4V + 2.6k\ \Omega \times I_{L(min)} = 9.9V$ ，这大于 V_{OFF_MAX}

同样，表中的 $2400\ \Omega$ 是用于 R_{THR} 5% 容差的标准电阻。表中的其他值使用相同的方法推导得出，也可以在线下载[阈值计算器](#)。

8.2.4.1.3 断线检测

每个通道都有断线检测电路，其中包含用于检测场传感器接线完整性的次级比较器。传感器或开关上有一个断线电阻，可将高于 $240\mu A$ 的小电流传递到 INx 。如果输入电流低于 I_{WB} ，则会设置 SPI 寄存器中的 WBx ，并在 $nFAULT$ 引脚上进行标记。断线检测仅在灌入模式下以及使用 LED 或二极管时有效。断线电阻 R_{IWB} 的计算公式如下：

$$R_{IWB} = (V_{INx} - V_{LED}) / I_{WB} - R_{THR} \quad (14)$$

其中， V_{INx} 是连接传感器或开关的激励电压， V_{LED} 是 LED 或二极管的二极管压降（通常为 $2V$ ）。

8.3 电源相关建议

为确保在各种数据速率和电源电压条件下可靠运行，建议在 MCU 侧电源引脚 (V_{CC1}) 上使用 $0.1\ \mu F$ 旁路电容。该电容器必须尽量靠近电源引脚放置。

8.4 布局

8.4.1 布局指南

ISO1228 的电路板布局布线可分两层完成。在场侧，将 R_{THR} 、 C_{IN} 、 R_{PAR} 、 R_{ILIM} 、 C_{FIL} 、 R_{SURGE} 和 C_{SURGE} 放置在顶层。使用底层作为场接地 (FGND) 平面。TI 建议使用 0603 封装的 R_{PAR} 和 C_{IN} ，以实现紧凑的布局，但也可以使用较大的尺寸 (0805)。 C_{IN} 电容是一种 50V 电容，采用 0603 封装。 C_{IN} 应尽可能靠近 ISO1228 器件。TI 建议使用 MELF 0204 封装防浪涌电阻形式的 R_{THR} 、 R_{SURGE} 和 R_{ILIM} ，并且对 C_{SURGE} 和 C_{FIL} 使用 0805 封装 50V 电容。 R_{THR} 电阻可灵活放置，但连接到外部高电压的电阻引脚不得放置在 ISO1228 器件引脚或 C_{IN} 和 R_{PAR} 引脚 4mm 范围内，以便在 EMC 测试过程中避免飞弧。LED 可灵活放置，以便显示场侧通道状态。

侧 1 只需要一个去耦电容。此电容应放置在顶层，使用底层作为 GND1。

[布局示例](#) 展示了示例布局布线。

8.4.2 布局示例




图 8-5. ISO1228 布局布线示例

9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，[《数字隔离器设计指南》](#)
- 德州仪器 (TI)，[隔离相关术语](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com.cn 上的器件产品文件夹。点击右上角的 [提醒我](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (February 2024) to Revision B (September 2025)	Page
• 添加了指向 应用 部分的链接.....	1
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 更新了 典型特性 部分中 灌入模式下输入电流与输入电压间的关系 图的颜色和图例。.....	14
• 在 特性说明 中通篇添加了信息以提高可读性.....	19
• 添加了信息以提高可读性.....	19
• 向“器件功能模式”表添加了脚注.....	24
• 向 拉出型数字输入 部分添加了信息以提高可读性.....	27
• 添加了 灌入/拉出型数字输入 部分.....	28
• 将 电流限制 和 电压阈值 部分中的 I_L (典型值) 从 2.5mA 和 3.5mA 更改为 2.9mA 和 3.9mA.....	29

Changes from Revision * (June 2023) to Revision A (February 2024)	Page
• 将器件状态从“预告信息”更新为“量产数据”。	1
• 向 <i>引脚配置和功能</i> 表添加了脚注	3
• 添加了测试电路和 <i>参数测量信息</i> 部分	16

11 机械、封装和可订购信息


以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGE OUTLINE

DFB0038A

SSOP - 1.75 mm max height

SMALL OUTLINE PACKAGE




NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
5. Reference JEDEC registration MS-012.

EXAMPLE BOARD LAYOUT**DFB0038A****SSOP - 1.75 mm max height**

SMALL OUTLINE PACKAGE



NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DFB0038A

SSOP - 1.75 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
ISO1228DFBR	Active	Production	SSOP (DFB) 38	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO1228
ISO1228DFBR.A	Active	Production	SSOP (DFB) 38	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO1228

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
ISO1228DFBR	SSOP	DFB	38	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
ISO1228DFBR	SSOP	DFB	38	2500	350.0	350.0	43.0



4227016/B 06/2023

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
5. Reference JEDEC registration MS-012.

EXAMPLE BOARD LAYOUT


DFB0038A

SSOP - 1.75 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:6X



SOLDER MASK DETAILS

4227016/B 06/2023


NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

DFB0038A

SSOP - 1.75 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4227016/B 06/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月