

AMC0x03M0510 具有内部时钟的精密、 $\pm 50\text{mV}$ 输入、隔离式 $\Delta\text{-}\Sigma$ 调制器

1 特性

- 线性输入电压范围： $\pm 50\text{mV}$
- 电源电压范围：
 - 高侧 (AVDD)：3.0V 至 5.5V
 - 低侧 (DVDD)：2.7V 至 5.5V
- 低直流误差：
 - 失调电压误差： $\pm 100\mu\text{V}$ (最大值)
 - 温漂： $\pm 1\mu\text{V}/^\circ\text{C}$ (最大值)
 - 增益误差： $\pm 0.2\%$ (最大值)
 - 增益漂移： $\pm 30\text{ppm}/^\circ\text{C}$ (最大值)
- 高 CMTI：150V/ns (最小值)
- 高侧电源缺失检测
- 低 EMI：符合 CISPR-11 和 CISPR-25 标准
- 隔离等级：
 - AMC0203M0510：基础型隔离
 - AMC0303M0510：增强型隔离
- 安全相关认证：
 - DIN EN IEC 60747-17 (VDE 0884-17)
 - UL 1577
- 可在更大的工业级温度范围内正常工作： -40°C 至 $+125^\circ\text{C}$

2 应用

- 电机驱动器
- 光电逆变器
- 服务器电源单元 (PSU)
- 储能系统

3 说明

AMC0x03M0510 是一款电隔离精密 $\Delta\text{-}\Sigma$ 调制器，具有 $\pm 50\text{mV}$ 输入和内部时钟。输入针对通常用于电流检测应用的低阻抗分流电阻器的连接进行了优化。

隔离栅将在不同共模电压电平下运行的系统器件隔开。该隔离栅抗电磁干扰性能极强。该隔离栅经过认证，可提供高达 5kV_{RMS} 的增强型隔离 (DWV 封装) 和高达 3kV_{RMS} 的基础型隔离 (D 封装) (60s)。


AMC0x03M0510 的输出位流与内部生成的 10MHz 时钟同步。结合 sinc3、OSR 256 滤波器，该器件可在 39kSPS 的采样率下实现 12.2 有效位分辨率或 78dB 的动态范围。

AMC0x03M0510 采用 8 引脚宽体和窄体 SOIC 封装。该器件的完全额定工作温度范围为 -40°C 至 $+125^\circ\text{C}$ 。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
AMC0203M0510	D (SOIC 8)	4.9mm × 6mm
AMC0303M0510	DWV (SOIC 8)	5.85mm × 11.50mm

- (1) 有关更多信息，请参阅 [机械、封装和可订购信息](#)。
 (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



典型应用



内容

1 特性	1	6.17 典型特性.....	18
2 应用	1	7 详细说明	22
3 说明	1	7.1 概述.....	22
4 器件比较表	3	7.2 功能方框图.....	22
5 引脚配置和功能	3	7.3 特性说明.....	23
6 规格	4	7.4 器件功能模式.....	28
6.1 绝对最大额定值.....	4	8 应用和实施	29
6.2 ESD 等级.....	4	8.1 应用信息.....	29
6.3 建议运行条件.....	5	8.2 典型应用.....	29
6.4 热性能信息 (D 封装)	6	8.3 最佳设计实践.....	32
6.5 热性能信息 (DWV 封装)	7	8.4 电源相关建议.....	33
6.6 额定功率.....	7	8.5 布局.....	33
6.7 绝缘规格 (基本隔离)	8	9 器件和文档支持	34
6.8 绝缘规格 (增强型隔离)	9	9.1 文档支持.....	34
6.9 安全相关认证 (基本隔离)	10	9.2 接收文档更新通知.....	34
6.10 安全相关认证 (增强型隔离)	11	9.3 支持资源.....	34
6.11 安全限值 (D 封装)	12	9.4 商标.....	34
6.12 安全限值 (DWV 封装)	13	9.5 静电放电警告.....	34
6.13 电气特性.....	14	9.6 术语表.....	34
6.14 开关特性	16	10 修订历史记录	34
6.15 时序图.....	16	11 机械、封装和可订购信息	34
6.16 绝缘特性曲线.....	17	11.1 机械数据.....	35

4 器件比较表

参数	AMC0203M0510	AMC0303M0510
符合 VDE 0884-17 的隔离等级	基础型	增强型
封装	窄体 SOIC (D)	宽体 SOIC (DWV)

5 引脚配置和功能




图 5-1. DWV 和 D 封装，8 引脚 SOIC（顶视图）

表 5-1. 引脚功能

引脚		类型	说明
编号	名称		
1	AVDD	高侧电源	模拟（高侧）电源 ⁽¹⁾
2	INP	模拟输入	同相模拟输入 ⁽²⁾
3	INN	模拟输入	反相模拟输入 ⁽²⁾
4	AGND	高侧接地端	模拟（高侧）地
5	DGND	低侧接地端	数字（低侧）地
6	DOUT	数字输出	调制器数据输出
7	CLKOUT	数字输出	调制器时钟输出
8	DVDD	低侧电源	数字（低侧）电源 ⁽¹⁾

(1) 有关电源去耦方面的建议，请参阅 [电源相关建议](#) 部分。

(2) 有关输入滤波器设计，请参阅 [输入滤波器设计](#) 部分。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
电源电压	高侧 AVDD 至 AGND	-0.3	6.5	V
	低侧 DVDD 至 DGND	-0.3	6.5	
模拟输入电压	INP、INN 至 AGND	AGND - 4	AVDD + 0.5	V
数字输出电压	DOUT、CLKOUT 至 DGND	DGND - 0.5	DVDD + 0.5	V
输入电流	连续，除电源引脚外的任何引脚	-10	10	mA
温度	结温， T_J		150	°C
	贮存温度， T_{stg}	-65	150	

(1) 超出绝对最大额定值范围操作可能会导致器件永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议的工作条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±1000	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在工作环境温度范围内测得（除非另有说明）

			最小值	标称值	最大值	单位
电源						
AVDD	高侧电源	AVDD 至 AGND	3	5.0	5.5	V
DVDD	低侧电源	DVDD 至 DGND	2.7	3.3	5.5	V
模拟输入						
V _{Clipping}	削波输出前的差分输入电压	V _{IN} = V _{INP} - V _{INN}	±64			mV
V _{FSR}	额定线性差分输入电压	V _{IN} = V _{INP} - V _{INN}	-50		50	mV
V _{CM}	工作共模输入电压	(V _{INP} + V _{INN})/2 至 AGND	-0.032		1	V
C _{IN, EXT}	连接到输入端的最小外部电容	从 INP 到 INN	10			nF
温度范围						
T _A	额定环境温度		-40		125	°C

6.4 热性能信息 (D 封装)

热指标 ⁽¹⁾		D (SOIC)	单位
		8 引脚	
$R_{\theta JA}$	结至环境热阻	116.5	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	52.8	°C/W
$R_{\theta JB}$	结至电路板热阻	58.9	°C/W
Ψ_{JT}	结至顶部特征参数	19.4	°C/W
Ψ_{JB}	结至电路板特征参数	58.0	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

6.5 热性能信息 (DWV 封装)

热指标 ⁽¹⁾		DWV (SOIC)	单位
		8 引脚	
$R_{\theta JA}$	结至环境热阻	102.8	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	45.1	°C/W
$R_{\theta JB}$	结至电路板热阻	63.0	°C/W
Ψ_{JT}	结至顶部特征参数	14.3	°C/W
Ψ_{JB}	结至电路板特征参数	61.1	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

6.6 额定功率

参数		测试条件	值	单位
P_D	最大功耗 (两侧)	AVDD = DVDD = 5.5V	63	mW
P_{D1}	最大功耗 (高侧)	AVDD = 5.5V	30	mW
P_{D2}	最大功耗 (低侧)	DVDD = 5.5V	33	mW

6.7 绝缘规格 (基本隔离)

在工作环境温度范围内测得 (除非另有说明)

参数		测试条件	值	单位
通用				
CLR	外部间隙 ⁽¹⁾	引脚间的最短空间距离	≥ 4	mm
CPG	外部爬电距离 ⁽¹⁾	引脚间的最短封装表面距离	≥ 4	mm
DTI	绝缘穿透距离	绝缘层的最小内部缝隙 (内部间隙)	≥ 15.4	μm
CTI	相对漏电起痕指数	DIN EN 60112 (VDE 0303-11) ; IEC 60112	≥ 600	V
	材料组	符合 IEC 60664-1	I	
	过压类别 (符合 IEC 60664-1)	额定市电电压 ≤ 300V _{RMS}	I-IV	
		额定市电电压 ≤ 600V _{RMS}	I-III	
DIN EN IEC 60747-17 (VDE 0884-17) ⁽²⁾				
V _{IORM}	最大重复峰值隔离电压	在交流电压下	1130	V _{PK}
V _{IOWM}	最大额定隔离 工作电压	在交流电压下 (正弦波)	800	V _{RMS}
		在直流电压下	1130	V _{DC}
V _{IOTM}	最大瞬态 隔离电压	V _{TEST} = V _{IOTM} , t = 60s (鉴定测试) , V _{TEST} = 1.2 × V _{IOTM} , t = 1s (100% 生产测试)	4250	V _{PK}
V _{IMP}	最大脉冲电压 ⁽³⁾	在空气中测试, 符合 IEC 62368-1 标准的 1.2/50μs 波形	5000	V _{PK}
V _{IOSM}	最大浪涌 隔离电压 ⁽⁴⁾	在油中进行测试 (鉴定测试) , 符合 IEC 62368-1 的 1.2/50μs 波形	10000	V _{PK}
q _{pd}	视在电荷 ⁽⁵⁾	方法 a, 输入/输出安全测试子组 2 和 3 后, V _{pd(ini)} = V _{IOTM} , t _{ini} = 60s, V _{pd(m)} = 1.2 × V _{IORM} , t _m = 10s	≤ 5	pC
		方法 a, 环境测试子组 1 后, V _{pd(ini)} = V _{IOTM} , t _{ini} = 60s, V _{pd(m)} = 1.3 × V _{IORM} , t _m = 10s	≤ 5	
		方法 b1, 预处理 (类型测试) 和常规测试, V _{pd(ini)} = V _{IOTM} , t _{ini} = 1s, V _{pd(m)} = 1.5 × V _{IORM} , t _m = 1s	≤ 5	
		方法 b2, 常规测试 (100% 生产) ⁽⁷⁾ , V _{pd(ini)} = V _{IOTM} = V _{pd(m)} , t _{ini} = t _m = 1s	≤ 5	
C _{IO}	势垒电容, 输入至输出 ⁽⁶⁾	V _{IO} = 0.5V _{PP} (1MHz)	≈1.5	pF
R _{IO}	绝缘电阻, 输入至输出 ⁽⁶⁾	V _{IO} = 500V (T _A = 25°C)	> 10 ¹²	Ω
		V _{IO} = 500V (100°C ≤ T _A ≤ 125°C)	> 10 ¹¹	
		V _{IO} = 500V, T _S = 150°C	> 10 ⁹	
	污染等级		2	
	气候类别		55/125/21	
UL1577				
V _{ISO}	可承受的隔离电压	V _{TEST} = V _{ISO} , t = 60s (鉴定测试) ; V _{TEST} = 1.2 × V _{ISO} , t = 1s (100% 生产测试)	3000	V _{RMS}

- (1) 根据应用特定的设备隔离标准应用爬电距离和电气间隙要求。保持电路板设计的爬电距离和间隙, 从而确保印刷电路板 (PCB) 上隔离器的安装焊盘不会导致此距离缩短。在某些情况下, PCB 上的爬电距离和电气间隙相等。在 PCB 上插入坡口、肋或两者等技术可帮助提高这些规格。
- (2) 此耦合器仅适用于安全额定值范围内的安全电气绝缘。应借助合适的保护电路来确保符合安全等级。
- (3) 在空气中进行测试, 以确定封装的浪涌抗扰度。
- (4) 在油中进行测试, 以确定隔离栅的固有浪涌抗扰度。
- (5) 视在电荷是局部放电 (pd) 引起的电气放电。
- (6) 将隔离栅每一侧的所有引脚都连在一起, 构成一个双引脚器件。
- (7) 生产中使用方法 b1 或 b2。

6.8 绝缘规格 (增强型隔离)

在工作环境温度范围内测得 (除非另有说明)

参数		测试条件	值	单位
通用				
CLR	外部间隙 ⁽¹⁾	引脚间的最短空间距离	≥ 8.5	mm
CPG	外部爬电距离 ⁽¹⁾	引脚间的最短封装表面距离	≥ 8.5	mm
DTI	绝缘穿透距离	双重绝缘层的最小内部缝隙 (内部间隙)	≥ 15.4	μm
CTI	相对漏电起痕指数	DIN EN 60112 (VDE 0303-11) ; IEC 60112	≥ 600	V
	材料组	符合 IEC 60664-1	I	
	过压类别 (符合 IEC 60664-1)	额定市电电压 ≤ 300V _{RMS}	I-IV	
		额定市电电压 ≤ 6000V _{RMS}	I-III	
DIN EN IEC 60747-17 (VDE 0884-17) ⁽²⁾				
V _{IORM}	最大重复峰值隔离电压	在交流电压下	2120	V _{PK}
V _{IOWM}	最大额定隔离 工作电压	在交流电压下 (正弦波)	1500	V _{RMS}
		在直流电压下	2120	V _{DC}
V _{IOTM}	最大瞬态 隔离电压	V _{TEST} = V _{IOTM} , t = 60s (鉴定测试) , V _{TEST} = 1.2 × V _{IOTM} , t = 1s (100% 生产测试)	7000	V _{PK}
V _{IMP}	最大脉冲电压 ⁽³⁾	在空气中测试, 符合 IEC 62368-1 标准的 1.2/50μs 波形	7700	V _{PK}
V _{IOSM}	最大浪涌 隔离电压 ⁽⁴⁾	在油中进行测试 (鉴定测试) , 符合 IEC 62368-1 的 1.2/50μs 波形	10000	V _{PK}
q _{pd}	视在电荷 ⁽⁵⁾	方法 a, 输入/输出安全测试子组 2 和 3 后, V _{pd(ini)} = V _{IOTM} , t _{ini} = 60s, V _{pd(m)} = 1.2 × V _{IORM} , t _m = 10s	≤ 5	pC
		方法 a, 环境测试子组 1 后, V _{pd(ini)} = V _{IOTM} , t _{ini} = 60s, V _{pd(m)} = 1.6 × V _{IORM} , t _m = 10s	≤ 5	
		方法 b1, 预处理 (类型测试) 和常规测试, V _{pd(ini)} = 1.2 × V _{IOTM} , t _{ini} = 1s, V _{pd(m)} = 1.875 × V _{IORM} , t _m = 1s	≤ 5	
		方法 b2, 常规测试 (100% 生产) ⁽⁷⁾ V _{pd(ini)} = V _{pd(m)} = 1.2 × V _{IOTM} , t _{ini} = t _m = 1s	≤ 5	
C _{IO}	势垒电容, 输入至输出 ⁽⁶⁾	V _{IO} = 0.5V _{PP} (1MHz)	≈1.5	pF
R _{IO}	绝缘电阻, 输入至输出 ⁽⁶⁾	V _{IO} = 500V (T _A = 25°C)	> 10 ¹²	Ω
		V _{IO} = 500V (100°C ≤ T _A ≤ 125°C)	> 10 ¹¹	
		V _{IO} = 500V, T _S = 150°C	> 10 ⁹	
	污染等级		2	
	气候类别		55/125/21	
UL1577				
V _{ISO}	可承受的隔离电压	V _{TEST} = V _{ISO} , t = 60s (鉴定测试) , V _{TEST} = 1.2 × V _{ISO} , t = 1s (100% 生产测试)	5000	V _{RMS}

- (1) 根据应用特定的设备隔离标准应用爬电距离和电气间隙要求。保持电路板设计的爬电距离和间隙, 从而确保印刷电路板 (PCB) 上隔离器的安装焊盘不会导致此距离缩短。在某些情况下, PCB 上的爬电距离和电气间隙相等。在 PCB 上插入坡口、肋或两者等技术可帮助提高这些规格。
- (2) 此耦合器仅适用于安全额定值范围内的安全电气绝缘。应借助合适的保护电路来确保符合安全等级。
- (3) 在空气中进行测试, 以确定封装的浪涌抗扰度。
- (4) 在油中进行测试, 以确定隔离栅的固有浪涌抗扰度。
- (5) 视在电荷是局部放电 (pd) 引起的电气放电。
- (6) 将隔离栅每一侧的所有引脚都连在一起, 构成一个双引脚器件。
- (7) 生产中使用方法 b1 或 b2。

6.9 安全相关认证 (基本隔离)

VDE	UL
DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN 61010-1 (VDE 0411-1) 条款 : 6.4.3 ; 6.7.1.3 ; 6.7.2.1 ; 6.7.2.2 ; 6.7.3.4.2 ; 6.8.3.1	根据 1577 元件认证和 CSA 元件验收第 5 号计划进行了认证
基础型绝缘	单一绝缘保护
证书编号 : 待定	文件编号 : 待定

6.10 安全相关认证 (增强型隔离)

VDE	UL
DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN IEC 62368-1 (VDE 0868-1)、 EN IEC 62368-1、 IEC 62368-1 条款 : 5.4.3 ; 5.4.4.4 ; 5.4.9	根据 1577 元件认证和 CSA 元件验收第 5 号计划进行了认证
增强型绝缘	单一绝缘保护
证书编号 : 待定	文件编号 : 待定

6.11 安全限值 (D 封装)

安全限值⁽¹⁾旨在更大限度地减小在发生输入或输出电路故障时对隔离栅的潜在损害。I/O 发生故障时会导致低电阻接地或连接到电源, 如果没有限流电路, 则会因为功耗过大而导致芯片过热并损坏隔离栅, 甚至可能导致辅助系统出现故障。

参数		测试条件	最小值	典型值	最大值	单位
I_S	安全输入、输出或电源电流	$R_{\theta JA} = 116.5^{\circ}\text{C/W}$, $V_{DDx} = 5.5\text{V}$, $T_J = 150^{\circ}\text{C}$, $T_A = 25^{\circ}\text{C}$			195	mA
P_S	安全输入、输出或总功率	$R_{\theta JA} = 116.5^{\circ}\text{C/W}$, $T_J = 150^{\circ}\text{C}$, $T_A = 25^{\circ}\text{C}$			1070	mW
T_S	最高安全温度				150	$^{\circ}\text{C}$

- (1) 最高安全温度 T_S 与器件指定的最大结温 T_J 的值相同。 I_S 和 P_S 参数分别表示安全电流和安全功率。请勿超过 I_S 和 P_S 的最大限值。这些限值随着环境温度 T_A 的变化而变化。
- “热性能信息”表中的结至空气热阻 $R_{\theta JA}$ 是安装在含引线的表面贴装封装的高 K 测试板上的器件的热阻。可使用以下公式来计算各个参数的值：
- $T_J = T_A + R_{\theta JA} \times P$, 其中, P 为器件上消耗的功率。
- $T_{J(max)} = T_S = T_A + R_{\theta JA} \times P_S$, 其中, $T_{J(max)}$ 为最大结温。
- $P_S = I_S \times V_{DD_{max}}$, 其中 $V_{DD_{max}}$ 为最大低侧电压。

6.12 安全限值 (DWV 封装)

安全限值⁽¹⁾旨在更大限度地减小在发生输入或输出电路故障时对隔离栅的潜在损害。I/O 发生故障时会导致低电阻接地或连接到电源，如果没有限流电路，则会因为功耗过大而导致芯片过热并损坏隔离栅，甚至可能导致辅助系统出现故障。

参数		测试条件	最小值	典型值	最大值	单位
I _S	安全输入、输出或电源电流	R _{θJA} = 102.8°C/W, VDDx = 5.5V , T _J = 150°C, T _A = 25°C			220	mA
P _S	安全输入、输出或总功率	R _{θJA} = 102.8°C/W, T _J = 150°C, T _A = 25°C			1210	mW
T _S	最高安全温度				150	°C

- (1) 最高安全温度 T_S 与器件指定的最大结温 T_J 的值相同。I_S 和 P_S 参数分别表示安全电流和安全功率。请勿超过 I_S 和 P_S 的最大限值。这些限值随着环境温度 T_A 的变化而变化。
- “热性能信息”表中的结至空气热阻 R_{θJA} 是安装在含引线的表面贴装封装的高 K 测试板上的器件的热阻。可使用以下公式来计算各个参数的值：
- $T_J = T_A + R_{\theta JA} \times P$ ，其中，P 为器件上消耗的功率。
- $T_{J(max)} = T_S = T_A + R_{\theta JA} \times P_S$ ，其中，T_{J(max)} 为最大结温。
- $P_S = I_S \times VDD_{max}$ ，其中 VDD_{max} 为最大低侧电压。

6.13 电气特性

最小和最大规格的适用条件为 $T_A = -40^{\circ}\text{C}$ 至 125°C 、 $AVDD = 3.0\text{V}$ 至 5.5V 、 $DVDD = 2.7\text{V}$ 至 5.5V 、 $V_{\text{INP}} = -50\text{mV}$ 至 50mV 、 $V_{\text{INN}} = 0\text{V}$ 且 sinc^3 滤波器的 $\text{OSR} = 256$ (除非另有说明)；典型规格的条件为 $T_A = 25^{\circ}\text{C}$ 、 $AVDD = 5\text{V}$ 且 $DVDD = 3.3\text{V}$

参数		测试条件	最小值	典型值	最大值	单位
模拟输入						
C _{IN}	有效输入采样电容			7.7		pF
R _{IN}	输入阻抗		11	13	15	kΩ
I _{INP}	输入电流	V _{IN} = (V _{INP} - V _{INN}) = V _{FSR, MAX}		4		μA
I _{INN}	输入电流	V _{IN} = (V _{INP} - V _{INN}) = V _{FSR, MAX}		-4		μA
CMTI	共模瞬态抗扰度		150			V/ns
直流精度						
E _O	失调电压误差 ^{(1) (2)}	INP = INN = AGND , T _A = 25°C	-100	±4	100	μV
TCE _O	偏移误差温漂 ^{(2) (4)}		-1	±0.1	1	μV/°C
E _G	增益误差	T _A = 25°C	-0.2%	±0.04%	0.2%	
TCE _G	增益误差温漂 ⁽⁵⁾		-30	±15	30	ppm/°C
INL	积分非线性 ⁽³⁾	分辨率：16 位	-5	±1	5	LSB
DNL	微分非线性	分辨率：16 位	-0.99		0.99	LSB
	直流输出噪声	INP = INN = AGND		2.1		μV _{RMS}
CMRR	共模抑制比	INP = INN , f _{IN} = 0Hz , V _{CM min} ≤ V _{IN} ≤ V _{CM max}		-99		dB
		INP = INN , f _{IN} 为 0.1Hz 至 50kHz , V _{CM min} ≤ V _{IN} ≤ V _{CM max}		-100		
PSRR	电源抑制比	INP = INN = AGND , AVDD 为 3.0V 至 5.5V , 直流		-95		dB
		INP = INN = AGND , AVDD 为 3.0V 至 5.5V , 10kHz/100mV 纹波		-95		
交流精度						
SNR	信噪比	f _{IN} = 35Hz		78		dB
THD	总谐波失真 ⁽⁶⁾	3.0V ≤ AVDD ≤ 5.5V , f _{IN} = 1kHz		-100	-74	dB
数字输入 (具有施密特触发的 CMOS 逻辑)						
I _{IN}	输入电流	DGND ≤ V _{IN} ≤ DVDD	0		7	μA
C _{IN}	输入电容			4		pF
V _{IH}	高电平输入电压		0.7 × DVDD		DVDD + 0.3	V
V _{IL}	低电平输入电压		-0.3		0.3 × DVDD	V
数字输出 (CMOS)						
C _{LOAD}	输出负载电容			15	30	pF
V _{OH}	高电平输出电压	I _{OH} = - 4mA	DVDD - 0.4			V
V _{OL}	低电平输出电压	I _{OL} = 4 mA			0.4	V
电源						
I _{AVDD}	高侧电源电流			4.5	5.5	mA
I _{DVDD}	低侧电源电流	C _{LOAD} = 15pF		4.1	6.0	mA
AVDD _{UV}	高侧欠压检测阈值	AVDD 上升	2.4	2.6	2.8	V
		AVDD 下降	1.9	2.05	2.2	

6.13 电气特性 (续)

最小和最大规格的适用条件为 $T_A = -40^{\circ}\text{C}$ 至 125°C 、 $AVDD = 3.0\text{V}$ 至 5.5V 、 $DVDD = 2.7\text{V}$ 至 5.5V 、 $V_{\text{INP}} = -50\text{mV}$ 至 50mV 、 $V_{\text{INN}} = 0\text{V}$ 且 sinc^3 滤波器的 $\text{OSR} = 256$ (除非另有说明)；典型规格的条件为 $T_A = 25^{\circ}\text{C}$ 、 $AVDD = 5\text{V}$ 且 $DVDD = 3.3\text{V}$

参数	测试条件	最小值	典型值	最大值	单位
$DVDD_{\text{UV}}$ 低侧欠压检测阈值	DVDD 上升	2.3	2.5	2.7	V
	DVDD 下降	1.9	2.05	2.2	

- (1) 此参数以输入为基准。
- (2) 典型值包括一个 Σ 统计变化。
- (3) 根据定义，积分非线性是指距离穿过理想 ADC 传递函数端点的直线之间的最大偏差，以 LSB 的数量表示，或以指定线性满量程 FSR 的百分比表示。
- (4) 使用框方法计算失调电压误差温漂，如下公式所述：

$$TCE_O = (E_{O,\text{MAX}} - E_{O,\text{MIN}}) / \text{TempRange}$$
 其中 $E_{O,\text{MAX}}$ 和 $E_{O,\text{MIN}}$ 是指在温度范围 (-40°C 至 125°C) 内测得的最大和最小 E_O 值。
- (5) 使用框方法计算增益误差温漂，如下公式所述：

$$TCE_G (\text{ppm}) = ((E_{G,\text{MAX}} - E_{G,\text{MIN}}) / \text{TempRange}) \times 10^4$$
 其中 $E_{G,\text{MAX}}$ 和 $E_{G,\text{MIN}}$ 是指在温度范围 (-40°C 至 125°C) 内测得的最大和最小 E_G 值 (表示为 %)。
- (6) THD 是前五个高次谐波幅度的均方根和与基波幅度之比。

6.14 开关特性

在工作环境温度范围内测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
f_{CLK}	内部时钟频率	9.4	10	10.6	MHz
d_{CLK}	内部时钟占空比	$d_{\text{CLK}} = t_{\text{HIGH}} / t_{\text{CLK}}$, $t_{\text{CLK}} = 1/f_{\text{CLK}}$	45%	50%	55%
t_{H}	CLKOUT 上升沿之后的 DOUT 保持时间	$C_{\text{LOAD}} = 15\text{pF}$	7		ns
t_{D}	CLKOUT 上升沿之后的 DOUT 延迟时间	$C_{\text{LOAD}} = 15\text{pF}$		16	ns
t_{r}	DOUT 和 CLKOUT 上升时间	10% 至 90%, $2.7\text{V} \leq \text{DVDD} \leq 3.6\text{V}$, $C_{\text{LOAD}} = 15\text{pF}$	2.5	6	ns
		10% 至 90%, $4.5\text{V} \leq \text{DVDD} \leq 5.5\text{V}$, $C_{\text{LOAD}} = 15\text{pF}$	3.0	6	
t_{f}	DOUT 和 CLKOUT 下降时间	10% 至 90%, $2.7\text{V} \leq \text{DVDD} \leq 3.6\text{V}$, $C_{\text{LOAD}} = 15\text{pF}$	2.7	6	ns
		10% 至 90%, $4.5\text{V} \leq \text{DVDD} \leq 5.5\text{V}$, $C_{\text{LOAD}} = 15\text{pF}$	3.3	6	
t_{START}	器件启动时间	AVDD 从 0V 变化为 3.0V, $\text{DVDD} \geq 2.7\text{V}$ 时位流有效, 0.1% 稳定时间	100		μs

6.15 时序图




图 6-1. 数字接口时序




图 6-2. 器件启动时序

6.16 绝缘特性曲线




图 6-3. 安全限制电流的热降额曲线 (符合 VDE)






图 6-4. 安全限制功率的热降额曲线 (符合 VDE)



T_A 最高 150°C, 应力电压频率 = 60Hz, 隔离工作电压 = 1500V_{RMS},
预计工作寿命 ≥ 50 年

图 6-5. 隔离电容器寿命预测
(增强型隔离)



T_A 最高 150°C, 应力电压频率 = 60Hz, 隔离工作电压 = 800V_{RMS},
预计工作寿命 ≥ 100 年

图 6-6. 隔离电容器寿命预测
(基础型隔离)

6.17 典型特性

适用条件为：AVDD = 5V，DVDD = 3.3V， $V_{INP} = -50\text{mV}$ 至 $+50\text{mV}$ ，INN = AGND，且 sinc^3 滤波器的 OSR = 256（除非另有说明）





图 6-7. 输入电流与输入电压间的关系 (INP 引脚)



总未校准输出误差 (以 % 为单位) 定义为：

$$\left[\left(\frac{\text{输出代码}}{2^{16}} \right) - \left(\frac{V_{IN} + 64\text{mV}}{128\text{mV}} \right) \right] \times 100$$
 其中 $V_{IN} = (V_{INP} - V_{INN})$

图 6-8. 总未校准输出误差与输入电压间的关系




图 6-9. 失调电压误差与高侧电源电压间的关系




图 6-10. 偏移误差与温度间的关系




图 6-11. 增益误差与高侧电源电压间的关系




图 6-12. 增益误差与温度间的关系

6.17 典型特性 (续)

适用条件为：AVDD = 5V，DVDD = 3.3V， $V_{INP} = -50\text{mV}$ 至 $+50\text{mV}$ ，INN = AGND，且 sinc³ 滤波器的 OSR = 256 (除非另有说明)




图 6-13. 积分非线性与高侧电源电压间的关系




图 6-14. 积分非线性与输入电压间的关系




图 6-15. 积分非线性与温度间的关系




图 6-16. 电源抑制比与纹波频率间的关系




图 6-17. 共模抑制比与输入信号频率间的关系




图 6-18. 总谐波失真与高侧电源电压间的关系

6.17 典型特性 (续)

适用条件为：AVDD = 5V，DVDD = 3.3V， $V_{INP} = -50\text{mV}$ 至 $+50\text{mV}$ ，INN = AGND，且 sinc^3 滤波器的 OSR = 256 (除非另有说明)




图 6-19. 总谐波失真与输入信号幅度间的关系




图 6-20. 总谐波失真与输入信号频率间的关系






图 6-21. 总谐波失真与温度间的关系




sinc^3 ，OSR = 1，频率段宽度 = 1Hz

图 6-22. 两个输入端都短接至 HGND 时的噪声密度



sinc^3 ，OSR = 256， $V_{IN} = 100\text{mV}_{PP}$

图 6-23. 35Hz 输入信号时的频谱



sinc^3 ，OSR = 256， $V_{IN} = 100\text{mV}_{PP}$

图 6-24. 1kHz 输入信号时的频谱

6.17 典型特性 (续)

适用条件为：AVDD = 5V，DVDD = 3.3V， $V_{INP} = -50\text{mV}$ 至 $+50\text{mV}$ ，INN = AGND，且 sinc³ 滤波器的 OSR = 256 (除非另有说明)




图 6-25. 10kHz 输入信号时的频谱




图 6-26. 内部时钟频率与温度间的关系




图 6-27. 电源电流与电源电压间的关系




图 6-28. 电源电流与温度间的关系

7 详细说明

7.1 概述


AMC0x03M0510 是一款单通道、二阶 CMOS $\Delta\Sigma$ 调制器，专为基于分流器的高分辨率电流检测而设计。差分模拟输入通过开关电容器电路实现。转换器的隔离式输出 (DOUT) 提供由数字 1 和 0 组成的位流，与在 CLKOUT 引脚上提供的内部生成的时钟同步。此串行输出的平均时间与模拟输入电压成正比。

调制器将量化噪声转移到高频；因此，在器件输出端使用低通数字滤波器（如 Sinc 滤波器）来提高总体性能。该滤波器还可将较高采样率的 1 位数据流转换为较低速率（抽取）的较高位数据字。使用微控制器 (μC) 或现场可编程门阵列 (FPGA) 来实现滤波器。

整体性能（速度和分辨率）取决于所选的适当过采样率 (OSR) 和滤波器类型。OSR 越高，分辨率就越高，而运行时的刷新率越低。OSR 越低，分辨率就越低，但提供的数据刷新率越高。该系统支持灵活的数字滤波器设计，并且模数转换结果能够在 OSR = 256 的情况下实现超过 78dB 的动态范围。

基于二氧化硅 (SiO_2) 的电容隔离栅支持高水平的磁场抗扰度，请参阅 [ISO72x 数字隔离器磁场抗扰度应用手册](#)。AMC0x03M0510 使用开关键控 (OOK) 调制方案，通过隔离栅传输数据。这种调制方案加上隔离栅的特性，可确保在嘈杂环境中实现高可靠性，并具有高共模瞬态抗扰度。

7.2 功能方框图



7.3 特性说明

7.3.1 模拟输入

如图 7-1 所示,AMC0x03M0510 的输入端具有一个全差动开关电容器电路。AMC0x03M0510 在 10MHz 处具有 $13\text{k}\Omega$ 的动态输入阻抗。

采样电容器以 f_{CLK} 的频率持续充电和放电。当 S1 开关闭合时, C_{IND} 充电至 V_{INP} 与 V_{INN} 之间的电压差。在放电阶段, 两个 S1 开关首先均断开, 然后两个 S2 开关均闭合。在此阶段, C_{IND} 放电至约 AGND + 0.8V。




图 7-1. 等效输入电路

模拟输入范围经过调整, 以便直接适应于用于电流检测的分流电阻器上的电压降。模拟输入信号 (INP 和 INN) 受到以下两种限制。

- 首先, 如果输入电压超出 [绝对最大额定值](#) 表中规定的输入范围, 则将输入电流限制为绝对最大值。这是为了防止器件输入静电放电 (ESD) 二极管因大电流而损坏。
- 其次, 将差动模拟输入电压保持在指定的满量程范围 (V_{FSR}) 和输入共模电压范围 (V_{CM}) 内。 V_{FSR} 和 V_{CM} 在 [建议运行条件](#) 表中提供。仅在该范围内保证器件噪声和线性性能。

7.3.2 调制器

图 7-2 概念化了 AMC0x03M0510 中实现的二阶开关电容器前馈 $\Delta\Sigma$ 调制器。从输入电压 $V_{IN} = (V_{INP} - V_{INN})$ 中减去 1 位数模转换器 (DAC) 的输出 V_5 。该减法在第一积分器级的输入端提供模拟电压 V_1 。第一个积分器的输出馈送第二积分器级的输入。第二积分的结果是输出电压 V_3 ，即 V_{IN} 和 V_2 输出相加。 V_{IN} 是输入信号， V_2 是第一个积分器。根据所得电压 V_4 的值，比较器的输出将改变。在这种情况下，1 位 DAC 通过改变相关的模拟输出电压 V_5 ，对下一个时钟脉冲做出响应。因而会导致积分器向相反方向移动，并强制积分器输出值跟踪平均输入值。




图 7-2. 二阶调制器的方框图

为了减少偏移和温漂，积分器会以设置为 $f_{CLK}/16$ 的斩波频率进行斩波稳定。图 7-3 展示了由 10MHz 调制器时钟的斩波频率生成的 625kHz 杂散。




图 7-3. 量化噪声整形

7.3.3 隔离通道信号传输

如图 7-4 中所示，AMC0x03M0510 使用开关键控 (OOK) 调制方案跨过基于 SiO_2 的隔离栅传输调制器输出位流。发送驱动器 (TX) 如 [功能方框图](#) 中所示。TX 跨过隔离栅发送一个内部生成的高频载波来表示数字一。而 TX 不发送信号则表示数字零。AMC0x03M0510 内使用的载波标称频率为 480MHz。

AMC0x03M0510 传输通道经过优化，可实现超高共模瞬态抗扰度 (CMTI) 和超低辐射发射。高频载波和 RX/TX 缓冲器开关会导致这些发射。




图 7-4. 基于 OOK 的调制方案

7.3.4 数字输出

0V 输入信号在理想状态下会生成 50% 时间处于高电平的位流 (由 1 和 0 组成)。输入 50mV ($V_{INP} - V_{INN}$) 会产生由 1 和 0 组成的比特流。该流在 90.0% 时间处于高电平。当分辨率为 16 位时, 该百分比在理想情况下对应于代码 58982。-50mV 输入会生成 10.0% 时间处于高电平的位流 (由 1 和 0 组成)。当分辨率为 16 位时, 该百分比在理想情况下对应于代码 6554。这些输入电压也是 AMC0x03M0510 的指定线性范围。如果输入电压值超出该范围, 则随着量化噪声的增大, 调制器的输出会表现出越来越明显的非线性行为。输入电压 $\leq -64\text{mV}$ 时, 调制器输出以恒定的 0 位流进行削波。输入电压 $\geq 64\text{mV}$ 时, 调制器输出也会以恒定的 1 位流进行削波。但是在这种情况下, AMC0x03M0510 每 128 个时钟周期生成一个 1 或 0, 以指示器件工作正常。如果输入为负满量程, 则生成一个 1; 如果输入为正满量程, 则生成一个 0。更多详细信息, 请参阅 [满量程输入情况下的输出行为](#) 部分。图 7-5 展示了输入电压与输出调制器信号间的关系。




图 7-5. 调制器输出与模拟输入间的关系

对于任何输入电压 $V_{IN} = (V_{INP} - V_{INN})$ 值, 可使用以下公式计算输出位流中 1 的密度。唯一的例外是满量程输入信号。请参阅 [满量程输入情况下的输出行为](#) 部分。

$$\rho = (|V_{Clipping}| + V_{IN}) / (2 \times V_{Clipping}) \quad (1)$$

7.3.4.1 满量程输入情况下的输出行为

如果向 AMC0x03M0510 施加满量程输入信号, 则该器件会每经过 128 位在 DOUT 生成一个 1 或 0。图 7-6 展示了此过程的时序图。根据所检测信号的实际极性, 生成一个 1 或 0。满量程信号定义为 $|V_{INP} - V_{INN}| \geq |V_{Clipping}|$ 。通过这种方式, 可以在系统级对缺少 AVDD 和满量程输入信号进行区分。有关诊断数字位流的代码示例, 请参阅 [使用 C2000™ 可配置逻辑块 \(CLB\) 诊断 \$\Delta \Sigma\$ 调制器位流应用手册](#)。




图 7-6. AMC0x03M0510 的满量程输出

7.3.4.2 高侧电源缺失情况下的输出行为

如果缺少高侧电源 (AVDD)，则器件在输出端提供恒定的逻辑 0 位流，DOUT 始终为低电平。图 7-7 展示了此过程的时序图。每 128 个时钟脉冲不会生成 1，从而将此条件与有效的负满量程输入区分开来。该特性有助于识别电路板上的高侧电源问题。有关诊断数字位流的代码示例，请参阅 [使用 C2000™ 可配置逻辑块 \(CLB\) 诊断 \$\Delta \Sigma\$ 调制器位流应用手册](#)。




图 7-7. 高侧电源缺失情况下 AMC0x03M0510 的输出

7.4 器件功能模式

AMC0x03M0510 在以下其中一种状态下运行：

- 关断状态：器件的低侧 (DVDD) 低于 $DVDD_{UV}$ 阈值。器件无响应。DOUT 处于高阻态状态。在内部，DOUT 和 CLKOUT 由 ESD 保护二极管钳位到 DVDD 和 DGND。
- 高侧电源缺失：器件的低侧 (DVDD) 已供电并在 [建议运行条件](#) 中列出的限制范围内。高侧电源 (AVDD) 低于 $AVDD_{UV}$ 阈值。该器件输出一个逻辑 0 的恒定位流，如 [高侧电源缺失情况下的输出行为](#) 部分所述。
- 模拟输入超范围（正满量程输入）：AVDD 和 DVDD 处于建议运行条件内。但模拟输入电压 $V_{IN} = (V_{INP} - V_{INN})$ 高于最大削波电压 ($V_{Clipping, MAX}$)。该器件每隔 128 个时钟周期输出一个逻辑 0 的恒定位流，如 [满量程输入情况下的输出行为](#) 部分所述。
- 模拟输入欠范围（负满量程输入）：AVDD 和 DVDD 处于建议运行条件内。但模拟输入电压 $V_{IN} = (V_{INP} - V_{INN})$ 低于最小削波电压 ($V_{Clipping, MIN}$)。该器件每隔 128 个时钟周期输出一个逻辑 1 的恒定位流，如 [满量程输入情况下的输出行为](#) 部分所述。
- 正常运行：AVDD、DVDD 和 V_{IN} 处于建议运行条件内。该器件输出一个数字位流，如 [数字输出](#) 部分所述。

表 7-1 列出了运行模式。

表 7-1. 器件运行模式

工作模式	AVDD	DVDD	V_{IN}	器件响应
关闭	无关	$V_{DVDD} < DVDD_{UV}$	无关	DOUT 处于高阻态状态。在内部，DOUT 和 CLKOUT 由 ESD 保护二极管钳位到 DVDD 和 DGND。
高侧电源缺失	$V_{AVDD} < AVDD_{UV}$	有效 ⁽¹⁾	无关	该器件输出一个逻辑 0 的恒定位流，如 高侧电源缺失情况下的输出行为 部分所述。
输入超范围	有效 ⁽¹⁾	有效 ⁽¹⁾	$V_{IN} > V_{Clipping, MAX}$	该器件每隔 128 个时钟周期输出一个逻辑 0 的恒定位流，如 满量程输入情况下的输出行为 部分所述。
输入欠范围	有效 ⁽¹⁾	有效 ⁽¹⁾	$V_{IN} < V_{Clipping, MIN}$	该器件每隔 128 个时钟周期输出一个逻辑 1 的恒定位流，如 满量程输入情况下的输出行为 部分所述。
正常运行	有效 ⁽¹⁾	有效 ⁽¹⁾	有效 ⁽¹⁾	正常运行

(1) 有效 表示该值在建议运行条件内。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

AMC0x03M0510 具有低模拟输入电压范围、高精度度、低温度漂移和高共模瞬态抗扰度。AMC0x03M0510 主要为基于分流器的电流检测应用而设计，这些应用在高共模电压下需要精确的电流监测。AMC0x03M0510 更适合在电机驱动器、变频器和不间断电源应用中用于执行隔离式电流检测。

8.2 典型应用

下图展示了典型应用中的 AMC0x03M0510。流经外部分流电阻器 RSHUNT 的负载电流会产生压降。AMC0x03M0510 高侧电路检测分流电阻器上的压降，然后将该数据数字化并通过隔离栅传输到低侧。低侧电路在 DOUT 引脚上输出数字比特流，该比特流与 CLKOUT 引脚上输出的时钟信号同步。数字位流由微控制器 (MCU) 或 FPGA 中的低通数字滤波器进行处理。

AMC0x03M0510 具有差分输入、数字输出和高共模瞬态抗扰度 (CMTI)，即便在高噪声环境中，也能可靠、准确地运行。




图 8-1. 在典型应用中使用 AMC0x03M0510 进行电流检测

8.2.1 设计要求

表 8-1 列出了此典型应用的参数。

表 8-1. 设计要求

参数	值
高侧电源电压	3.3V 或 5V
低侧电源电压	3.3V 或 5V
RSHUNT 两端的压降 (用于实现线性响应)	±50mV (最大值)

8.2.2 详细设计过程

在 [典型应用](#) 中，AMC0x03M0510 的高侧电源 (VDD1) 由上部栅极驱动器的浮动电源提供。

悬空接地基准 (GND1) 由连接至 AMC0x03M0510 负输入端 (INN) 的分流电阻器端部提供。如果使用四引脚分流器，AMC0x03M0510 的输入端连接至内部引线。然后，GND1 连接至分流器 INN 侧的外部引线。为了更大限度减小偏移和提高精度，请将接地连接作为单独的布线直接连接到分流电阻器。请勿在器件输入端直接将 GND1 短接至 INN；有关更多详细信息，请参阅 [布局示例](#) 一节。

使用欧姆定律计算分流电阻器 (V_{SHUNT}) 两端的压降，得到所需的测量电流：

$$V_{SHUNT} = I \times RSHUNT \quad (2)$$

选择 RSHUNT 值以满足以下两个条件：

- 首先，标称电流范围内产生的压降不要超过推荐的差动输入电压范围： $V_{SHUNT} \leq \pm 50\text{mV}$ 。
- 第二，确保最大允许过流值产生的压降不超过会引起削波输出的输入电压。保持 $V_{SHUNT} \leq V_{Clipping}$ 。

8.2.2.1 输入滤波器设计

在器件前面放置一个差分 RC 滤波器 (R1、R2、C5) 可提高信号路径的信噪比性能。当频率接近 $\Delta\Sigma$ 调制器采样频率 (通常为 10MHz) 时, 调制器会将输入噪声折返至低频范围内。在输入端使用 RC 滤波器的目的是将高频噪声衰减至低于测量所需的噪声水平。设计输入滤波器, 使得:

- 滤波电容 (C5) 最小为 10nF
- 滤波器的截止频率至少比 $\Delta\Sigma$ 调制器的采样频率 (f_{CLK}) 低一个数量级
- 相对于共模输入电压范围, 动态输入偏置电流不会在直流阻抗 (R1、R2) 两端产生明显的压降
- 从各模拟输入端测得的阻抗相等 (R1 等于 R2)

放置电容器 C6 和 C7, 以改善高频 (>1MHz) 下的共模抑制并提高偏移电压性能。为获得出色性能, 请确认 C6 与 C7 的值匹配, 并且两个电容器的值均比 C5 低 10 到 20 倍。NP0 型电容器具有低温漂和低电压系数, 非常适合用于共模滤波。

对于大多数应用, 图 8-2 中所示的结构实现了出色的性能。




图 8-2. 输入滤波器

8.2.2.2 位流滤波

调制器产生一个位流供数字滤波器处理, 从而获得与输入电压成比例的数字。方程式 3 展示了 sinc^3 型滤波器, 该滤波器非常简单, 设计和构建这个滤波器所需的工作量和硬件资源都非常少。

$$H(z) = \left(\frac{1 - z^{-OSR}}{1 - z^{-1}} \right)^3 \quad (3)$$

这种滤波器采用二阶调制器的最小硬件量 (数字选通器数) 提供出色的输出性能。本文档中的所有特征均采用 sinc^3 滤波器完成。该滤波器的过采样率 (OSR) 为 256, 输出字宽为 16 位。

将 ADS1202 与 FPGA 数字滤波器结合以在电机控制应用中测量电流 应用手册 提供了一个示例代码。该示例代码可在 FPGA 中实施 sinc^3 滤波器。可从 www.ti.com 下载该应用手册。

对于调制器输出位流滤波, 建议使用 TI 的 C2000 或 Sitara 微控制器系列中的器件。这些系列支持多通道专用硬接线滤波器结构, 通过为每个通道提供两条滤波路径, 显著简化了系统级设计。一条路径为控制环路提供高精度结果, 另一条路径提供快速响应路径, 用于过流检测。

可从 www.ti.com 下载 $\Delta\Sigma$ 调制器滤波器计算器。该计算器有助于设计滤波器以及选择正确的 OSR 和滤波器阶数, 以实现所需的输出分辨率和滤波器响应时间。

8.2.3 应用曲线

通常使用有效位数 (ENOB) 来比较 ADC 和 $\Delta \Sigma$ 调制器的性能。下图展示了 AMC0x03M0510 在不同过采样率下的 ENOB。




图 8-3. 测得的有效位数与过采样率间的关系

8.3 最佳设计实践

在器件输入端 (从 INP 到 INN) 放置一个最小 10nF 的电容器。该电容器有助于避免在开关电容器输入级采样期间输入端出现压降。

请勿在器件输入端直接将 GND1 短接至 INN。为了获得更高精度, 请将接地连接作为单独的布线直接连接到分流电阻器。更多详细信息, 请参阅 [布局示例](#) 部分。

AMC0x03M0510 器件通电时, 请勿使其输入端保持断开 (悬空) 状态。如果器件输入端处于悬空状态, 输入偏置电流可能会将输入驱动至超过工作共模输入电压的正值。这种情况会导致器件输出一节中所述的失效防护电压。

通过硬短路或电阻路径将高侧接地端 (GND1) 连接到 INN。需要 INN 和 GND1 之间的直流电流路径来定义输入共模电压。不要超过 [建议运行条件](#) 表中指定的输入共模范围。

8.4 电源相关建议

在典型应用中，AMC0x03M0510 的高侧电源 (AVDD) 由隔离式直流/直流转换器从低侧电源 (DVDD) 生成。一种低成本方案基于推挽式驱动器 [SN6501](#) 和支持所需隔离电压额定值的变压器。

AMC0x03M0510 无需任何特定的上电时序。高侧电源 (AVDD) 通过与低 ESR、1 μ F 电容器 (C2) 并联的低 ESR、100nF 电容器 (C1) 进行去耦。低侧电源 (DVDD) 同样通过与低 ESR、1 μ F 电容器 (C4) 并联的低 ESR、100nF 电容器 (C3) 进行去耦。将所有四个电容器 (C1、C2、C3 和 C4) 尽可能靠近器件放置。图 8-4 展示了 AMC0x03M0510 的去耦图。




图 8-4. AMC0x03M0510 去耦

在应用中出现的适用直流偏置条件下，验证电容器能提供足够有效的电容。在实际条件下，通常仅使用多层陶瓷电容器 (MLCC) 标称电容的一小部分。在选择这些电容器时，应考虑到这个因素。此问题在低厚度电容器中尤为严重，在该类电容器中，电容器越薄，电介质电场强度越大。知名电容器制造商提供了电容与直流偏置关系曲线，这大大简化了元件的选型。

8.5 布局

8.5.1 布局指南

布局示例 部分提供了布局建议，其中详细说明了去耦电容器和滤波电容器的放置尤为关键。去耦电容器和滤波电容器应尽可能靠近 AMC0x03M0510 输入引脚放置。

8.5.2 布局示例




图 8-5. AMC0x03M0510 的建议布局

9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [隔离相关术语 应用手册](#)
- 德州仪器 (TI), [半导体和 IC 封装热指标 应用手册](#)
- 德州仪器 (TI), [ISO72x 数字隔离器磁场抗扰度 应用手册](#)
- 德州仪器 (TI), [AMC1306 至 AMC0306 的迁移指南 应用简报](#)
- 德州仪器 (TI), [隔离式调制器与 MCU 之间的数字接口的时钟边沿延迟补偿 应用手册](#)
- 德州仪器 (TI), [ISO72x 数字隔离器磁场抗扰度](#)
- 德州仪器 (TI), [将 ADS1202 与 FPGA 数字滤波器结合, 以便在电机控制应用中测量电流 应用手册](#)
- 德州仪器 (TI), [\$\Delta \Sigma\$ 调制器滤波器计算器 设计工具](#)

9.2 接收文档更新通知

要接收文档更新通知, 请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册, 即可每周接收产品信息更改摘要。有关更改的详细信息, 请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料, 可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题, 获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范, 并且不一定反映 TI 的观点; 请参阅 TI 的 [使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序, 可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级, 大至整个器件故障。精密的集成电路可能更容易受到损坏, 这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
December 2025	*	初始发行版

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更, 恕不另行通知, 且不会对此文档进行修订。有关此数据表的浏览器版本, 请查阅左侧的导航栏。


11.1 机械数据

PACKAGE OUTLINE

DWV0008A

SOIC - 2.8 mm max height

SOIC



NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.

EXAMPLE BOARD LAYOUT


DWV0008A

SOIC - 2.8 mm max height

SOIC



LAND PATTERN EXAMPLE
 9.1 mm NOMINAL CLEARANCE/CREEPAGE
 SCALE:6X



SOLDER MASK DETAILS

4218796/A 09/2013

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.


6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DWV0008A

SOIC - 2.8 mm max height

SOIC



4218796/A 09/2013

NOTES: (continued)


7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.



D0008A

PACKAGE OUTLINE
SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019


NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN**D0008A****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
 BASED ON .005 INCH [0.125 MM] THICK STENCIL
 SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AMC0303M0510DWVR	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	303M0510

- (1) **Status:** For more details on status, see our [product life cycle](#).
- (2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.
- (3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.
- (4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- (5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- (6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

SOIC - 2.8 mm max height


PIN 1 ID AREA
 11.5 ± 0.25 TYP
 5.95
 5.75
 NOTE 3
 1
 4
 8
 5
 6X 1.27
 2X 3.81
 8X 0.51
 0.31
 7.6
 7.4
 NOTE 4
 A
 B
 SEATING PLANE
 0.1 C
 2.8 MAX
 C
 A
 B
 S



1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.



LAND PATTERN EXAMPLE
9.1 mm NOMINAL CLEARANCE/CREEPAGE
SCALE:6X




SOLDER MASK DETAILS

4218796/A 09/2013

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL
 SCALE:6X

4218796/A 09/2013

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](https://www.ti.com) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月