

AFE58JD48 16 通道超声波 AFE，具有 140mW/通道功耗、 0.8nV/ $\sqrt{\text{Hz}}$ 噪声、16 位 125MSPS ADC、JESD 或 LVDS 接口、 数字解调器和无源 CW 混频器

1 特性

- 适用于超声波应用：
 - 四个可编程 TGC 设置配置文件
- 具有有源终端的低噪声放大器 (LNA):
 - 可编程增益：21dB、18dB 和 15dB
 - 线性输入振幅：0.37/0.5/0.71 V_{PP}
 - 最大输入振幅：1 V_{pp}
- 压控衰减器 (VCAT):
 - 衰减范围：0dB–36dB
- 可编程增益放大器 (PGA):
 - 18dB–27dB（阶跃为 3dB）
- 三阶 10 ~ 60MHz 低通滤波器 (LPF)
- ADC 空闲通道 SNR:
 - 16 位、125MSPS 模式：80dBFS
 - 14 位、80MSPS 模式：79dBFS
- 出色的近场 SNR：74dBFS
- TGC 模式 JESD204B 输出
 - 140mW/通道、0.8nV/ $\sqrt{\text{Hz}}$ 、125MSPS、16 位
 - 120mW/通道、0.8nV/ $\sqrt{\text{Hz}}$ 、80MSPS、16 位
 - 115mW/通道、0.8nV/ $\sqrt{\text{Hz}}$ 、65MSPS、16 位
 - 105mW/通道、0.8nV/ $\sqrt{\text{Hz}}$ 、40MSPS、16 位
- TGC 模式 LVDS 输出
 - 120mW/通道、0.8nV/ $\sqrt{\text{Hz}}$ 、80MSPS、16 位
 - 115mW/通道、0.8nV/ $\sqrt{\text{Hz}}$ 、65MSPS、16 位
 - 150mW/通道、0.8nV/ $\sqrt{\text{Hz}}$ 、125MSPS、16 位、2 倍抽取率、LVDS 0.5x 模式
- CW 模式：63mW/通道、1.15nV/ $\sqrt{\text{Hz}}$
- ±0.4dB（典型值）器件间增益匹配
- 快速且一致的过载恢复

- 具有以下特性的连续波 (CW) 路径：
 - 1kHz 频偏载波下具有 -159dBc/Hz 相位噪声
 - 1/16 相位分辨率
 - 支持 16x 和 8x CW 时钟
 - 三阶和五阶谐波 12dB 抑制
- 数字 I/Q 解调器，带数据简化功能
 - 分数抽取滤波器 M = 1 至 63（单位增量为 0.25）
 - 带有 32 个预设模式的片上 RAM
- LVDS 接口，速度高达 1.28Gbps
- 10Gbps JESD204B 子类 0、1 和 2
 - 高达 12.8Gbps，带 10cm PCB 布线
 - 每个 JESD 信道包含 2、4 或 8 个通道

2 应用

- 医疗超声成像
- 高频超声成像
- 无损检验 (NDT)
- 声纳、雷达、激光雷达成像设备
- 多通道数据采集

3 说明


AFE58JD48 器件是一款高度集成的模拟前端 (AFE) 解决方案，专门为高端超声系统而设计。

器件信息⁽¹⁾

器件型号	封装	封装尺寸（标称值）
AFE58JD48	NFBGA (289)	15.00mm × 15.00mm

(1) 如需了解所有可用封装，请参阅数据表末尾的封装选项附录。

简化方框图



4 修订历史记录

Changes from Original (October 2019) to Revision A

Page

-
- 将器件从预告信息 更改为生产 数据 [1](#)
-

5 说明（续）

AFE58JD48 是一款针对高端医疗超声应用进行了优化的集成模拟前端 (AFE)。该器件通过一个多芯片模块 (MCM) 实现，该模块带有三个裸片：一个 16 通道压控放大器 (VCA) 裸片和两个 8 通道模数转换器 (ADC) 裸片。

VCA 裸片中的每个通道均可配置为两种模式之一：时间增益补偿 (TGC) 模式和连续波 (CW) 模式。在 TGC 模式下，每个通道包含一个低噪声放大器 (LNA)、一个电压控制器衰减器 (VCAT)、一个可编程增益放大器 (PGA) 和一个三阶低通滤波器 (LPF)。LNA 能够以 21dB、18dB 或 15 dB 的增益进行编程。LNA 还支持有源终端。VCAT 支持 0dB 至 36dB 的衰减范围，并对衰减进行模拟电压控制。PGA 提供阶跃为 3dB 的 18dB 至 27dB 增益选项。LPF 截至频率可以在 10MHz 和 60MHz 之间进行设置，以支持具有不同频率的超声应用，尤其是新兴的高频超声成像应用中的数字输入 D 类音频放大器。在 CW 模式下，LNA 的输出将进入具有 16 种可选相位延迟的低功耗无源混频器，后跟具有带通滤波器的加法放大器。可以对每个模拟输入信号施加不同的相位延迟，从而执行片上波束形成操作。CW 混频器中的谐波滤波器可以抑制三阶和五阶谐波，从而增强 CW 多普勒测量的灵敏度。

ADC 裸片可配置为以 16 位或 14 位的分辨率运行。该 ADC 主要支持速率高达 12.8Gbps 的 JESD204B 接口，并可降低高通道数系统中电路板布线的难度。ADC 的输出接口也可以设置为低电压差分信号 (LVDS)，可轻松与低成本现场可编程门阵列 (FPGA) 相连接。该 ADC 能够以 125MSPS 16 位的最高速率运行，并通过 JESD204B 接口发送数字化数据。当使用 LVDS 接口时，ADC 采样率和分辨率受 1.28Gbps 的 LVDS 输出速率或 16 位分辨率下的 80MSPS 的转换速率限制。在这种情况下，可以将 14 位分辨率的 ADC 配置为以更高的速率采样，但仍保持相同的输出数据速率。根据设计，ADC 的功耗可根据采样率进行调整。

此外，AFE58JD48 还包含数字解调器模块。具有可编程抽取滤波器的数字同相和正交 (I/Q) 解调器加快了低功耗下计算密集型算法的执行速度。

该器件还支持各种功率和噪声组合选项，从而优化系统性能。因此，对于采用墙壁电源插座或电池供电的高端系统而言，该器件是非常适合的超声波 AFE 解决方案。

该器件采用 15mm × 15mm NFBGA-289 封装，并且几乎可与 AFE58JD28 和 AFE58JD18 器件引脚兼容。

6 器件和文档支持

6.1 文档支持

6.1.1 相关文档

请参阅如下相关文档：

- 《具有 102mW/通道功耗、0.8nV/ $\sqrt{\text{Hz}}$ 噪声、14 位 65MSPS 或 12 位 80MSPS ADC 以及 CW 无源混频器的 AFE5828 16 通道超声波模拟前端》
- 《具有 102mW/通道功耗、0.8nV/ $\sqrt{\text{Hz}}$ 噪声、14 位 65MSPS 或 12 位 80MSPS ADC 以及 CW 无源混频器的 AFE58JD28 16 通道超声波模拟前端》
- 《具有 140mW/通道功耗、0.75nV/ $\sqrt{\text{Hz}}$ 噪声、14 位 65MSPS 或 12 位 80MSPS ADC 以及 CW 无源混频器的 AFE5818 16 通道超声波模拟前端》
- 《具有 90mW/通道功耗、1nV/ $\sqrt{\text{Hz}}$ 噪声、14 位 65MSPS 或 12 位 80MSPS ADC 以及 CW 无源混频器的 AFE5816 16 通道超声波 AFE》
- 《具有 14 位 65MSPS 或 12 位 80MSPS ADC、CW 无源混频器、I/Q 解调器以及 LVDS 和 JESD204B 输出的 AFE58JD18 16 通道超声波 AFE》
- 《具有内部基准和断电模式的 TLV5626 2.7V 至 5.5V 低功耗双通道 8 位数模转换器》
- 《DAC7821 12 位并行输入乘法数模转换器》
- 《THS413x 高速、低噪声、全差分 I/O 放大器》
- 《OPA1632 高性能、全差分音频运算放大器》
- 《宽带差分互阻抗 DAC 输出》
- 《具有双环 PLL 的 LMK0482x 超低噪声 JESD204B 兼容时钟抖动消除器》
- 《CDCM7005 3.3V 高性能时钟同步器和抖动消除器》
- 《CDCE72010 10 路输出高性能时钟同步器、抖动消除器和时钟分配器》
- 《OPA2x11 1.1nV/ $\sqrt{\text{Hz}}$ 噪声、低功耗、精密运算放大器》
- 《ADS8413 16 位、2MSPS、LVDS 串行接口 SAR 模数转换器》
- 《具有并行接口、基准的 ADS8472 16 位、1MSPS、伪双极、全差分输入、低功耗采样模数转换器》
- 《高速数据转换器计时技术简介》
- 《ISO724x 高速四通道数字隔离器》
- 《SN74AUP1T04 低功耗、1.8/2.5/3.3V 输入、3.3V CMOS 输出单反相器门》
- 《MicroStar BGA 封装参考指南》

6.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。单击右上角的通知我进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

6.3 支持资源

TI E2E™ support forums are an engineer's go-to source for fast, verified answers and design help — straight from the experts. Search existing answers or ask your own question to get the quick design help you need.

Linked content is provided "AS IS" by the respective contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's [Terms of Use](#).

6.4 商标

E2E is a trademark of Texas Instruments.

All other trademarks are the property of their respective owners.

6.5 静电放电警告



这些装置包含有限的内置 ESD 保护。存储或装卸时，应将导线一起截短或将装置放置于导电泡棉中，以防止 MOS 门极遭受静电损伤。

6.6 Glossary

[SLYZ022](#) — *TI Glossary*.

This glossary lists and explains terms, acronyms, and definitions.

7 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AFE58JD48ZAV	Active	Production	NFBGA (ZAV) 289	126 JEDEC TRAY (5+1)	Yes	SNAGCU	Level-3-260C-168 HR	0 to 85	AFE58JD48
AFE58JD48ZAV.A	Active	Production	NFBGA (ZAV) 289	126 JEDEC TRAY (5+1)	Yes	SNAGCU	Level-3-260C-168 HR	0 to 85	AFE58JD48

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.


⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TRAY



Chamfer on Tray corner indicates Pin 1 orientation of packed units.

*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	Unit array matrix	Max temperature (°C)	L (mm)	W (mm)	K0 (μm)	P1 (mm)	CL (mm)	CW (mm)
AFE58JD48ZAV	ZAV	NFBGA	289	126	7 X 18	150	315	135.9	7620	17.2	11.3	16.35
AFE58JD48ZAV.A	ZAV	NFBGA	289	126	7 X 18	150	315	135.9	7620	17.2	11.3	16.35

ZAV (S-PBGA-N289)

PLASTIC BALL GRID ARRAY



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. This is a lead-free solder ball design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月