

UCC28063 具有改进的可闻噪声抑制性能的 Natural Interleaving™ 转换模式 PFC 控制器

1 特性

- 消除了输入滤波器和输出电容器纹波电流
 - 减少了电流纹波，从而提高了系统可靠性并使用更小的大容量电容器
 - 缩小的电磁干扰 (EMI) 滤波器尺寸
- 相位管理能力
- 双路径失效防护 OVP 可防止出现电压感测故障所导致的输出过压情况
- 无传感器电流整形简化了电路板布局布线并提升了效率
- 高级可闻噪声性能
- 非线性误差放大器增益
- 过压软恢复
- 集成欠压和压降处理
- 降低了偏置电流
- 相比传统的单相连续导通模式 (CCM)，提升了效率和设计灵活性
- 浪涌安全电流限制：
 - 在浪涌期间防止 MOSFET 导通
 - 消除了输出整流器内的反向恢复事件
- 可以使用低成本二极管，而无需大量的缓冲器电路
- 提高了轻载效率
- 快速且平滑的瞬态响应
- 扩展的系统级保护
- 1A 拉电流/1.8A 灌电流栅极驱动器
- 工作温度范围为 -40°C 至 125°C，采用 16 引脚小外形尺寸集成电路 (SOIC) 封装

2 应用

- 100W 至 800W 电源
- 游戏
- 数模转换机顶盒
- 适配器
- LCD、等离子和 DLP™ 电视
- 家用音频系统

3 说明

这套解决方案针对消费类应用在可闻噪声抑制方面的需求进行了优化，不仅保留了转换模式的高效率与低元件成本两大优势，还提高了额定功率。通过使用 Natural Interleaving™ 技术，两个作为主信道运行的信道（也就是说，没有从信道）与同一频率同步。此方案本身可提供高匹配度的快速响应，并确保每个通道都运行在转换模式下。

该器件具有扩展系统级保护，其中包括输入欠压和压降恢复、输出过压、开环、过载、软启动、相位故障检测以及热关断保护。附加失效防护过压保护 (OVP) 特性可防止发生中间电压短路，如果未成功检测到此类短路，则可能会导致灾难性的器件故障。该器件具有高级非线性增益，可针对线路和负载瞬态事件提供快速而更为平滑的响应。并且偏置电流较小，提高了待机功率效率。该器件还具备特殊的线路压降处理特性，可防止出现明显的电流中断并尽可能地抑制可闻噪声的产生。


器件信息 (1)

器件型号	封装	本体尺寸 (标称值)
UCC28063	SOIC (16)	9.90mm × 3.91mm


(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。



典型应用图



通过 Natural Interleaving 技术降低输入纹波电流

内容

1 特性	1	7.4 器件功能模式	27
2 应用	1	8 应用和实施	28
3 说明	1	8.1 应用信息	28
4 修订历史记录	3	8.2 典型应用	28
5 引脚配置和功能	4	9 电源相关建议	36
6 规格	5	10 布局	37
6.1 绝对最大额定值	5	10.1 布局指南	37
6.2 ESD 等级	5	10.2 布局示例	37
6.3 建议运行条件	6	11 器件和文档支持	38
6.4 热性能信息	6	11.1 器件支持	38
6.5 电气特性	6	11.2 文档支持	39
6.6 典型特性	10	11.3 商标	40
7 详细说明	14	11.4 静电放电警告	40
7.1 概述	14	11.5 术语表	40
7.2 功能方框图	15	12 机械、封装和可订购信息	40
7.3 特性说明	15		

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision B (November 2016) to Revision C (July 2024)	Page
• 通篇更新了表格、图和交叉参考的编号格式	1

Changes from Revision A (December 2014) to Revision B (November 2016)	Page
• 添加了 GDA、GDB 绝对最大额定值	5

Changes from Revision * (September 2011) to Revision A (July 2014)	Page
• 添加了 引脚配置和功能部分、处理等级表、特性说明部分、器件功能模式、应用和实施部分、电源相关建议部分、布局部分、器件和文档支持部分以及机械、封装和可订购信息部分	1

5 引脚配置和功能




图 5-1. D 封装 16 引脚 SOIC 顶视图

表 5-1. 引脚功能

引脚		I/O	说明
名称	编号		
AGND	6	-	模拟地
COMP	5	O	误差放大器输出
CS	10	I	电流检测输入
GDA	14	O	通道 A 和通道 B 栅极驱动输出
GDB	11	O	
HVSEN	8	I	高电压输出检测
PHB	4	I	相位 B 启用/禁用
PWMCTRL	9	O	PWM 控制输出
TSET	3	I	时序设置
VCC	12	-	辅助电源输入
VINAC	7	I	输入交流电压感测
VREF	15	O	电压基准输出
VSENSE	2	I	输出直流电压检测
ZCDA	16	I	零电流检测输入
ZCDB	1	I	

6 规格

6.1 绝对最大额定值

所有电压都是相对于 GND 的电压， $-40^{\circ}\text{C} < T_J = T_A < 125^{\circ}\text{C}$ ，进入指定端子的电流为正电流，从指定端子流出的电流为负电流，除非另有说明。

		最小值	最大值	单位
连续输入电压范围	VCC ⁽¹⁾	-0.5	21	V
	PWMCTL	-0.5	20	
	COMP ⁽²⁾ 、PHB、HVSEN ⁽³⁾ 、VINAC ⁽³⁾ 、VSENSE ⁽³⁾	-0.5	7	
	ZCDA、ZCDB	-0.5	4	
	CS ⁽⁴⁾	-0.5	3	
	GDA、GDB ⁽⁵⁾	-0.5	VCC+0.3	
连续输入电流	VCC		20	mA
	PWMCTL		10	
	ZCDA、ZCDB		±5	
峰值输入电流	CS		-30	
输出电流	VREF		-10	
持续栅极电流	GDA、GDB ⁽⁵⁾		±25	°C
T _J 结温	工作	-40	125	
	存储	-65	150	
T _{SOL} 焊接温度	焊接，10s		260	
T _{stg} 贮存温度		-40	125	

- (1) VCC 上的电压被内部钳制。如果源电流被限制在绝对最大连续 VCC 输入电流电平以下，VCC 有可能超过连续绝对最大输入电压额定值。
- (2) 在正常使用时，COMP 连接到电容器和电阻器，并在内部受到电压摆幅的限制。
- (3) 在正常使用时，VINAC、VSENSE 和 HVSEN 连接至高阻值电阻器，并在内部受到负电压摆幅的限制。尽管不建议长时间这样使用，但 VINAC、VSENSE 和 HVSEN 可以承受来自负电压源的高达 -10mA 的输入电流以及来自正电压源的高达 +0.5mA 的输入电流。
- (4) 在正常使用时，CS 连接到一个串联电阻器，以在短暂的系统线路浪涌条件下限制峰值输入电流。在这些情况下，CS 上的负电压可能超过连续绝对最大额定值。
- (5) 驱动功率 MOSFET 栅极时，无需 GDA 或 GDB 电流限制。但是，可能需要使用一个小型串联电阻器来抑制杂散电感引起的谐振铃。

6.2 ESD 等级

		值	单位
V _(ESD) 静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V
	充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±500	

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

所有电压都是相对于 GND 的电压， $-40^{\circ}\text{C} < T_J = T_A < 125^{\circ}\text{C}$ ，进入指定端子的电流为正电流，从指定端子流出的电流为负电流，除非另有说明。

	最小值	最大值	单位
来自低阻抗源的 VCC 输入电压	14	21	V
来自高阻抗源的 VCC 输入电流	8	18	mA
VREF 负载电流	0	-2	
VINAC 输入电压	0	6	V
ZCDA、ZCDB 串联电阻器	20	80	kΩ
通过 TSET 电阻器对 PWM 导通时间进行编程	66.5	400	
HVSEN 输入电压	0.8	4.5	V

6.4 热性能信息

热指标 ⁽¹⁾	UCC28063	单位
	SOIC (D)	
	16 引脚	
R _{θ JA} 结至环境热阻 ⁽²⁾	91.6	°C/W
R _{θ JC(top)} 结至外壳 (顶部) 热阻 ⁽³⁾	52.1	
R _{θ JB} 结到电路板热阻 ⁽⁴⁾	48.6	
Ψ _{JT} 结到顶部的表征参数 ⁽⁵⁾	14.9	
Ψ _{JB} 结到电路板的表征参数 ⁽⁶⁾	48.3	

- (1) 有关新旧热性能指标的更多信息，请参阅半导体和 IC 封装热指标应用报告 ([SPRA953](#))。
- (2) 在 JESD51-2a 描述的环境中，按照 JESD51-7 的规定，在一个 JEDEC 标准高 K 电路板上进行仿真，从而获得自然对流条件下的结至环境热阻抗。
- (3) 通过在封装顶部模拟一个冷板测试来获得结至芯片外壳 (顶部) 的热阻。不存在特定的 JEDEC 标准测试，但可在 ANSI SEMI 标准 G30-88 中找到内容接近的说明。
- (4) 结至板热阻，可按照 JESD51-8 中的说明在使用环形冷板夹具来控制 PCB 温度的环境中进行仿真来获得。
- (5) 结点至顶部特性参数 Ψ_{JT} 估算器件在实际系统中的结温，可通过 JESD51-2a (第 6 节和第 7 节) 介绍的步骤从获得 R_{θ JA} 的仿真数据中获取该温度。
- (6) 结点至电路板特性参数 Ψ_{JB} 估算器件在实际系统中的结温，可通过 JESD51-2a (第 6 节和第 7 节) 介绍的步骤从获得 R_{θ JA} 的仿真数据中获取该温度。

6.5 电气特性

V_{CC} = 16V , AGND = PGND = 0V , VINAC = 3V , VSENSE = 6V , HVSEN = 3V , PHB = 5V , R_{TSET} = 133kΩ，所有电压均以 GND 为基准，所有输出均为空载， $-40^{\circ}\text{C} < T_J = T_A < 125^{\circ}\text{C}$ ，进入指定端子的电流为正电流，从指定端子流出的电流为负电流，除非另有说明。

参数	测试条件	最小值	典型值	最大值	单位
VCC 辅助电源					
V _{CC SHUNT}	V _{CC} 分流电压 ⁽¹⁾	I _{VCC} = 10mA	22	24	26
I _{VCC(ULVO)}	V _{CC} 电流 (UVLO)	导通前 V _{CC} = 11.4V	95	200	μA
I _{VCC(stby)}	V _{CC} 电流 (已禁用)	VSENSE = 0V	100	200	
I _{VCC(on)}	V _{CC} 电流 (已启用)	VSENSE = 2V	5	8	mA
欠压锁定 (UVLO)					
V _{CC ON}	V _{CC} 开启阈值	V _{CC} 上升	11.5	12.6	13.5
V _{CC OFF}	V _{CC} 关闭阈值	V _{CC} 下降	9.5	10.35	11.5
	UVLO 迟滞		1.85	2.15	2.45
基准					

6.5 电气特性 (续)

V_C = 16V , AGND = PGND = 0V , V_{INAC} = 3V , V_{SENSE} = 6V , HVSEN = 3V , PHB = 5V , R_{TSET} = 133kΩ , 所有电压均以 GND 为基准, 所有输出均为空载, -40°C < T_J = T_A < 125°C , 进入指定端子的电流为正电流, 从指定端子流出的电流为负电流, 除非另有说明。

参数	测试条件	最小值	典型值	最大值	单位
V _{REF}	V _{REF} 输出电压 (空载)	I _{VREF} = 0mA	5.82	6.00	V
	V _{REF} 随负载的变化	0mA ≤ I _{VREF} ≤ -2mA	-1	-6	mV
	V _{REF} 随 V _C 的变化	12V ≤ V _C ≤ 20V	2	10	
误差放大器					
VSENSEreg25	VSENSE 输入稳压电压	T _A = 25°C	5.85	6	6.15
VSENSEreg	VSENSE 输入稳压电压		5.82	6	6.18
I _{VSENSE}	VSENSE 输入偏置电流	调节中	50	100	150
V _{ENAB}	VSENSE 使能阈值 (上升)		1.15	1.25	1.35
	VSENSE 使能迟滞		0.02	0.07	0.15
V _{COMPCLMP}	COMP 高电压 (钳位)	VSENSE = VSENSEreg - 0.3V	4.70	4.95	5.10
	COMP 低电压 (饱和)	VSENSE = VSENSEreg + 0.3V		0.03	0.125
gM	VSENSE 到 COMP 跨导 (小信号)	0.99(VSENSEreg) < VSENSE < 1.01(VSENSEreg), COMP = 3V	40	55	70
	用于启用 COMP 大信号增益的 VSENSE 上升阈值 (百分比)	相对于 VSENSEreg , COMP = 3V	3.25%	5%	6.75%
	用于启用 COMP 大信号增益的 VSENSE 下降阈值 (百分比)	相对于 VSENSEreg , COMP = 3V	-3.25%	-5%	-6.75%
	VSENSE 到 COMP 跨导 (大信号)	VSENSE = VSENSEreg - 0.4V , COMP = 3V	210	290	370
	VSENSE 到 COMP 跨导, 大信号	VSENSE = VSENSEreg + 0.4V , COMP = 3V	210	290	370
	COMP 最大源电流	VSENSE = 5V , COMP = 3V	-80	-125	-170
R _{COMPDCHG}	COMP 放电电阻	HVSEN = 5.2V , COMP = 3V	1.6	2	2.4
I _{DODCHG}	压降期间的 COMP 放电电流	VSENSE = 5V , V _{INAC} = 0.3V	3.2	4	4.8
V _{LOW_OV}	VSENSE 过压阈值 (上升)	相对于 VSENSEreg	7%	8%	10%
	VSENSE 过压迟滞	相对于 V _{LOW_OV}	-1.5%	-2%	-3%
V _{HIGH_OV}	VSENSE 二级过压阈值 (上升)	相对于 VSENSEreg	10.5%	11.3%	14%
软启动					
V _{SSTHR}	COMP 软启动阈值 (下降)	VSENSE = 1.5V	15	23	30
I _{SS,FAST}	COMP 软启动电流 (快速)	SS 状态 , V _{ENAB} < VSENSE < V _{REF} /2	-80	-125	-170
I _{SS,SLOW}	COMP 软启动电流 (慢速)	SS 状态 , V _{REF} /2 < VSENSE < 0.88V _{REF}	-11.5	-16	-20
K _{EOSS}	VSENSE 软启动结束阈值系数	VSENSEreg 百分比	96.5%	98.3%	99.8%
输出监控					
V _{PWMCNTL}	到 PWMCTRL 的 HVSEN 阈值	HVSEN 上升	2.35	2.50	2.65
I _{HVSEN}	HVSEN 输入偏置电流 (高电平)	HVSEN = 3V		±0.03	±0.5
I _{HV_HYS}	HVSEN 迟滞偏置电流 (低电平)	HVSEN = 2V	9.2	11.4	14

6.5 电气特性 (续)

V_{CC} = 16V , AGND = PGND = 0V , VINAC = 3V , VSENSE = 6V , HVSEN = 3V , PHB = 5V , R_{TSET} = 133kΩ , 所有电压均以 GND 为基准, 所有输出均为空载, -40°C < T_J = T_A < 125°C , 进入指定端子的电流为正电流, 从指定端子流出的电流为负电流, 除非另有说明。

参数	测试条件	最小值	典型值	最大值	单位
V _{HV_OV_FLT} 过压故障的 HVSEN 阈值	HVSEN 上升	4.64	4.87	5.1	V
V _{HV_OV_CLR} 过压清除的 HVSEN 阈值	HVSEN 下降	4.45	4.67	4.8	
V _{COMP_PHOFF} 相位故障监测禁用阈值	COMP 下降	0.21	0.225	0.25	
V _{COMP_PHFHY} 相位故障监测迟滞	COMP 上升		0.051		
PWMCTL 输出电压 (低电平)	HVSEN = 3V、I _{PWMCTL} = 5mA 且 COMP = 0V		0.2	0.5	
t _{PHFDLY} 相位故障到 PWMCTL 高电平的滤波时间	PHB = 5V、ZCDA 开关、ZCDB = 0.5V 且 COMP = 3V	7.9	12	17	ms
I _{PWMCTL_LEAK} PWMCTL 漏电流 (高电平)	HVSEN = 2V、PWMCTL = 15V		±0.03	±0.5	μA
栅极驱动(2)					
GDA、GDB 输出电压 (高电平)	I _{GDA} 、I _{GDB} = -100mA	11.5	12.4	15	V
GDA、GDB 导通电阻 (高电平)	I _{GDA} 、I _{GDB} = -100mA		8.8	14	Ω
GDA、GDB 输出电压 (低电平)	I _{GDA} 、I _{GDB} = 100mA		0.18	0.32	V
GDA、GDB 导通电阻 (低电平)	I _{GDA} 、I _{GDB} = 100mA		2	3.2	Ω
GDA、GDB 输出电压高电平 (钳位)	V _{CC} = 20V , I _{GDA} 、I _{GDB} = -5mA	12	13.5	15	V
GDA、GDB 输出电压高电平 (低 V _{CC})	V _{CC} = 12V , I _{GDA} 、I _{GDB} = -5mA	10	10.5	11.5	
上升时间	1V 至 9V , C _{LOAD} = 1nF		18	30	ns
下降时间	9V 至 1V , C _{LOAD} = 1nF		12	25	
GDA、GDB 输出电压 (UVLO)	V _{CC} = 3.0V , I _{GDA} 、I _{GDB} = 2.5mA		100	200	mV
零电流检测器					
ZCDA、ZCDB 电压阈值 (下降)		0.8	1	1.2	V
ZCDA、ZCDB 电压阈值 (上升)		1.5	1.7	1.9	
ZCDA、ZCDB 钳位 (高电平)	I _{ZCDA} = +2mA , I _{ZCDB} = +2mA	2.6	3	3.4	
ZCDA、ZCDB 钳位 (低电平)	I _{ZCDA} = -2mA , I _{ZCDB} = -2mA	0	-0.2	-0.4	
ZCDA、ZCDB 输入偏置电流	ZCDA = 1.4V , ZCDB = 1.4V		±0.03	±0.5	μA
ZCDA、ZCDB 到 GDA、GDB	从 ZCDx 输入下降至 1V 到相应栅极驱动输出上升 10%		50	100	ns
ZCDA 消隐时间(3)	从 GDA 上升到 GDA 下降		100		
ZCDB 消隐时间(3)	从 GDB 上升到 GDB 下降		100		
电流检测					
CS 输入偏置电流 (双相)	上升阈值时	-120	-166	-200	V
CS 电流限制上升阈值 (双相)	PHB = 5V	-0.18	-0.2	-0.22	
CS 电流限值上升阈值 (单相)	PHB = 0V	-0.149	-0.166	-0.183	
CS 电流限制复位下降阈值		-0.003	-0.015	-0.025	

6.5 电气特性 (续)

V_{CC} = 16V , AGND = PGND = 0V , V_{INAC} = 3V , V_{SENSE} = 6V , HVSEN = 3V , PHB = 5V , R_{TSET} = 133kΩ , 所有电压均以 GND 为基准，所有输出均为空载，-40°C < T_J = T_A < 125°C，进入指定端子的电流为正电流，从指定端子流出的电流为负电流，除非另有说明。

参数	测试条件	最小值	典型值	最大值	单位
CS 电流限制响应时间 ⁽²⁾	从 CS 超过阈值 -0.05V 到 GDx 下降 10%	60	100	ns	
CS 消隐时间	从 GDx 上升沿和下降沿			100	
VINAC 输入					
I _{VINAC}	VINAC 输入偏置电流 (高于欠压)	VINAC = 2V	±0.03	±0.5	μA
V _{BODET}	VINAC 欠压检测阈值	VINAC 下降	1.33	1.39	1.44
t _{BODYL}	VINAC 欠压滤波时间	VINAC 低于欠压检测阈值的欠压滤波时间	340	440	540
V _{BOHYS}	VINAC 欠压阈值迟滞	VINAC 上升	30	62	75
I _{BOHYS}	VINAC 欠压迟滞电流	VINAC = 1V (对于 > t _{BODYL})	1.6	2	2.5
V _{DODET}	VINAC 压降检测阈值	VINAC 下降	0.315	0.35	0.38
t _{DODLY}	VINAC 压降滤波时间	VINAC 低于压降检测阈值的压降滤波时间	3.5	5	7
V _{DOCLR}	VINAC 压降清除阈值	VINAC 上升	0.67	0.71	0.75
脉宽调制器					
K _T	导通时间因子 (A 相和 B 相)	V _{SENSE} = 5.8V ⁽⁴⁾	3.6	4.0	4.4
K _{TS}	导通时间因子 (单相, A)	V _{SENSE} = 5.8V , PHB = 0V ⁽⁴⁾	7.2	8.0	8.9
	B 相至 A 相导通时间匹配误差	V _{SENSE} = 5.8V	±2%	±6%	
	过零失真校正额外导通时间	COMP = 0.25V , VINAC = 1V	1.2	2	2.8
		COMP = 0.25V , VINAC = 0.1V	12.6	20	29
V _{PHBF}	PHB 阈值下降至单相运行	至 GDB 输出关断 , VINAC = 1.5V	0.7	0.8	0.9
V _{PHBR}	PHB 阈值上升至两相运行	至 GDB 输出运行 , VINAC = 1.5V	0.9	1	1.1
T _{MIN}	最小开关周期	R _{TSET} = 133kΩ ⁽⁴⁾	1.7	2.2	3
T _{START}	PWM 重新启动时间	ZCDA = ZCDB = 2V ⁽⁵⁾	165	210	265
热关断					
T _J	热关断温度	温度上升 ⁽⁶⁾	160	°C	
T _J	热重启温度	温度下降 ⁽⁶⁾	140		

- (1) V_{CC} 输入电压和电流过高会损坏器件。该钳位无法保护器件免受非稳压辅助电源的影响。如果使用非稳压辅助电源，建议使用串联固定正电压稳压器，例如 UA78L15A。有关 V_{CC} 电压、电流和结温的限制，请参阅“绝对最大额定值”表。
- (2) 有关典型栅极驱动波形，请参阅“典型特性”的 [图 6-13](#)、[图 6-14](#)、[图 6-15](#) 和 [图 6-16](#)。
- (3) ZCD 消隐时间由设计确保。
- (4) 栅极驱动导通时间与 (V_{COMP} - 0.125V) 成正比。导通时间比例因子 K_T 会随着 R_{TSET} 的值呈线性变化，并且在两相和单相模式下是不同的。最小开关周期与 R_{TSET} 成正比。
- (5) 如果在重启时间内未检测到 ZCDA 和 ZCDB 负向边沿，则会在 GDA 和 GDB 上生成一个输出导通时间信号。在单相模式下，重启时间适用于 ZCDA 输入和 GDA 输出。
- (6) 当温度高于正常工作范围时，会发生热关断。超出正常工作温度时的器件性能未做规定或保证。

6.6 典型特性

$V_{CC} = 16V$, $AGND = PGND = 0V$, $V_{INAC} = 3V$, $V_{SENSE} = 6V$, $HVSENSE = 3V$, $PHB = 5V$, $R_{TSET} = 133k\Omega$, 所有电压均以 GND 为基准, 所有输出均为空载, $T_J = T_A = +25^{\circ}C$, 进入指定端子的电流为正电流, 从指定端子流出的电流为负电流, 除非另有说明。




图 6-1. 辅助电源电流与辅助电源电压间的关系





图 6-2. 辅助电源电流与温度间的关系



$I_{VREF} = 0mA$ 至
2mA

图 6-3. 基准电压与温度间的关系





图 6-4. VSENSE 输入偏置电流与输入电压间的关系



软启动完成

图 6-5. 误差放大器输出电流与输入电压间的关系





图 6-6. 误差放大器跨导与 VSENSE 间的关系

6.6 典型特性 (续)

V_{CC} = 16V , AGND = PGND = 0V , V_{INAC} = 3V , V_{SENSE} = 6V , HV_{SENSE} = 3V , PHB = 5V , R_{TSET} = 133kΩ , 所有电压均以 GND 为基准 , 所有输出均为空载 , T_J = T_A = +25°C , 进入指定端子的电流为正电流 , 从指定端子流出的电流为负电流 , 除非另有说明。



5.9V < V_{SENSE} < 6.1V

图 6-7. 误差放大器跨导与温度间的关系




图 6-8. 误差放大器输出电流与输出电压间的关系




图 6-9. 导通时间因子与时间设置电阻间的关系





图 6-10. 导通时间因子相位 A 和 B 与温度间的关系



$$K_{TO} = 2(K_{TA} \times K_{TB}) / K_{TA} + K_{TB}$$

图 6-11. 导通时间因子与相位误差间的关系





图 6-12. 额外导通时间与 VINAC 间的关系


6.6 典型特性 (续)

$V_{CC} = 16V$, $AGND = PGND = 0V$, $V_{INAC} = 3V$, $V_{SENSE} = 6V$, $HVSEN = 3V$, $PHB = 5V$, $R_{TSET} = 133k\Omega$, 所有电压均以 GND 为基准, 所有输出均为空载, $T_J = T_A = +25^\circ C$, 进入指定端子的电流为正电流, 从指定端子流出的电流为负电流, 除非另有说明。



6.6 典型特性 (续)

V_{CC} = 16V , AGND = PGND = 0V , VINAC = 3V , VSENSE = 6V , HVSEN = 3V , PHB = 5V , R_{TSET} = 133kΩ , 所有电压均以 GND 为基准 , 所有输出均为空载 , T_J = T_A = +25°C , 进入指定端子的电流为正电流 , 从指定端子流出的电流为负电流 , 除非另有说明。



负载 = 100mA

图 6-19. 棚极驱动低电压与温度间的关系




图 6-20. UVLO 中的栅极驱动低电压与辅助电源电压间的关系




图 6-21. 各种延迟时间与温度间的关系





图 6-22. 零电流检测钳位电压与输入电流间的关系



V_{CS} = -195mV

图 6-23. 电流检测输入偏置电流与温度间的关系




图 6-24. 电流检测输入偏置电流与输入电压间的关系

7 详细说明

7.1 概述

在较低功率级别下，转换模式控制是升压功率因数校正拓扑中最常见的选择，因为它在实现高功率因数的同时，对电源元件规格要求不高且复杂性较低。例如，在转换模式升压中，可以使用具有较高反向恢复电流规格的低成本升压二极管。交错转换模式控制保留了这一优势，通常将适用性扩展到更高的功率级别，同时赋予交错优势，即减少输入和输出纹波，实现轻负载效率增强的相位管理、冗余、系统热优化以及低厚度或平面解决方案。


UCC28063 提供了一种非常具有成本效益的解决方案，尤其专注于声学管理和快速瞬态响应等领域的耐用性、故障管理、故障恢复、效率和更高端性能。它可以说是新一代的增强型 UCC28061。

交错控制和相位管理有助于实现 80+ 和 Energy Star 设计以及更低输入和输出纹波。Natural Interleaving 方法允许 TM 操作，并通过导通时间管理在相位之间实现 180 度相移，而无需依赖电感器的严格容差要求。为了减少失真并增加功率因数，交叉陷波衰减块在瞬时电压感测 (VINAC) 上实现非线性电流整形特性。负电流检测在总输入电流上实现，而不仅仅是在 MOSFET 电流上实现，从而防止 MOSFET 在浪涌期间或在电感器电流可能变为连续 (CCM) 的任何模式下开关。这可防止 MOSFET 和输出整流器之间的反向恢复导通事件。PWMCNTL 信号有助于实现下游功率级管理。当 PFC 级电压高于工作阈值、失效防护 OV 保护未运行且没有 PhaseFail 故障时，该开漏信号为下游转换器提供具有迟滞的使能信号。

独立的输出电压检测链及其单独的故障管理行为可针对 PFC 级过压情况提供高度冗余。欠压、HVSENSE OV、UVLO、TSET 上的开路/故障检测、CS 上的开路和 IC 过热都会导致完整的软启动周期。短时间交流压降、轻微过压或逐周期过流等其他故障会导致通过下拉 COMP 引脚或提前终止脉冲来启动实时恢复过程。

一般而言，IC 运行旨在确保启动平稳且无噪声、具有良好的瞬态响应行为以及从故障中顺利恢复。误差放大器跨导旨在允许使用更小的补偿元件，并针对较大偏差实现出色瞬态响应。软启动过程经过了精心优化。从每个故障恢复时均会执行完整的软启动，以保持一致性。软启动速度取决于输出电压感测，以便从低交流线路加快启动速度，并尽可能减少启动至空载期间“COMP”过大的影响。这种 COMP 完全放电有助于防止从交流欠压事件中恢复时出现过大的电流。

7.2 功能方框图



7.3 特性说明

7.3.1 工作原理

UCC28063 包含用于两个并联升压脉宽调制 (PWM) 功率转换器的控制电路。升压 PWM 电源转换器在升压电感器中斜升电流，时间周期与误差放大器的输出电压成正比。随后，每个电源转换器会关闭功率 MOSFET，直到升压电感器中的电流衰减至零，这在零电流检测输入 (ZCDA 和 ZCDB) 上进行检测。一旦电感器退磁，电源转换器便会启动另一个周期。这种开/关循环产生一个三角波电流，其峰值电流由导通时间和瞬时电源输入电压 $V_{IN}(t)$ 决定，如方程式 1 所示。

$$I_{PEAK}(t) = \frac{V_{IN}(t) \times T_{ON}}{L} \quad (1)$$

平均线路电流完全等于峰值线路电流的一半，如[方程式 2](#) 所示。

$$I_{AVG}(t) = \frac{V_{IN}(t) \times T_{ON}}{2 \times L} \quad (2)$$

由于 T_{ON} 和 L 在交流线路期间基本保持恒定，因此每个开关周期内产生的三角电流波形将具有与整流交流线路电压的瞬时值成比例的平均值。这种架构会在线路频率下表现出阻性输入阻抗特性，并实现接近单位的功率因数。

7.3.2 Natural Interleaving

在正常工作条件下，UCC28063 将通道 A 和通道 B 电感器电流的相对相位调节为非常接近 180° 。与每个转换器的纹波电流相比，这大大降低了线路滤波器和输出电容器上的开关频率纹波电流。此设计可降低输入和输出滤波的尺寸和成本。相位控制功能根据相位和频率间的关系对 A 和 B 通道的导通时间进行差分调制。通过 Natural Interleaving 方法，转换器可以实现两个相位的 180° 相移和转换模式运行，而对升压电感器容差没有严格的要求。

理想情况下，当两个电感器的值完全相同时，可实现最佳的电流共享。通常情况下，两个电感器的值不同，因此 A 和 B 通道的电流共享与电感器容差成正比。此外，每个通道的开关延迟与谐振通常略有不同，控制器允许与 180° 之间存在一些必要的相位误差偏差，以保持相等的开关频率。如果各个功率级和导通时间匹配良好，则会实现优化的相位平衡。电感器值不匹配并不会影响相位关系。

7.3.3 导通时间控制、最大频率限制和重启计时器

栅极驱动导通时间与误差放大器输出电压成比例变化，变化系数为 K_T (单位为 $\mu s/V$)，如[方程式 3](#) 所示。

$$T_{ON} = K_T (V_{COMP} - 125mV) \quad (3)$$

其中：

- V_{COMP} 是误差放大器的输出电压， $125mV$ 是调制器失调电压。

误差放大器的最大输出限制为 $4.95V$ 。该值 (减去 $125mV$ 调制器失调电压) 限制了最大导通时间，如[方程式 4](#) 所示。

$$T_{ON(max)} = K_T \times 4.825V \quad (4)$$

此导通时间限制设置了转换器在给定输入电压下可以提供的最大功率。

在较低功率条件下，可能会关闭一个升压通道 (相位) 以实现效率优势 (请参阅下面的“相位管理”部分)。为了在两相和单相运行之间实现平稳转换， K_T 在单相模式下以系数 2 增加：

$$K_{TS} = 2 \times K_T; \text{ active during single-phase operation} \quad (5)$$

每个相位的最大开关频率受最小周期计时器的限制。如果电感器电流在最小周期计时器结束之前衰减到零，则下一次导通将延迟，从而导致相电流不连续。

如果任一相位的 ZCD 输入没有在大约 $200\mu s$ 内从高电平转换为低电平，那么重启计时器可确保在任何情况下都启动。为了防止电路在连续导通模式 (CCM) 下工作，重启计时器在两个相电流都恢复为零之前不会触发导通。

导通时间因子 (K_T 、 K_{TS}) 和最小开关周期 $T_{(MIN)}$ 与时间设置电阻 $R_{(MIN)}$ ($TSET$ 引脚与接地之间的电阻) 成正比，而这些因子可通过[方程式 5](#)、[方程式 6](#) 和[方程式 7](#) 来计算：

$$K_T = \frac{R_{TSET}}{133\text{k}\Omega} \times 4.0 \frac{\mu\text{s}}{\text{volt}} \quad (6)$$

$$T_{(\text{MIN})} = \frac{R_{TSET}}{133\text{k}\Omega} \times 2.2 \mu\text{s} ; \text{Minimum Switching Period} \quad (7)$$

正确的 R_{TSET} 值将产生转换器在最小输入线路电压和最大负载下运行所需的钳位最大导通时间 $T_{ON(\text{max})}$ 。

7.3.4 降低失真

由于开关 MOSFET 的漏源电容和升压电感之间存在寄生谐振，因此当输入电压接近零时，传统的转换模式 PFC 电路可能无法从输入线路吸收功率。这种限制会导致交流线路电流波形出现平坦点形式的失真，从而增加总谐波失真。为了帮助降低线路电流失真，当输入电压接近 0V 时，UCC28063 会增加开关 MOSFET 的导通时间，从而提高功率吸收能力并对这种影响进行补偿。

“典型特性”部分中的图 6-12 展示了导通时间随 VINAC 电压变化的增加情况。如果 VINAC 信号过度滤波，则此功能无效。

7.3.5 零电流检测和谷底开关

在转换模式 PFC 电路中，MOSFET 在升压电感器电流达到零时导通。由于升压电感器和 MOSFET 漏极节点的寄生电容之间出现谐振，储存在 MOSFET 结电容器中的部分能量可以被回收，从而减少开关损耗。此外，当整流输入电压小于输出电压的一半时，储存在 MOSFET 结电容器中的所有能量都可以被回收，并且可以实现零电压开关 (ZVS)。通过添加适当的延迟，MOSFET 可以在谐振漏极电压达到谷值时导通（谷底开关）。这样，可以更大限度地提高能量回收，并尽可能地降低开关损耗。

最佳延时时间通常根据经验得出，但可以考虑使该值等于漏极电路谐振周期的 25%。该延迟可以通过简单的 RC 滤波器来实现，如图 7-1 所示，但随着输入电压接近输出电压，延时时间会略有增加。由于 ZCD 引脚被内部钳制，使用图 7-2 中所示的电路也可以实现更精确的延迟。




图 7-1. 简单的 RC 延迟电路




图 7-2. 更准确的延时时间电路

7.3.6 相位管理和轻负载运行

在轻负载条件下，开关损耗可能高于导通损耗，如果关闭一个相位（通道），则效率可能会提高。在某些功率级别下，开关损耗的减少程度大于导通损耗的增加程度。在轻负载条件下关闭一个相位对于满足轻负载效率标准尤为重要。这是交错式 PFC 的主要优势之一，对于满足 80 多项设计要求尤为重要。

PHB 输入可用于强制 UCC28063 以单相模式运行。当 PHB 被驱动至低于 0.8V 时，通道 B 将停止开关，通道 A 导通时间将自动加倍以进行补偿。当 PHB 升高到 1.0V 以上时，器件将恢复双相模式。对于定制相位管理，外部电路可以检测切换到单相运行的条件并相应地驱动 PHB。若要在不需要相位管理的情况下以两相模式（正常模式）连续运行，只需将 PHB 连接到 VREF。

随着负载电流减小，误差放大器通过降低 COMP 电压来降低交流线路输入电流。在交流线路仅限于低压范围的应用中，将 PHB 直接连接到 COMP 可能是有利的，这样可以自动选择单相运行而无需额外的外部电路。

7.3.7 外部禁用

通过使用开漏或集电极开路驱动器故意将 VSENSE 引脚接地，可以在外部禁用 UCC28063。禁用时，器件电源电流显著下降，并且 COMP 被主动拉低。该禁用方法会强制器件进入待机模式并将其功耗降至最低。当待机功耗是关键设计方面时，这一点尤其有用。VSENSE 释放后，器件进入软启动模式。

7.3.8 改进的误差放大器

电压误差放大器是一个跨导放大器。电压环路补偿从误差放大器输出端 COMP 连接到模拟地 AGND。图 7-3 展示了推荐使用的 II 型补偿网络。为了保持环路稳定性，补偿网络值基于小信号输出电压扰动并使用 55 μ S 的标称跨导增益来计算。





图 7-3. 具有典型补偿网络的跨导误差放大器

为了增强对大型扰动的瞬态响应，当误差放大器输入与标称稳压电压 VSENSEreg 之间的偏移量超过 $\pm 5\%$ 时，误差放大器增益将以约 5X 系数增加。这样的增加使得补偿元件能够在负载电流突然增加或减少时更快地充电和放电（也请参考 [典型特性](#) 部分中的图 6-5）。



基本电压误差放大器跨导曲线，其中显示了具有最大电流限制情况下的小信号和大信号增益部分。


图 7-4. 基本电压误差放大器跨导曲线

7.3.9 软启动

软启动是在受控条件下将 PFC 转换器的输出电压从交流线路输入电压的峰值升压到所需稳压电压的过程。UCC28063 不使用专用的软启动引脚，而是使用电压误差放大器作为受控电流源，以通过增大 COMP 电压来增加 PWM 占空比。为了避免在交流线路电压较低时启动时间延迟过长，会先施加较高的电流，直到 VSENSE 超过 3V，然后会减少电流，以尽可能地避免空载启动时 COMP 电压过大的情况。

随着从 COMP 到 AGND 的补偿电容器从零充电到接近其最终值，PWM 会从零导通时间逐渐增加到正常导通时间。这个过程实现了软启动，其时间由误差放大器的输出电流和补偿电容器的值来确定。如果发生 HVSEN 失效防护 OVP、欠压、外部禁用、UVLO 故障或其他保护故障，COMP 会主动放电，并且 UCC28063 将在触发事件清除后软启动。即使故障事件很短暂，故障也会锁存到软启动状态，并且软启动将延迟，直到 COMP 完全放电至

20mV 并清除故障。有关 COMP 电流的详细信息，请参阅图 7-5。请参阅图 7-6，其中显示了软启动期间典型系统行为的示例。



扩展的 COMP 输出电流曲线，其中包括电压误差放大器跨导以及适用于软启动和过压条件的修改。

图 7-5. 扩展的 COMP 输出电流曲线




图 7-6. 软启动时序以及系统行为示意图

7.3.10 欠压保护

随着电力线 RMS 电压降低，RMS 输入电流必须增加，以保持特定负载的恒定输出电压。欠压保护功能有助于防止系统过大的热应力（由于较高的 RMS 输入电流）超过安全工作水平。电力线电压在 VINAC 处进行检测。当 VINAC 未能在欠压滤波时间内超过欠压阈值时，便会检测到欠压情况，并且两个栅极驱动输出都将关闭。在欠压期间，COMP 会被主动拉至低电平，同时启动软启动条件。欠压检测电路中内置了迟滞，以避免在阈值附近发生抖动。当 VINAC 上升到欠压阈值以上时，功率级会随着 COMP 以受控电流上升而软启动。

欠压检测阈值及其迟滞由分压器分压比和电阻值设置。欠压保护基于 VINAC 峰值电压；阈值和迟滞也基于线路峰值电压。主要迟滞由一个 VINAC 下降到欠压检测阈值以下时就会启用的 $2 \mu A$ 电流阱 (I_{BOHYS}) 提供。在 VINAC 检测和清除阈值之间也存在微小的迟滞，表现为 $50mV$ 失调电压 (V_{BOHYS})。峰值 VINAC 电压可以轻松转换为 RMS 值。分压器的示例电阻值在整流输入电压至 VINAC 时为 $8.61M\Omega \pm 1\%$ ，在 VINAC 至接地时为 $133k\Omega \pm 1\%$ 。这些电阻设置 RMS 线路电压的典型阈值，如表 7-1 所示。

表 7-1. 欠压阈值 (对于文本中规定的条件)

阈值	交流线路电压 (RMS)
下降	66V
上升	78V

方程式 8 和方程式 9 可用于根据所需的欠压检测和欠压清除电压电平来计算 VINAC 分压电阻值。 V_{AC_OK} 是所需的 RMS 导通电压， V_{AC_BO} 是所需的 RMS 关断欠压电压，而 V_{LOSS} 是由于布线、EMI 滤波器和 V_{AC_BO} 处桥式整流器阻抗而产生的总串联压降。 V_{BODET} 、 V_{BOHYS} 和 I_{BOHYS} 可在本数据表的数据表格中找到。

$$R_A = \left(\frac{\sqrt{2}(V_{AC_OK} - V_{AC_BO}) - V_{BOHYS}}{I_{BOHYS}} \right) \left(1 + \frac{V_{BOHYS}}{V_{BODET}} \right) \quad (8)$$

$$R_B = \frac{R_A}{\left(\frac{\sqrt{2}V_{AC_BO} - V_{LOSS}}{V_{BODET}} - 1 \right)} \quad (9)$$

一旦选择了 VINAC 分压电阻器 R_A 和 R_B 的标准值，就可以使用方程式 10 和方程式 11 来反过来计算交流线路的实际导通和欠压阈值 RMS 电压：

$$V_{AC_BO} = \left(1 + \frac{R_A}{R_B} \right) \frac{V_{BODET}}{\sqrt{2}} + \frac{V_{LOSS}}{\sqrt{2}} \quad (10)$$

$$V_{AC_OK} = V_{AC_BO} + \frac{R_A I_{BOHYS}}{\sqrt{2} \left(1 + \frac{V_{BOHYS}}{V_{BODET}} \right)} + \frac{V_{BOHYS}}{\sqrt{2}} \quad (11)$$

欠压功能的时序示例如图 7-7 所示。

为了快速估算导通和欠压电压，这里通过将 V_{LOSS} 和 V_{BOHYS} 项设置为零来简化上述公式。

7.3.11 压降检测

由于影响本地交流配电网的瞬态异常事件，交流线路电压常常会暂时降至零或接近零。此类事件称为交流线路压降（有时也称为线路突降），其持续时间通常仅延长至 1 或 2 个线路周期。在压降期间，下行功率转换级依靠 PFC 输出电容中储存的足够能量，该电容大小能够提供指定保持时间所需的能量。通常，当 PFC 输出电压下降

时，电压环路误差放大器输出会上升以尝试保持稳定。因此，当交流线路电压恢复时，会导致占空比过高，并且高峰值电流浪涌可能导致升压电感器饱和，进而可能导致过应力和可闻噪声。

UCC28063 都集成压降检测功能，可在压降期间暂停误差放大器的操作。如果 VINAC 电压降至 0.35V 以下并且时间超过 5ms，便会检测到压降情况并且误差放大器输出会关闭。此外，会向 COMP 施加 4 μA 下拉电流，以缓慢地对补偿网络电容器进行放电。这样，当交流线路电压恢复时，COMP 电压（和相应的占空比设置）会保持非常接近或甚至略低于压降发生前的电平。这避免了由于占空比过大而引起的电流浪涌及其带来的不良影响。当 VINAC 上升到 0.71V 以上时，压降状态被消除，误差放大器恢复正常工作。

根据上一节中针对欠压计算出的 VINAC 分压电阻值，压降检测的输入 RMS 电压阈值 (V_{AC_DO}) 和压降清除的输入 RMS 电压阈值 (V_{DO_CLR}) 可以通过下面的方程式 12 和方程式 13 确定。

$$V_{AC_DO} = \frac{V_{DODET} \left(\frac{R_A}{R_B} + 1 \right) + V_{LOSS}}{\sqrt{2}} \quad (12)$$

$$V_{DO_CLR} = \frac{V_{DOCLR} \left(\frac{R_A}{R_B} + 1 \right) + V_{LOSS}}{\sqrt{2}} \quad (13)$$

避免对 VINAC 信号进行过度滤波，否则可能会导致压降检测延迟或失效。RC 时间常数 $\leq 100 \mu s$ 时应该可以提供良好的性能。压降功能的时序示例如图 7-8 所示。




图 7-7. 交流线路欠压时序与系统行为示意图




图 7-8. 交流线路压降时序与系统行为示意图

7.3.12 VREF

VREF 是一个输出，可为器件内的电路提供经过良好调节的基准电压，同时作为外部电路的受限电源。必须尽可能靠近 VREF 和 GND 引脚放置一个 $0.1 \mu F$ 或更大的低阻抗电容器来将该输出旁路至 GND。外部电路消耗的电流不应超过几毫安，也不应产生脉冲。

在以下情况下，VREF 输出被禁用：当 VCC 处于 UVLO 状态，或当 VSENSE 低于使能阈值时。该输出只能输出电流，而无法从引脚接收电流。

7.3.13 VCC

VCC 通常连接到 13V 至 21V 的辅助电源。为了尽量减小 VCC 上的开关纹波电压，应尽可能靠近 VCC 和 GND 引脚放置一个低阻抗旁路电容器。电容大小应足以解耦最高工作频率下因栅极驱动开关而产生的峰值电流。当由调节不良的低阻抗电源供电时，建议使用一个外部齐纳二极管来防止过多的电流进入 VCC。

欠压锁定 (UVLO) 情况是指 VCC 电压尚未达到导通阈值或已降至关断阈值以下，但却已导通。处于 UVLO 状态时，VREF 输出和器件内的大部分电路均被禁用，并且 VCC 电流显著低于正常工作电平。当 VSENSE 低于其使能阈值时，情况也是如此。这有助于尽可能地减少预上电和待机状态下的功率损耗。

7.3.14 下游转换器控制

在 UCC28063，PWMCNTL 引脚可用于协调 PFC 级与下游转换器。通过 HVSEN 引脚可以监测 PFC 输出电压。只要输出电压保持低于编程阈值，就会启用一个 $12 \mu A$ 电流源 (I_{HV_HYS})。当输出电压超过该阈值时，PWMCNTL 引脚会在内部下拉至地，并可用于启用下游转换器。同时会禁用电流源，从而为较低阈值提供迟滞，而在较低阈值下，下游转换器应关闭。启用/禁用迟滞通过 HVSEN 分压器分压比和电阻值来调节。HVSEN 引脚也用于失效防护过压保护 (OVP)。在设计分压器时，请确保将该失效防护 OVP 电平设置为高于正常的 VSENSE OVP 电平。

由于通过单个电阻分压器检测到的 HVSEN 输入存在两个相关阈值，因此 PWMCNTL 关断电压 $V_{PWM-OFF}$ 与失效防护 OVP 电压 V_{FLSF_OV} 相关联，如方程式 14 所示：

$$\frac{V_{PWM-OFF}}{2.5V} = \frac{V_{FLSF_OV}}{4.87V} \quad (14)$$

选择其中一个会自动决定另一个，因此可能需要进行权衡。PWMCNTL 导通电压 V_{PWM-ON} 是通过选择上分压电阻来编程的，同时需要考虑 HVSEN 的迟滞电流，如方程式 15 和方程式 16 所示。然后按方程式 17 中所示计算下分压电阻。

$$V_{PWM-ON} = V_{PWM-OFF} + I_{HV_HYS} R_{HV_UPPER} \quad (15)$$

$$R_{HV_UPPER} = \frac{V_{PWM-ON} - V_{PWM-OFF}}{I_{HV_HYS}} \quad (16)$$

$$R_{HV_LOWER} = \frac{R_{HV_UPPER}}{\left(\frac{V_{PWM-OFF} - 1}{2.5V} \right)} \quad (17)$$

7.3.15 系统级保护

7.3.15.1 失效防护 OVP - 输出过压保护

失效防护 OVP 可防止任何一种故障导致输出电压超过安全电平。用于输出电压检测的冗余路径可提供额外的输出过压保护。过压保护通过两个独立路径实现：VSENSE 和 HVSEN。如果任一输入检测到严重过压情况，转换器会关断。如果任一检测路径出现故障，输出电压仍可保持在安全限值以下。当两个检测输入回到其正常范围内时，器件将重新启用。此时，栅极驱动输出将在 PWM 控制下恢复开关。VSENSE 上的低电平过压不会触发软启动，但 COMP 引脚将通过内部 $2k\Omega$ 电阻放电，直到输出电压降至低于 2% 迟滞过压清除阈值。此外，VSENSE 上的更高级别过压会额外关闭栅极驱动输出，直到过压清除，但仍不会触发软启动。但是，在 HVSEN 上检测到过压确实会触发完全软启动，并且在软启动开始之前，COMP 引脚会完全放电至 20mV。

7.3.15.2 过流保护

在某些情况下（例如浪涌、欠压恢复和输出过载），PFC 功率级会承受大电流。在这些情况下，保护功率器件免受开关操作的影响至关重要。

传统的电流检测方法使用与每个 MOSFET 源极桥臂串联的分流电阻器来检测转换器电流，从而导致多个接地点和高功率耗散。此外，由于 MOSFET 关断时不提供电流信息，因此源电阻器电流检测方法会导致 MOSFET 在过流 (OC) 情况下重复导通。因此，转换器可能暂时在连续导通模式 (CCM) 下运行，并且可能会因升压二极管中的反向恢复电流过大或其他异常应力而导致故障。

UCC28063 使用单个电阻器来连续检测组合的总电感（输入）电流。这样，当电感器电流过大时，可以完全避免 MOSFET 导通。MOSFET 的栅极驱动会被抑制，直到总电感器电流下降至接近零，从而排除反向恢复引起的故障（这些故障很可能在交流线路从欠压状态恢复时发生）。

两相运行期间的标称 OC 阈值电压为 $-200mV$ ，这有助于更大限度地降低损耗。在单相运行期间，当检测到相位故障或 PHB 被驱动至低于 $0.8V$ 时，此阈值会自动降低到 $-166mV$ 。请注意，单相阈值不是双相阈值的 $1/2$ ，因为单相峰值电流与交错峰值电流之比大于 $1/2$ 。

在 OC 情况下会立即关闭两个栅极驱动输出，但不会触发软启动，也不会修改误差放大器运行。当总电感器电流检测电压降至 OC 清除阈值 ($-15mV$) 以下时，过流情况便会清除。

在过流情况下，一旦输入电流降至接近零，两个 MOSFET 就会同时导通。由于两个相电流暂时同相运行，因此选择的电流检测电阻应确保 OC 保护不会在一相最大电流峰值的两倍下触发，以便在过流事件后快速恢复正常运行。自动相移控制将在几个开关周期内重新建立交错。

7.3.15.3 开环保护

如果反馈环路与器件断开连接，UCC28063 内部的 $100nA$ 电流源会将 VSENSE 引脚电压拉至接地。当 VSENSE 降至 $1.20V$ 以下时，该器件会被禁用。禁用时，辅助电源电流会减小，而栅极驱动输出和 COMP 都被主动拉至低电平，并启动软启动条件。当 VSENSE 上升到 $1.25V$ 以上时，该器件将重新启用。此时，栅极驱动输出将在软启动 PWM 控制下开始开关。

如果反馈环路与接地断开连接，VSENSE 电压将被拉高。当 VSENSE 上升到高于二级过压保护阈值时，两个栅极驱动输出都将关断，而 COMP 会被主动拉至低电平。当 VSENSE 降至低于过压清除阈值时，该器件将重新启用。在输入电压异常高的情况下，VSENSE 输入可以承受有限的电流流入器件。有关详细信息，请参阅本数据表开头附近的“绝对最大额定值”表。

7.3.15.4 VCC 欠压锁定 (UVLO) 保护

VCC 必须上升到导通阈值以上，PWM 才能开始工作。如果运行期间 VCC 降至 UVLO 阈值以下，则两个栅极驱动输出会被主动拉至低电平，COMP 会被主动拉至低电平，并且会触发软启动条件。VCC 必须再次上升到导通阈值以上，PWM 功能才能在软启动模式下重新启动。

7.3.15.5 相位故障保护

UCC28063 通过监控 ZCD 脉冲序列来检测任一相位的故障。在正常两相运行期间，如果一个 ZCD 输入保持空闲状态超过大约 12ms，而另一个 ZCD 输入正常开关，则过流阈值会降低，而 PWMCNTL 会进入高阻抗状态，表示 PFC 功率级无法正常运行。在正常单相运行 ($\text{PHB} < 0.8\text{V}$) 期间，不会监测相位故障。同样在 UCC28063 上，当 COMP 低于约 222mV 时，不会监测相位故障。

7.3.15.6 CS 开路、TSET 开路和短路保护

如果 CS 输入变为开路，UCC28063 会检测到该情况，然后关断输出并触发完全软启动条件。如果 TSET 输入变为开路或接地短路，UCC28063 会检测到这些情况，然后关断输出并触发完全软启动条件。故障清除后，器件将恢复正常运行（通过软启动）。

7.3.15.7 热关断保护

栅极驱动输出、VREF 或两者的过载可能会导致器件内消耗过多功率，从而可能会使电路的内部温度升高到不安全的水平。如果热阻抗过高或环境温度过高，即使是正常的功率耗散，也会产生过多的热量。当 UCC28063 检测到内部过热情况时，它将关断输出并触发完全软启动条件。当内部器件结温已冷却至热迟滞温度以下时，器件将在软启动控制下恢复运行。

7.3.15.8 交流线路欠压和压降保护

请参阅本数据表前面几节中每个主题的具体讨论。

7.3.15.9 故障逻辑图

图 7-9 展示了涉及 VSENSE、COMP 和多个内部状态的故障处理逻辑。




图 7-9. 具有 VSENSE 检测和误差放大器控制的故障逻辑

7.4 器件功能模式

该控制器主要用于设置为双相交错式 PFC，它根据连接到 ZCDA 和 ZCDB 的电感检测绕组电压利用电感器退磁信息，以触发开关周期的开始。

该功能可通过多种方式进行扩展：

- **相位 B 启用和禁用：**相位 B 可以通过显式用户控制来切换，也可以设置为自动轻载效率管理功能。当施加到 PHB 引脚的电压低于 VPHBF 阈值时，将禁用相位 B 和相位故障检测器。相位 A 的命令导通时间将翻倍，以尽量减小可能发生的输出电压瞬变。当 PHB 引脚上的电压大于 VPHBR 阈值时，两相模式会持续启用。在此模式下，贏将 PHB 连接到 VREF 引脚。或者，也可以将 PHB 连接至 COMP 引脚，以便在轻负载条件下自动切换相位。
- **PFC 级启用和禁用控制：**当 VSENSE 电压超过 1.25V 使能阈值时，控制器操作会启用。主要禁用方法应该是通过开漏或集电极开路逻辑输出将 VSENSE 拉低。这将禁用输出并显著降低 VCC 电流。释放 VSENSE 将启动软启动。应避免任何会将噪声耦合到该节点的 PCB 布线。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息


该控制 IC 通常适用于需要通用交流线路有源功率因数校正的交流/直流电源控制。使用此 IC 的应用通常满足 EN61000-3-2 要求的 D 类设备输入电流谐波标准。该标准适用于额定功率高于 75W 的设备。该 IC 为转换模式升压提供了两相交错控制功能，因此通常非常适合 150W 至 800W 之间的成本优化型应用，甚至是希望利用滤波元件尺寸更小、解决方案尺寸更小和分布式热管理等交错优势的更低功率应用。

UCC28063EVM-723 300W 交错式 PFC 前置稳压器用户指南 (SLUU512) 介绍了适用于 300W 应用的 EVM 设计。

此 EVM 附带一个 Excel 文件，可以帮助自动计算元件选择，该文件可从 [SLUC292](#) 下载。

8.2 典型应用

图 8-1 展示了一个两相交错转换模式 PFC 前置稳压器中的 UCC28063 PFC 控制器示例。



Copyright © 2016, Texas Instruments Incorporated

图 8-1. 典型交错转换模式 PFC 前置稳压器

8.2.1 设计要求

此设计的规格是根据典型 300W LCD 电视的功率要求来选择的。表 8-1 展示了这些规格。

表 8-1. 设计规格

设计参数		最小值	典型值	最大值	单位
V _{IN}	RMS 输入电压	85 (V _{IN_MIN})		265 (V _{IN_MAX})	均方根电压 (VRMS)
V _{OUT}	输出电压		390		V
f _{LINE}	交流线路频率		47	63	Hz
PF	最大负载时的功率因数		0.90		
P _{OUT}				300	W
η	满负载效率		92%		
f _{MIN}	最小开关频率		45		kHz

8.2.2 详细设计过程

8.2.2.1 电感器选型

升压电感器根据低压线路峰值时的电感器纹波电流要求进行选择。选择电感器时需要计算低压线路峰值处的升压转换器占空比 (D_{PEAK_LOW_LINE})，如[方程式 18](#) 所示。

$$D_{\text{PEAK_LOW_LINE}} = \frac{V_{\text{OUT}} - V_{\text{IN_MIN}}\sqrt{2}}{V_{\text{OUT}}} = \frac{390\text{V} - 85\text{V}\sqrt{2}}{390\text{V}} \approx 0.69 \quad (18)$$

低压线路条件下转换器的最小开关频率 (f_{MIN}) 出现在低压线路的峰值处，并设置在 25kHz 和 50kHz 之间，以避免可闻噪声。在此设计示例中，f_{MIN} 设置为 45kHz。对于两相交错设计，L1 和 L2 的值按照[方程式 19](#) 所示进行确定。

$$L_1 = L_2 = \frac{\eta \times V_{\text{IN_MIN}}^2 \times D_{\text{PEAK_LOW_LINE}}}{P_{\text{OUT}} \times f_{\text{MIN}}} = \frac{0.92(85\text{V})^2 0.69}{300\text{W} \times 45\text{kHz}} \approx 340\mu\text{H} \quad (19)$$

此设计的电感器峰值电流 I_{LPEAK} 为 5.4A (如[方程式 20](#) 所示)，RMS 电流 (I_{LRMS}) 为 2.2A (如[方程式 21](#) 所示)。

$$I_{\text{LPEAK}} = \frac{P_{\text{OUT}}\sqrt{2}}{V_{\text{IN_MIN}} \times \eta} = \frac{300\text{W}\sqrt{2}}{85\text{V} \times 0.92} \approx 5.4\text{Apk} \quad (20)$$

$$I_{\text{LRMS}} = \frac{I_{\text{LPEAK}}}{\sqrt{6}} = \frac{5.4\text{A}}{\sqrt{6}} \approx 2.2\text{Arms} \quad (21)$$

此转换器使用恒定导通时间 (T_{ON}) 和零电流检测 (ZCD) 来设置转换器时序。L1 和 L2 上的辅助绕组检测电感器电流何时为零。使用[方程式 22](#) 选择匝数比可确保高压线路峰值处的电压至少为 2V，以在每个开关周期后复位 ZCD 比较器。

每个辅助绕组的匝数比为：

$$\frac{N_p}{N_s} = \frac{V_{\text{OUT}} - V_{\text{IN_MAX}}\sqrt{2}}{2\text{V}} = \frac{390\text{V} - 265\text{V}\sqrt{2}}{2\text{V}} \approx 8 \quad (22)$$

8.2.2.2 ZCD 电阻器选择 (R_{ZA}、R_{ZB})

ZCD 电阻器的最小值是根据 3mA 的内部钳位最大电流额定值选择的，如[方程式 23](#) 所示。

$$R_{ZA} = R_{ZB} \geq \frac{V_{OUT} N_S}{N_P \times 3mA} = \frac{390V}{8 \times 3mA} \approx 16.3k\Omega \quad (23)$$

在此设计中，ZCD 电阻器设置为 $20k\Omega$ ，如方程式 24 所示。

$$R_{ZA} = R_{ZB} = 20k\Omega \quad (24)$$

8.2.2.3 HVSEN

HVSEN 引脚用于对 UCC28063 的 PWMCTL 输出进行编程。PWMCTL 开漏输出可用于在 PFC 输出电容器充电时禁用下游转换器。在 HVSEN 上升到 2.5V 以上时，PWMCTL 启动高阻抗并下拉至地。要设置 PWMCTL 激活点，需要通过一个分压器将 HVSEN 引脚的升压电压连接到地。方程式 25 至方程式 30 展示了如何将 PWMCTL 引脚设置为在输出电压处于其标称值的 90% 范围内时激活。

$$V_{OUT_OK} = V_{OUT} \times 0.90 \approx 351V \quad (25)$$

电阻 R_E 设置分压器的高侧并对 PWMCTL 信号的迟滞进行编程。在本例中，所选 R_E 用于提供 99V 的迟滞，如方程式 26 所示。三个串联电阻用于满足电压要求。

$$R_E = \frac{\text{Hysteresis}}{12\mu\text{A}} = \frac{99V}{12\mu\text{A}} = 8.25M\Omega \approx 3 \times 2.74M\Omega \quad (26)$$

电阻 R_F 用于编程 PWMCTL 激活阈值，如方程式 27 所示。

$$R_F = \frac{\frac{2.5V}{V_{OUT_OK} - 2.5V} - 12\mu\text{A}}{\frac{2.5V}{8.22M\Omega} - 12\mu\text{A}} = \frac{\frac{2.5V}{351V - 2.5V} - 12\mu\text{A}}{\frac{2.5V}{8.22M\Omega} - 12\mu\text{A}} = 82.25k\Omega \quad (27)$$

为 R_F 选择标准电阻值。

$$R_F = 82.5k\Omega \quad (28)$$

该 PWMCTL 输出将保持有效，直到达到最小输出电压 (V_{OUT_MIN})，如方程式 29 所示。

$$V_{OUT_MIN} = \frac{2.5V(R_E + R_F)}{R_F} = \frac{2.5V(8.22M\Omega + 82.5k\Omega)}{82.5k\Omega} \approx 252V \quad (29)$$

根据这些电阻器的值，失效防护 OVP 阈值将按照方程式 30 设置

$$V_{OV_FAILSAFE} = \frac{4.87V(R_E + R_F)}{R_F} = \frac{4.87V(8.22M\Omega + 82.5k\Omega)}{82.5k\Omega} \approx 490V \quad (30)$$

8.2.2.4 输出电容器选型

输出电容器 (C_{OUT}) 是根据保持要求选择的，如方程式 31 所示。

$$C_{OUT} \geq \frac{2 \frac{P_{OUT}}{\eta} \frac{1}{f_{LINE}}}{V_{OUT}^2 - (V_{OUT_MIN})^2} = \frac{2 \frac{300W}{0.92} \frac{1}{47Hz}}{390V^2 - (252V)^2} \approx 156\mu\text{F} \quad (31)$$

输出电容器采用两个并联的 $100 \mu\text{F}$ 电容器。

$$C_{\text{OUT}} = 200 \mu\text{F} \quad (32)$$

对于该大小的电容器，低频峰峰值输出电压纹波 (V_{RIPPLE}) 约为 14V ，如方程式 33 所示：

$$V_{\text{RIPPLE}} = \frac{2 \times P_{\text{OUT}}}{\eta} \frac{1}{V_{\text{OUT}} \times 4\pi \times f_{\text{LINE}} \times C_{\text{OUT}}} = \frac{2 \times 300 \text{W}}{0.92 \times 390 \text{V} \times 4\pi \times 47 \text{Hz} \times 200 \mu\text{F}} \approx 14 \text{Vppk} \quad (33)$$

除了保持要求外，还必须选择一个电容器，使其能够承受低频 RMS 电流 ($I_{\text{COUT_100Hz}}$) 和高频 RMS 电流 ($I_{\text{COUT_HF}}$)；请参阅方程式 34 至方程式 36。高压电解电容器通常在产品数据表中具有低频和高频 RMS 电流额定值。

$$I_{\text{COUT_100Hz}} = \frac{P_{\text{OUT}}}{V_{\text{OUT}} \times \eta \times \sqrt{2}} = \frac{300 \text{W}}{390 \text{V} \times 0.92 \times \sqrt{2}} = 0.591 \text{ Arms} \quad (34)$$

$$I_{\text{COUT_HF}} = \sqrt{\left(\frac{P_{\text{OUT}} 2\sqrt{2}}{2 \times \eta \times V_{\text{IN_MIN}}} \sqrt{\frac{4\sqrt{2}V_{\text{IN_MIN}}}{9\pi V_{\text{OUT}}}} \right)^2 - (I_{\text{COUT_100Hz}})^2} \quad (35)$$

$$I_{\text{COUT_HF}} = \sqrt{\left(\frac{300 \text{W} \times 2\sqrt{2}}{2 \times 0.92 \times 85 \text{V}} \sqrt{\frac{4\sqrt{2} \times 85 \text{V}}{9\pi \times 390 \text{V}}} \right)^2 - (0.591 \text{A})^2} \approx 0.966 \text{ Arms} \quad (36)$$

8.2.2.5 选择 (R_s) 用于峰值电流限制

UCC28063 峰值限制比较器检测总输入电流，并用于在浪涌和过载情况下保护 MOSFET。为了确保可靠性，本设计中的峰值电流限制 (I_{PEAK}) 阈值设置为上电期间观察到的最大标称电流的 120% ，如方程式 37 所示。

$$I_{\text{PEAK}} = \frac{2P_{\text{OUT}} \sqrt{2}(1.2)}{\eta \times V_{\text{IN_MIN}}} = \frac{2 \times 300 \text{W} \sqrt{2} \times 1.2}{0.92 \times 85 \text{V}} \approx 13 \text{A} \quad (37)$$

这里将使用标准的 $15\text{m}\Omega$ 金属膜电流检测电阻器进行电流检测，如方程式 38 所示。电流检测电阻器 (P_{RS}) 在正常工作期间的估计功率损耗小于 0.25W ，如方程式 39 所示。

$$R_s = \frac{200 \text{mV}}{I_{\text{PEAK}}} = \frac{200 \text{mV}}{13 \text{A}} \approx 15 \text{m}\Omega \quad (38)$$

$$P_{\text{RS}} = \left(\frac{P_{\text{OUT}}}{V_{\text{IN_MIN}} \times \eta} \right)^2 R_s = \left(\frac{300 \text{W}}{85 \text{V} \times 0.92} \right)^2 \times 15 \text{m}\Omega \approx 0.22 \text{ W} \quad (39)$$

选择电流检测电阻时最关键的参数是浪涌额定值。电阻器需要承受比熔断保险丝 (F1) 所需电流更大的短路电流。 I^2t (安培平方秒) 用于衡量熔断保险丝所需电流产生的热能，其中 I^2t 等于 RMS 电流的平方乘以电流持续时间 (以秒为单位)。本设计选择了 I^2t 为 $14\text{A}^2\text{s}$ 的 4A 保险丝来保护设计免受短路情况的影响。为了确保电流检测电阻器具有足够高的浪涌保护，此设计选择了 $15\text{m}\Omega$ 500mW 金属条电阻器。该电阻器在 5 秒内的浪涌额定功率为

2.5W。此结果相当于 $833A^2s$ ，并且具有足够高的 I^2t 额定值，可以在保险丝熔断之前承受短路，如方程式 40 所述。

$$I^2t = \frac{2.5W}{0.015\Omega} \times 5s = 833A^2s \quad (40)$$

8.2.2.6 功率半导体选择 (Q1、Q2、D1 和 D2)

Q1、Q2、D1 和 D2 的选择基于设计的电源要求。应用手册 [SLUU138 UCC38050 100W 临界导通功率因数校正 \(PFC\) 前置稳压器](#) 介绍了如何为转换模式 PFC 前置稳压器选择功率半导体元件。

MOSFET (Q1、Q2) 脉冲漏极最大电流如方程式 41 所示：

$$I_{DM} \geq I_{PEAK} = 13A \quad (41)$$

MOSFET (Q1、Q2) RMS 电流计算如方程式 42 所示：

$$I_{DS} = \frac{I_{PEAK}}{2} \sqrt{\frac{1}{6} - \frac{4\sqrt{2}V_{IN_MIN}}{9\pi \times V_{OUT}}} = \frac{13A}{2} \sqrt{\frac{1}{6} - \frac{4\sqrt{2} \times 85V}{9\pi \times 390V}} \approx 2.3A \quad (42)$$

为了满足设计的电源要求，这里为 Q1 和 Q2 选择了 IRFB11N50A 500V MOSFET。

升压二极管 (D1、D2) RMS 电流如方程式 43 所示：

$$I_D = \frac{I_{PEAK}}{2} \sqrt{\frac{4\sqrt{2} \times V_{IN_MIN}}{9\pi \times V_{OUT}}} = \frac{13A}{2} \sqrt{\frac{4\sqrt{2} \times 85V}{9\pi \times 390V}} \approx 1.4A \quad (43)$$

为了满足设计的电源要求，这里为 D1 和 D2 选择了 MURS360T 3600V 二极管。

8.2.2.7 欠压保护

所选电阻器 R_A 和 R_B 需要在指定最小工作输入电压的约 75% 时激活欠压保护。电阻器 R_A 对欠压迟滞比较器进行编程，所选比较器可提供 17V (约 $12V_{RMS}$) 的迟滞。方程式 44 至方程式 47 展示了 R_A 和 R_B 的计算结果。

$$R_A = \frac{\text{Hysteresis}}{2\mu\text{A}} = \frac{17V}{2\mu\text{A}} = 8.5M\Omega \quad (44)$$

为了满足电压要求， R_A 采用了三个 $2.87M\Omega$ 电阻器串联。

$$R_A = 3 \times 2.87M\Omega = 8.61M\Omega \quad (45)$$

$$R_B = \frac{1.4V \times R_A}{V_{IN_MIN} \times 0.75\sqrt{2} - 1.4V} = \frac{1.4V \times 8.61M\Omega}{85V \times 0.75\sqrt{2} - 1.4V} = 135.8k\Omega \quad (46)$$

为 R_B 选择标准值。

$$R_B = 133k\Omega \quad (47)$$

在此设计示例中，当输入低于 $66V_{RMS}$ 的时间超过 440ms 时，欠压保护会激活（关闭 PFC）；当输入达到 $78V_{RMS}$ 时，欠压会停用（通过完全软启动重新启动）。

8.2.2.8 转换器时序

最大导通时间 T_{ON} 取决于由方程式 48 确定的 f_{MIN} 。为了确保正常运行，必须根据最高升压电感 (L_{1MAX}) 和输出功率 (P_{OUT}) 设置时序。在此设计示例中，升压电感器可以高达 $390\mu\text{H}$ 。计算计时电阻 R_T ，如方程式 49 所示。

$$f_{MIN} = \frac{\eta \times (V_{IN_MIN})^2 \left(1 - \frac{V_{IN_MIN} \times \sqrt{2}}{V_{OUT}}\right)}{P_{OUT} \times L_{1MAX}} = \frac{0.92 \times (85\text{V})^2 \left(1 - \frac{85\text{V} \times \sqrt{2}}{390\text{V}}\right)}{300\text{W} \times 390\mu\text{H}} = 39.2\text{kHz} \quad (48)$$

$$R_T = \frac{133\text{k}\Omega \left(1 - \frac{V_{IN_MIN} \times \sqrt{2}}{V_{OUT}}\right)}{4.85\text{V} \times \frac{4\mu\text{s}}{\text{V}} \times f_{MIN}} = \frac{133\text{k}\Omega \left(1 - \frac{85\text{V} \times \sqrt{2}}{390\text{V}}\right)}{4.85\text{V} \times \frac{4\mu\text{s}}{\text{V}} \times 39.2\text{kHz}} \approx 121\text{k}\Omega \quad (49)$$

该结果设定了最大频率钳位 (f_{MAX})，如方程式 50 所示，这有助于提高轻负载时的效率。

$$f_{MAX} = \frac{133\text{k}\Omega}{2\mu\text{s} \times R_T} = \frac{133\text{k}\Omega}{2\mu\text{s} \times 121\text{k}\Omega} \approx 550\text{kHz} \quad (50)$$

8.2.2.9 对 V_{OUT} 进行编程

选择电阻器 R_C 是为了在禁用 PFC 时尽可能地降低电力线上的负载。电阻器 R_C 可以通过两个或更多电阻串联构成，以满足高电压要求。然后根据 R_C 、基准电压 V_{REF} 和所需输出电压 V_{OUT} 来计算电阻 R_D 。根据方程式 51 至方程式 54 所示的值，初级输出过压保护阈值应如方程式 55 所示：

$$R_C = 2.74\text{M}\Omega + 2.74\text{M}\Omega + 3.01\text{M}\Omega = 8.49\text{M}\Omega \quad (51)$$

$$V_{REF} = 6\text{ V} \quad (52)$$

$$R_D = \frac{V_{REF} \times R_C}{V_{OUT} - V_{REF}} = \frac{6\text{V} \times 8.49\text{M}\Omega}{390\text{V} - 6\text{V}} = 132.7\text{k}\Omega \quad (53)$$

为 R_D 选择标准值。

$$R_D = 133\text{k}\Omega \quad (54)$$

$$V_{OVP} = 6.48\text{V} \frac{R_C + R_D}{R_D} = 6.48\text{V} \frac{8.49\text{M}\Omega + 133\text{k}\Omega}{133\text{k}\Omega} = 420.1\text{V} \quad (55)$$

8.2.2.10 电压环路补偿

电阻器 R_Z 的大小可将低频纹波衰减到电压放大器输出范围的 2% 以下。该值确保输入电流具有良好的功率因数和低谐波失真。

方程式 56 展示了跨导放大器小信号增益：

$$g_m = 50\mu\text{S} \quad (56)$$

方程式 57 展示了分压器反馈增益：

$$H = \frac{V_{REF}}{V_{OUT}} = \frac{6V}{390V} \approx 0.015 \quad (57)$$

方程式 58 展示了 R_Z 值的计算方法：

$$R_Z = \frac{100mV}{V_{RIPPLE} \times H \times g_m} = \frac{100mV}{14V \times 0.015 \times 50\mu S} = 9.52 k\Omega \quad (58)$$

C_Z 设置为在线路频率的 $1/5$ 处增加 45° 相位裕度，如方程式 59 所示：

$$C_Z = \frac{1}{2\pi \times \frac{f_{LINE}}{5} \times R_Z} = \frac{1}{2\pi \times \frac{47Hz}{5} \times 9.52k\Omega} = 1.78\mu F \quad (59)$$

C_P 的大小可衰减高频开关噪声，如方程式 60 所示：

$$C_P = \frac{1}{2\pi \times \frac{f_{MIN}}{2} \times R_Z} = \frac{1}{2\pi \times \frac{45kHz}{2} \times 9.52k\Omega} = 770pF \quad (60)$$

应该为 R_Z 、 C_Z 和 C_P 选择标准值，如方程式 61 至方程式 63 所示。

$$R_Z = 9.53k\Omega \quad (61)$$

$$C_Z = 2.2\mu F \quad (62)$$


$$C_P = 820pF \quad (63)$$

8.2.3 应用曲线

有关更多实施细节和应用曲线，请参阅 **UCC28063EVM-723 300W 交错式 PFC 前置稳压器 EVM 用户指南 (SLUU512)**。

8.2.3.1 通过 Natural Interleaving 技术消除输入纹波电流

图 8-2 至图 8-4 展示了输入电流 ($M_1 = I_{L1} + I_{L2}$)、电感器纹波电流 (I_{L1}, I_{L2}) 与整流线路电压间的关系。从这些图中可以看出，Natural Interleaving 技术降低了由单个电感器电流纹波引起的输入 (和输出) 纹波电流的总体幅度。



8.2.3.2 欠压保护

UCC28063 具有欠压保护功能，可在 VINAC 引脚检测到 RMS 输入电压过低时，关闭两个栅极驱动器（GDA 和 GDB）。该 EVM 设计为当线路电压降至 64VRMS 以下时进入欠压状态。一旦 UCC28063 控制器件确定输入处于欠压状态，400ms 计时器便会启动，以便在关断栅极驱动器之前恢复线路。400ms 的欠压后，两个栅极驱动器都会关闭，如图 8-5 所示。




图 8-5. UCC28063A 在 265V_{RMS} 下对线路欠压事件的响应

9 电源相关建议

该 IC 通过 VCC 引脚接收所有电源。在 PFC 级的所有工作条件下，该电压还应尽可能保持稳定。可以考虑从下游直流/直流级为该级创建稳态偏置，该直流/直流级通常能够提供电压非常稳定的偏置绕组。这种策略将提高生成偏压的整体效率。一个效率较低的替代方案是考虑使用串联的固定正电压稳压器，例如 UA78L15A。

在所有正常和异常运行条件下，VCC 都要保持在其建议的电压和输入电流工作范围内，这一点至关重要。VCC 过压可能会导致内部电压钳位中出现过多的功率耗散，而欠压可能会导致功率 MOSFET 的驱动电平不足、UVLO 事件（导致 PFC 运行中断）或者各种片上线性稳压器和基准的余量不足。

另请注意，MOSFET 栅极驱动所需的高 RMS 和峰值电流是通过 IC 13.5V 线性稳压器提供的，该稳压器不支持添加外部去耦电容。对于更高的功率、超高 Q_G 的功率 MOSFET 或高开关频率，可以考虑靠近功率 MOSFET 使用外部驱动器晶体管。这些将降低 IC 工作温度并确保不会超出 VCC 最大输入电流额定值。

在 VREF 和 AGND 之间以及 VCC 和 PGND 之间尽可能靠近 IC 放置去耦电容。这些器件应该有一些陶瓷电容，这将提供非常低的 ESR。理想情况下，PGND 和 AGND 应该星形连接在控制 IC 处，以便 PGND 和 AGND 之间的直流或高频交流电压差可以忽略不计。去耦电容器的值与 EVM 中使用的值类似或略大于这些值。


密切注意启动和关断 VCC 偏置自举电路布置，以便这些电路在施加电源期间尽早提供足够的稳压偏置电源，并在移除电源期间尽可能晚地提供足够的稳压偏置电源。确保这些启动偏置自举电路不会导致不必要的稳态功耗。

10 布局

10.1 布局指南

交错转换模式 PFC 系统架构显著降低了输入和输出纹波电流，让电路能够使用尺寸更小、成本更低的滤波器。为了充分发挥交错的优势，输入和输出滤波电容器应放置在两个相电流合并之后。与其他电源管理器件类似，在对印刷电路板 (PCB) 进行布局时，使用星形接地技术并使滤波电容器尽可能靠近器件接地非常重要。为了尽可能地减少由升压电感器的电容耦合引起的干扰，该器件应至少与升压电感器相距 1 英寸 (25.4mm)。此外，还建议不要将该器件放置在磁性元件下方。由于精密的时序要求，时序设置电阻器 R_T 应放置在尽可能靠近 TSET 引脚的位置，并通过尽可能短的路径返回到模拟接地引脚。有关建议的元件放置方式和布局，请参阅图 10-1。

10.2 布局示例



PHB 和 VREF 引脚通过电路板背面的跳线连接。

图 10-1. 建议的 PCB 布局

11 器件和文档支持

11.1 器件支持

11.1.1 开发支持

11.1.1.1 相关器件

表 11-1 列出了几个与 UCC28063 特性相似的 TI 器件。

表 11-1. TI 相关器件

器件	说明
UCC28050/51	面向中低功率应用的转换模式 PFC 控制器
UCC28019	8 引脚连续导通模式 (CCM) PFC 控制器 (具有转换率校正电流)
UCC28019A	8 引脚连续导通模式 (CCM) PFC 控制器 (具有两级电压误差增益)
UCC28060	两相交错式转换模式 PFC 控制器 (输入电压范围增益可变)
UCC28061	两相交错式转换模式 pfc 控制器 (输入电压范围增益不变)
UCC28070	两相交错式 CCM (平均电流模式) PFC 控制器

11.1.2 器件命名规则

11.1.2.1 详细引脚说明

模拟地：将模拟信号旁路电容、补偿元件以及模拟信号回路连接至该引脚。将模拟接地和电源接地连接在一起，以防止功率元件的高电流噪声信号干扰到低电流模拟电路。

误差放大器输出：误差放大器是一种跨导放大器，因此该输出是高阻抗电流源。在该引脚与 AGND 之间连接稳压环路补偿元件。栅极驱动输出的导通时间与该引脚电压和 125mV 左右偏移量的差值成正比。正常工作期间，当 VSENSE 上的信号干扰较小时，误差放大器可保持 55 μS 的跨导；而当 VSENSE 偏离 VSENSEreg 超过 ±5% 时，跨导将转变为 290 μS 左右。在交流线路压降情况期间，将禁用误差放大器，并且在此期间内部 4 μA 源将使 COMP 放电。在基于 VSENSE 的 OV 事件期间，COMP 与 GND 之间应连接一个 2kΩ 的内部电阻，直到 OV 条件清除。在软启动触发事件 (UVLO、禁用、欠压、HVSEN 过压、TSET 故障、CS 开路或热关断) 期间，将禁用误差放大器输出，并通过一个 2kΩ 的内部电阻将 COMP 拉为低电平。软启动状态在触发事件清除并且 COMP 已放电至 20mV 以下后才开始，这样可确保电路以较低的 COMP 电压与较短的导通时间重新启动。（不要将 COMP 连接至低阻抗源，否则会导致 COMP 无法降至 20mV 以下。）在软启动期间，只要 VSENSE < VREF/2，便会启用误差放大器高跨导，并且 COMP 电流为 -125 μA。当 VSENSE 超过 VREF/2 时，将禁用高增益，而只提供小信号增益能力，最大 COMP 电流约为 -16 μA。当 VSENSE > 0.983VREF (约 5.9V) 之后，器件将恢复正常工作。

电流检测输入：将电流检测电阻和二极管桥的负极端子连接至该引脚。将电流检测电阻回路通过一条独立走线连接至 AGND 引脚。随着输入电流的增大，CS 上的负电压会越来越高。当 CS 上的负电压超过 CS 上升阈值（两相操作中约为 -200mV，单相和相位故障情况下约为 -167mV）时，这种逐周期过流保护会将两个栅极驱动器输出 (GDX) 关断，从而限制输入电流。栅极驱动输出将保持低电平，直到 CS 降至 CS 下降阈值（约 -15mV）。在任一 GDX 输出的上升沿和下降沿之后约 100ns 的时间内，电流检测是无效的。这样可以滤掉来自栅极驱动电流的噪声，或者在电感电流从功率 FET 切换至升压二极管时产生的噪声。在大多数情况下，无需进行额外的电流检测滤波。如果必须进行外部滤波，或者为防止因交流浪涌情况导致 CS 引脚上的负电压过大，建议在电流检测电阻与 CS 引脚之间串联一个电阻。由于存在 CS 偏置电流，该外部电阻应小于 100 Ω 以保持精度。如果 CS 引脚开路，其悬浮电压将高达 +1.5V 左右。该情况将被检测到并被视为软启动触发故障条件 (CS 开路)。

通道 A 和通道 B 栅极驱动输出：将这些引脚通过可行的最短连接与每相的功率 FET 的栅极相连。如果连接时需要使用超过 0.5 英寸 (12.6mm) 的走线，则可能会因为走线串联电感的原因而产生振铃。这种振铃可通过为 GDA 和 GDB 串联一个低值电阻进行阻尼。

高电压输出检测：UCC28063 具备失效防护 OVP，因此任何一种故障都不会导致输出电压超过安全电平上限。输出过压由 VSENSE 和 HVSEN 共同监视，不过当这两个引脚的电压超过各自的过压阈值时，二者动作有所不

同。使用两个引脚来监视过压情况，可提供冗余保护和容错功能。当 HVSEN 超过其过压阈值时，会触发一次控制器完全软启动。当 HVSEN 引脚的电压在其工作区域内时，HVSEN 还可用于使能下游功率转换器。当 HVSEN 大于 2.5V 时，PWMCNTL 输出可驱动为低电平（假设不存在其他故障）。当 HVSEN 降至 2.5V 以下时，PWMCNTL 输出呈高阻态。针对所需过压阈值和电源正常阈值选择 HVSEN 分压比。根据滞后电流为所需的电源正常滞后选择 HVSEN 分压阻抗。正常工作期间，HVSEN 不得低于 0.8V。当 HVSEN 低于 0.8V 时，UCC28063 将进入一种特殊的测试模式（仅供出厂测试使用）。建议在 HVSEN 与 AGND 之间连接一个旁路电容，以便滤除噪声并避免出现错误的过压关断。

相位 B 启用/禁用：当施加到该引脚上的电压低于相位 B 启用阈值时，将禁用升压转换器的相位 B 和相位故障检测器。当禁用相位 B 时，定义的相位 A 导通时间会立即翻一倍，这有助于在相位管理瞬变期间保持 COMP 电压恒定。利用 PHB 引脚，用户可以根据需要添加外部相位管理控制电路。如需禁用相位管理，将 PHB 引脚连接至 VREF 引脚即可。

PWM 控制输出：此开漏输出在 HVSEN 处于 HVSEN 正常区域内 ($HVSEN > 2.5V$) 时为低电平，不存在失效防护 OV，并且在两相模式下工作时不存在相位故障条件（请参见 PHB 引脚）。否则，PWMCNTL 呈高阻态。

定时设置：PWM 导通时间编程输入。TSET 与 AGND 之间连接有一个电阻，用于设置导通时间与 COMP 电压以及栅极驱动输出的最短开关周期。当 TSET 输入处于开路或短路状态时，保护电路会使控制器停止工作。只要该引脚开路，便会触发完全软启动条件。当该引脚接地短路时，其电流会被限制，并且还会触发软启动条件。

辅助电源输入：将该引脚连接到介于 14V 和 21V 之间的受控辅助电源。并在该引脚与 PGND 之间通过可能的最短电路板走线连接一个 $0.1\ \mu F$ 或更大的陶瓷旁路电容器。该偏置电源为器件内的所有电路供电，并且必须能够提供稳态直流电流与瞬时功率 MOSFET 栅极充电电流。欠压闭锁 (UVLO) 或待机状态 ($VSENSE < 1.25V$) 下的输入偏置电流非常低。

输入交流电压感测：正常工作期间，该引脚连接至跨接于经整流输入市电电源两端的分压器。当 VINAC 上的电压低于欠压阈值的时间超过欠压滤波时间时，器件将进入欠压模式，同时将禁用两个输出驱动器并触发完全软启动。针对所需欠压阈值选择输入电压分压比。根据滞后电流为所需欠压滞后选择分压阻抗。当 VINAC 低于压降阈值的时间超过压降滤波时间时，将触发压降条件。在压降状态期间，误差放大器将被禁用，同时 $4\ \mu A$ 内部电流源将使 COMP 放电。当 VINAC 超过压降清除阈值时，压降状态会立即清除，同时器件恢复正常工作。

电压基准输出：在该引脚与 AGND 之间连接一个 $0.1\ \mu F$ 或更大的陶瓷旁路电容器。在 UVLO 和 VSENSE 禁用期间，VREF 将关断以节省偏置电流并提高待机效率。该参考输出可用于偏置其他所需非脉冲总电源电流不到几毫安的电路。

输出直流电压检测：将该引脚连接至跨接于电源转换器输出两端的分压器。在闭环系统中，VSENSE 上的电压被稳压在误差放大器参考电压上。针对所需输出电压选择输出电压分压比。将该分压器的接地端通过一条独立的短走线连接至模拟接地 (AGND)，以便获得最佳输出调节精度和噪声抑制性能。当 VSENSE 电压超过 1.25V 使能阈值时，可以使能控制器操作。VSENSE 可通过开漏逻辑输出，或者与低泄漏二极管串联的 $> 6V$ 的逻辑输出拉为低电平，以禁用输出并降低 VCC 电流。此输入可检测到两个级别的输出过压。当 VSENSE 超过第一级过压保护阈值 V_{LOW_OV} 时，会对 COMP 应用一个 $2k\Omega$ 内部电阻，以便快速缩短栅极驱动导通时间。当 VSENSE 继续升高并超过二级阈值 V_{HIGH_OV} 时，将立即锁闭 GDA 和 GDB。当 VSENSE 低于 OV 清除阈值时，将清除该锁闭操作。当 VSENSE 断开时，开环保护会提供一个内部电流源以将 VSENSE 拉为低电平，从而禁用控制器并触发软启动条件。

零电流检测输入：这些输入用于在各相位的升压电感电流变为零时检测负向边沿。这些输入被钳位在 0V 和 3V 之间。每个引脚均通过一个限流电阻连接至对应升压电感的过零检测 (ZCD) 绕组。所选电阻值应将钳位电流限制在 $\pm 3mA$ 以内。必须对电感绕组的极性加以适当排布，以便当电感电流衰减到零时，ZCD 电压能够下降。当电感电流降为零时，ZCD 输入必须降至下降阈值（约 1V）以下，以使栅极驱动输出上升。随后，当功率 MOSFET 关断时，ZCD 输入必须升至上升阈值（约 1.7V）以上，以定义另一个 ZCD 下降沿的逻辑。

11.2 文档支持

11.2.1 相关文档

这些参考资料、设计工具以及附加参考资料的链接（包括设计软件）均可在以下网站上找到：

www.ti.com/power-management

- 评估模块，UCC28063EVM 300W 交错式 PFC 前置稳压器 ([SLUU512](#))
- 应用手册，UCC38050 100W 临界导通功率因数校正 (PFC) 前置稳压器 ([SLUU138](#))

11.3 商标

DLP™ and Natural Interleaving™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

11.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

11.5 术语表

[TI 术语表](#)

本术语表列出并解释了术语、首字母缩略词和定义。

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
UCC28063D	Active	Production	SOIC (D) 16	40 BULK	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC28063
UCC28063D.A	Active	Production	SOIC (D) 16	40 BULK	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC28063
UCC28063D.B	Active	Production	SOIC (D) 16	40 BULK	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC28063
UCC28063DR	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC28063
UCC28063DR.A	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC28063
UCC28063DR.B	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC28063
UCC28063DRG4	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC28063
UCC28063DRG4.A	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC28063
UCC28063DRG4.B	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	UCC28063

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.



Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
UCC28063DR	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1
UCC28063DRG4	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
UCC28063DR	SOIC	D	16	2500	353.0	353.0	32.0
UCC28063DRG4	SOIC	D	16	2500	353.0	353.0	32.0


TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μ m)	B (mm)
UCC28063D	D	SOIC	16	40	507	8	3940	4.32
UCC28063D.A	D	SOIC	16	40	507	8	3940	4.32
UCC28063D.B	D	SOIC	16	40	507	8	3940	4.32

D (R-PDSO-G16)

PLASTIC SMALL OUTLINE



NOTES: A. All linear dimensions are in inches (millimeters).

B. This drawing is subject to change without notice.

C. Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.006 (0,15) each side.

D. Body width does not include interlead flash. Interlead flash shall not exceed 0.017 (0,43) each side.

E. Reference JEDEC MS-012 variation AC.

4040047-6/M 06/11

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#))、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025 , 德州仪器 (TI) 公司

最后更新日期 : 2025 年 10 月